JPH0521511A - Semiconductor element mounting structure - Google Patents

Semiconductor element mounting structure

Info

Publication number
JPH0521511A
JPH0521511A JP17545691A JP17545691A JPH0521511A JP H0521511 A JPH0521511 A JP H0521511A JP 17545691 A JP17545691 A JP 17545691A JP 17545691 A JP17545691 A JP 17545691A JP H0521511 A JPH0521511 A JP H0521511A
Authority
JP
Japan
Prior art keywords
semiconductor element
bumps
bonding
head
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17545691A
Other languages
Japanese (ja)
Inventor
Noriyasu Kashima
規安 加島
Yoichiro Maehara
洋一郎 前原
Tetsuo Ando
鉄男 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP17545691A priority Critical patent/JPH0521511A/en
Publication of JPH0521511A publication Critical patent/JPH0521511A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent adjacent bumps from coming into contact with each other by providing a control member which controls the pressurizing force of a bonding head so that the electrode of a semiconductor element cannot come into direct contact with a wiring pattern. CONSTITUTION:A rectangular sheet-like polyimide protective film 15 is stuck in advance to the surface of a semiconductor element 3, on which bumps 2 are formed, as a control member. The thickness (e) of the film 15 is formed so that a relation b<e<b+d can be established among the thicknesses (e), (b), and (d) of the film 15, an inner lead 5, and the bumps 2. When such constitution is used, the pressing surface 8a of a bonding head 8 does not come into contact with the element 3, since the head 8 is brought into contact with the upper surface of the film 15 even when the bumps 3 melt due to heat and pressure at the time of bonding. In other words, when the pressing surface 8a of the head 8 is brought into contact with the upper surface of the film 15, the pressurizing force of the head 8 is controlled.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、例えば、TAB(Ta
pe Automated Bonnding )の技術によって、フィルムキ
ャリアのインナ−リ−ドと半導体素子の電極とをバンプ
(突起電極)を介して接続してなる半導体素子の実装構
造に関する。
BACKGROUND OF THE INVENTION The present invention relates to, for example, TAB (Ta
pe Automated Bonding) technology, the invention relates to a mounting structure of a semiconductor device in which an inner lead of a film carrier and electrodes of a semiconductor device are connected via bumps (protruding electrodes).

【0002】[0002]

【従来の技術】例えば、TAB(Tape Automated Bonnd
ing )の技術を利用した半導体装置の製造工程には、半
導体素子を回路基板としてのフィルムキャリアに実装す
るインナ−リ−ドボンディング工程がある。
2. Description of the Related Art For example, TAB (Tape Automated Bonnd)
In the manufacturing process of a semiconductor device using the (ing) technique, there is an inner lead bonding process of mounting a semiconductor element on a film carrier as a circuit board.

【0003】このインナ−リ−ドボンディング工程で
は、上記半導体素子の電極部とフィルムキャリアのイン
ナ−リ−ド(配線パタ−ン)とをバンプを介して接続す
ることで上記半導体素子を上記フィルムキャリアに実装
する。一般に、インナ−リ−ドボンディング工程は図4
(a)、(b)に示すインナ−リ−ドボンディング装置
によって行われる。
In this inner lead bonding step, the semiconductor element is connected to the film by connecting the electrode portion of the semiconductor element and the inner lead (wiring pattern) of the film carrier through bumps. Implement on carrier. Generally, the inner lead bonding process is as shown in FIG.
This is performed by the inner lead bonding apparatus shown in (a) and (b).

【0004】図4(a)中1は、インナ−リ−ドボンデ
ィング装置のボンディングステ−ジである。このボンデ
ィングステ−ジ1の上面1aには、電極3aに接続部材
としてのバンプ(突起電極)2が形成された半導体素子
3が、上記バンプ2の形成された面を上方に向けた状態
で載置される。そして、このボンディングステ−ジ1
は、この半導体素子3を上下方向およびXYθ方向に位
置決め駆動するようになっている。
Reference numeral 1 in FIG. 4 (a) is a bonding stage of the inner lead bonding apparatus. On the upper surface 1a of the bonding stage 1, a semiconductor element 3 having bumps (projection electrodes) 2 as connecting members formed on electrodes 3a is mounted with the surface on which the bumps 2 are formed facing upward. Placed. And this bonding stage 1
Positions the semiconductor element 3 in the vertical and XYθ directions.

【0005】さらに、このインナ−リ−ドボンディング
装置は図示しないフィルムキャリア走行手段を有する。
このフィルムキャリア走行手段はフィルムキャリア4を
図に矢印(イ)で示す方向に送り駆動し、インナ−リ−
ド5…が突出形成されたデバイスホ−ル6を上記半導体
素子3の上方に停止させる。
Further, the inner lead bonding apparatus has a film carrier running means (not shown).
The film carrier running means feeds and drives the film carrier 4 in the direction shown by an arrow (a) in the figure, and the inner carrier is driven.
The device hall 6 having the protrusions 5 formed thereon is stopped above the semiconductor element 3.

【0006】また、上記インナ−リ−ドボンディング装
置は、ボンディングヘッド8を有する。このボンディン
グヘッド8は、上記ボンディングステ−ジ1の上方に対
向して配置されている。
Further, the inner lead bonding apparatus has a bonding head 8. The bonding head 8 is arranged above and above the bonding stage 1.

【0007】上記ボンディングヘッド8は、ヘッド本体
9と、このヘッド本体9の下端面に取り付けられた加熱
チップ10とからなる。上記ヘッド本体9は、図示しな
い上下駆動手段によって上下方向に駆動されると共に、
内部にはこのヘッド本体9を所定の温度に加熱し保温す
る加熱ヒ−タ11が設けられている。また、上記加熱チ
ップ10の下面は略平坦に形成され、このボンディング
ヘッド8の押圧面8aを構成している。次に、このイン
ナ−リ−ドボンディング装置による半導体素子3の実装
工程を説明する。
The bonding head 8 comprises a head body 9 and a heating chip 10 attached to the lower end surface of the head body 9. The head main body 9 is driven in the vertical direction by vertical drive means (not shown),
A heating heater 11 for heating the head body 9 to a predetermined temperature and keeping it warm is provided inside. Further, the lower surface of the heating chip 10 is formed to be substantially flat and constitutes a pressing surface 8a of the bonding head 8. Next, a mounting process of the semiconductor element 3 by this inner lead bonding apparatus will be described.

【0008】上記インナ−リ−ドボンディング装置は、
上記ボンディングステ−ジ1をXYθ方向へ駆動し、上
記半導体素子3のバンプ2…と上記フィルムキャリア4
のインナ−リ−ド5…とを対向位置決めする。
The above inner lead bonding apparatus is
By driving the bonding stage 1 in the XYθ directions, the bumps 2 of the semiconductor element 3 and the film carrier 4 are driven.
The inner leads 5 of the above are positioned so as to face each other.

【0009】ついで上記インナ−リ−ドボンディング装
置は、上記ボンディングステ−ジ1を上昇駆動し、図4
(a)に示すように、上記バンプ2…を上記インナ−リ
−ド5…の下面との隙間を0〜500μm程度にする。
そして、上記インナ−リ−ドボンディング装置は、図4
(b)に示すように、上記ボンディングヘッド8を下降
駆動し、押圧面8aで上記インナ−リ−ド5…を上記半
導体素子3側へ加圧し加熱する。このことで、上記バン
プ2は上記インナ−リ−ド5に接合する。
Then, the inner lead bonding apparatus drives the bonding stage 1 to move upward, as shown in FIG.
As shown in (a), the clearance between the bumps 2 and the lower surface of the inner lead 5 is set to about 0 to 500 μm.
The inner lead bonding apparatus shown in FIG.
As shown in (b), the bonding head 8 is driven downward, and the inner leads 5 are pressed against the pressing surface 8a toward the semiconductor element 3 side and heated. As a result, the bump 2 is joined to the inner lead 5.

【0010】すなわち、上記バンプ2の材料には、一般
的に金が用いられ(金バンプ)、加圧加熱されること
で、上記インナ−リ−ド5にめっきされたスズ等と共晶
合金化し結合する。このことで上記半導体素子3の電極
3aと上記インナ−リ−ド5はバンプ2を介して接続さ
れるのである。
That is, gold is generally used as a material for the bumps 2 (gold bumps), and by heating under pressure, tin or the like plated on the inner lead 5 and a eutectic alloy are used. Combine and combine. As a result, the electrode 3a of the semiconductor element 3 and the inner lead 5 are connected via the bump 2.

【0011】[0011]

【発明が解決しようとする課題】ところで、金製のバン
プ2は非常に高価であるため、最近、比較的安価なハン
ダ材(ハンダバンプ)を用いることが考えられている。
この場合は、上記ハンダ材の加熱溶融性を利用して、上
記半導体素子3の電極3aとインナ−リ−ド5とを接続
するものである。
By the way, since the bumps 2 made of gold are very expensive, it has recently been considered to use a relatively inexpensive solder material (solder bump).
In this case, the electrode 3a of the semiconductor element 3 and the inner lead 5 are connected by utilizing the heat melting property of the solder material.

【0012】しかし、上述のような実装構造であると、
上記ハンダ材が融点に達した場合、バンプ2が一気に溶
融し、図4(b)に示すように、上記ボンディングヘッ
ド8によって上記インナ−リ−ド5が上記半導体素子3
の電極3aに直接押し付けられてしまうということがあ
る。この結果上記バンプ2が上記半導体素子3の電極3
aとインナ−リ−ド5とによって押し出され、隣合う電
極3aに設けられたバンプ2どうしが互いに接触してシ
ョ−トするという問題点がある。
However, with the mounting structure as described above,
When the solder material reaches the melting point, the bumps 2 are melted all at once, and the inner lead 5 is transferred to the semiconductor element 3 by the bonding head 8 as shown in FIG. 4B.
The electrode 3a may be directly pressed. As a result, the bump 2 becomes the electrode 3 of the semiconductor element 3.
There is a problem that the bumps 2 which are extruded by the a and the inner lead 5 and are provided on the adjacent electrodes 3a come into contact with each other and are shorted.

【0013】この発明は、このような事情に鑑みて成さ
れたもので、バンプを介して、半導体素子の電極と回路
基板の配線パタ−ンとを接続する場合、ボンディングの
際に上記バンプが押し出されて隣り合うバンプと接触す
るのを有効に防止できるような半導体素子の実装構造を
提供することを目的とするものである。
The present invention has been made in view of the above circumstances, and when the electrodes of the semiconductor element and the wiring patterns of the circuit board are connected via the bumps, the bumps are bonded at the time of bonding. It is an object of the present invention to provide a semiconductor element mounting structure that can effectively prevent being pushed out and contacting adjacent bumps.

【0014】[0014]

【課題を解決するための手段】この発明は、ボンディン
グヘッドを用い、半導体素子の電極と配線パタ−ンとを
バンプを介してボンディングする半導体素子の実装構造
において、上記半導体素子のボンディングヘッド側に対
向する面あるいは上記配線パタ−ンのボンディングヘッ
ド側に対向する面の少なくともいずれか一方には上記配
線パタ−ンが受ける加圧力を規制するシ−ト状の規制部
材が設けられていることを特徴とする。
SUMMARY OF THE INVENTION The present invention is a semiconductor element mounting structure in which an electrode of a semiconductor element and a wiring pattern are bonded via bumps by using a bonding head. At least one of the facing surface and the surface facing the bonding head side of the wiring pattern is provided with a sheet-shaped restricting member for restricting the pressure applied to the wiring pattern. Characterize.

【0015】[0015]

【作用】このような構成によれば、ボンディングの際、
バンプが溶融しても、上記規制部材によって上記半導体
素子の電極と上記回路基板の配線パタ−ンとが直接接触
することが防止される。
According to this structure, at the time of bonding,
Even if the bump is melted, the regulating member prevents the electrode of the semiconductor element and the wiring pattern of the circuit board from directly contacting each other.

【0016】[0016]

【実施例】以下、この発明の一実施例を図1〜図3を参
照して説明する。なお、従来例と同一の構成要素には同
一記号を付して説明を省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. The same components as those of the conventional example are designated by the same reference numerals and the description thereof will be omitted.

【0017】図1(a)に示すように、この発明の実装
構造に用いられる半導体素子3の上記バンプ2が形成さ
れた面(上面)には、規制部材としての矩形シ−ト状の
ポリイミド製の保護フィルム15があらかじめ貼付され
る。
As shown in FIG. 1A, on the surface (upper surface) of the semiconductor element 3 used in the mounting structure of the present invention on which the bumps 2 are formed, a rectangular sheet-shaped polyimide as a regulating member is formed. The protective film 15 made of is attached in advance.

【0018】図2に示すように、この保護フィルム15
の厚さeは、上記インナ−リ−ド5の厚さをb、上記バ
ンプ2の厚さをdとすると、b<e<b+dなる関係を
有するように形成されている。
As shown in FIG. 2, this protective film 15
The thickness e of the inner lead 5 is formed to have a relationship of b <e <b + d, where b is the thickness of the inner lead 5 and d is the thickness of the bump 2.

【0019】このような構成によれば、図1(b)に示
すように、ボンディングの際、上記バンプ2が加熱され
加圧されることで溶融しても、上記ボンディングヘッド
8の押圧面8aは上記保護フィルム15の上面に当接す
るので、これ以上上記半導体素子3に近づくことはでき
ない。
With such a structure, as shown in FIG. 1B, even if the bump 2 is melted by being heated and pressed during bonding, the pressing surface 8a of the bonding head 8 is pressed. Touches the upper surface of the protective film 15 and cannot approach the semiconductor element 3 any more.

【0020】すなわち、上記ボンディングヘッド8の押
圧面8aが上記保護フィルム15の上面に当接すると上
記ボンディングヘッド8の加圧力は規制される。そし
て、上記保護フィルム15の厚さeは上記インナ−リ−
ド5の厚さbより大きく形成されているから、上記イン
ナ−リ−ド5は上記半導体素子15の電極3aに直接押
し付けられることはない。
That is, when the pressing surface 8a of the bonding head 8 comes into contact with the upper surface of the protective film 15, the pressing force of the bonding head 8 is restricted. The thickness e of the protective film 15 is the inner layer.
The inner lead 5 is not directly pressed against the electrode 3a of the semiconductor element 15 because it is formed to be thicker than the thickness b of the terminal 5.

【0021】このことで、上記ボンディングヘッド8に
よって、上記インナ−リ−ド5と上記半導体素子3の電
極3aの間から上記バンプ2が押し出されることが防止
されるので、上記バンプ2と隣り合うバンプ2とが接触
するということが少なくなる。
This prevents the bump 2 from being extruded by the bonding head 8 from between the inner lead 5 and the electrode 3a of the semiconductor element 3, so that the bump 2 is adjacent to the bump 2. The contact with the bumps 2 is reduced.

【0022】したがって、バンプ2の材質にハンダ材等
の溶融性の高い材料を用いた場合でも、半導体素子3の
隣り合う電極3aと電極3aがショ−トするということ
を有効に防止することができるから、良質のボンディン
グを行うことが可能である。なお、この発明は上記一実
施例に限定されるものではなく、発明の要旨を変更しな
い範囲で種々変形可能である。
Therefore, even when a highly fusible material such as a solder material is used as the material of the bumps 2, it is possible to effectively prevent the adjacent electrodes 3a and 3a of the semiconductor element 3 from being short-circuited. Therefore, high quality bonding can be performed. The present invention is not limited to the above-described embodiment, and various modifications can be made without changing the gist of the invention.

【0023】上記一実施例では、上記半導体素子3を、
フィルムキャリア4に搭載する場合の実装構造であった
が、これに限定されるものではなく、上記半導体素子3
を配線パタ−ンが形成された回路基板としてのガラス基
板に直接実装する場合(フリップチップ式)の実装構造
にも適用することができる。
In the above embodiment, the semiconductor element 3 is
The mounting structure is one in which the semiconductor device 3 is mounted on the film carrier 4, but the mounting structure is not limited to this.
Can also be applied to a mounting structure in the case of directly mounting (flip chip type) on a glass substrate as a circuit substrate on which a wiring pattern is formed.

【0024】すなわち、図3(a)に示すように、上記
回路基板16の配線パタ−ン17が形成された部位には
ポリイミド製の保護テ−プ15´が貼付されている。こ
の保護テ−プ15´の上記バンプ2…に対応する部位に
は開孔19…が設けられている。
That is, as shown in FIG. 3A, a protective tape 15 'made of polyimide is attached to the portion of the circuit board 16 where the wiring pattern 17 is formed. Openings 19 are provided in portions of the protective tape 15 'corresponding to the bumps 2 ...

【0025】そして、この保護テ−プ15´の厚さe´
は上記一実施例と同様に、上記配線パタ−ンのb´、上
記バンプ2の厚さをd´とすると、b´<e´<b´+
d´なる関係を有するように形成されている。
Then, the thickness e'of the protective tape 15 'is
Similarly to the above-mentioned embodiment, b '<e'<b'+, where b'of the wiring pattern and d'is the thickness of the bump 2.
They are formed to have a relationship of d '.

【0026】したがって、上記半導体素子3を上記回路
基板16にフリップチップ方式で実装する場合において
も図3(b)に示すように、上記半導体素子3と上記回
路基板16の距離は、上記保護テ−プ15´によって規
制される。このことで上記ボンディングヘッド8の下降
量を上記半導体素子3の電極3aが上記回路基板16の
配線パタ−ン17に直接接触しないような量に規制する
ことができる。
Therefore, even when the semiconductor element 3 is mounted on the circuit board 16 by the flip-chip method, as shown in FIG. 3B, the distance between the semiconductor element 3 and the circuit board 16 is set to the protective tape. -Regulated by 15p '. As a result, the amount of lowering of the bonding head 8 can be regulated to such an amount that the electrode 3a of the semiconductor element 3 does not directly contact the wiring pattern 17 of the circuit board 16.

【0027】また、上記一実施例ではシ−ト状の規制部
材として、保護テ−プ15を貼付した構造としたが、所
定の厚さを有する電気的絶縁部材(有機あるいは無機ど
ちらでも良い)であれば良い。例えば、バンプ2を形成
する前の半導体素子3に所定厚さの樹脂をコ−ティング
し、上記半導体素子3の電極3a上の樹脂のみをエッチ
ングなどの手段により除去して開口部を形成し、開口部
内で露出した上記電極3aにメッキ等の手段によって、
上記コ−ティングした樹脂の厚さ以上の高さを有するバ
ンプ2を形成しても良い。
Further, in the above-mentioned embodiment, the sheet-like regulating member has the structure in which the protective tape 15 is attached, but an electrically insulating member having a predetermined thickness (either organic or inorganic may be used). If it is good. For example, a resin having a predetermined thickness is coated on the semiconductor element 3 before the bumps 2 are formed, and only the resin on the electrode 3a of the semiconductor element 3 is removed by means such as etching to form an opening. By means such as plating on the electrode 3a exposed in the opening,
The bump 2 having a height equal to or larger than the thickness of the coated resin may be formed.

【0028】また、上記一実施例では、保護テ−プ15
によって押圧面8aの位置を規制する構造としたが、バ
ンプ2の周辺にバンプ2の高さよりも低いシ−ト状の規
制部材を設けても良い。
In the above embodiment, the protection tape 15 is used.
Although the position of the pressing surface 8a is regulated by the above, a sheet-shaped regulating member lower than the height of the bump 2 may be provided around the bump 2.

【0029】[0029]

【発明の効果】以上説明したように、この発明の半導体
素子の実装構造には、上記半導体素子の電極と配線パタ
−ンとが直接接触しないように上記ボンディングヘッド
の加圧力を規制する規制部材を設けるようにした。
As described above, in the semiconductor element mounting structure of the present invention, the regulating member for regulating the pressing force of the bonding head so that the electrodes of the semiconductor element and the wiring pattern do not come into direct contact with each other. Was set up.

【0030】このような構成によれば、上記バンプが加
熱溶融性の材料からなる場合であっても、ボンディング
時に上記半導体素子の電極と上記配線パタ−ンの電極と
によってバンプが押し出されて隣り合うバンプとバンプ
どうしが接触することを有効に防止することができる。
According to this structure, even if the bump is made of a heat-meltable material, the bump is pushed out by the electrode of the semiconductor element and the electrode of the wiring pattern at the time of bonding to be adjacent to the bump. It is possible to effectively prevent the matching bumps from contacting each other.

【図面の簡単な説明】[Brief description of drawings]

【図1】(a)、(b)はこの発明の一実施例を示す一
部断面を有する正面図。
1A and 1B are front views with a partial cross section showing an embodiment of the present invention.

【図2】同じく拡大して示す正面図。FIG. 2 is an enlarged front view showing the same.

【図3】(a)、(b)は他の実施例を示す一部断面を
有する正面図。
FIG. 3A and FIG. 3B are front views with partial cross-sections showing other embodiments.

【図4】(a)、(b)は従来例を示す一部断面を有す
る正面図。
4A and 4B are front views each showing a conventional example with a partial cross section.

【符号の説明】 2…金バンプ、3…半導体素子、3a…電極、4…フィ
ルムキャリア、5…インナ−リ−ド(配線パタ−ン)、
8…ボンディングヘッド、15…保護フィルム(規制部
材)。
[Explanation of Codes] 2 ... Gold bump, 3 ... Semiconductor element, 3a ... Electrode, 4 ... Film carrier, 5 ... Inner lead (wiring pattern),
8 ... Bonding head, 15 ... Protective film (regulating member).

Claims (1)

【特許請求の範囲】 【請求項1】 ボンディングヘッドを用い、半導体素子
の電極と配線パタ−ンとをバンプを介してボンディング
する半導体素子の実装構造において、 上記半導体素子のボンディングヘッド側に対向する面あ
るいは上記配線パタ−ンのボンディングヘッド側に対向
する面の少なくともいずれか一方には上記配線パタ−ン
が受ける加圧力を規制するシ−ト状の規制部材が設けら
れていることを特徴とする半導体素子の実装構造。
Claim: What is claimed is: 1. A semiconductor element mounting structure in which an electrode of a semiconductor element and a wiring pattern are bonded via bumps by using a bonding head, and the semiconductor head is opposed to the bonding head side of the semiconductor element. At least one of the surface and the surface of the wiring pattern facing the bonding head side is provided with a sheet-shaped regulating member for regulating the pressure applied to the wiring pattern. Semiconductor element mounting structure.
JP17545691A 1991-07-16 1991-07-16 Semiconductor element mounting structure Pending JPH0521511A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17545691A JPH0521511A (en) 1991-07-16 1991-07-16 Semiconductor element mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17545691A JPH0521511A (en) 1991-07-16 1991-07-16 Semiconductor element mounting structure

Publications (1)

Publication Number Publication Date
JPH0521511A true JPH0521511A (en) 1993-01-29

Family

ID=15996389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17545691A Pending JPH0521511A (en) 1991-07-16 1991-07-16 Semiconductor element mounting structure

Country Status (1)

Country Link
JP (1) JPH0521511A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7901528B2 (en) 2006-09-19 2011-03-08 Seiko Epson Corporation Method for manufacturing wiring substrate having sheet

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7901528B2 (en) 2006-09-19 2011-03-08 Seiko Epson Corporation Method for manufacturing wiring substrate having sheet

Similar Documents

Publication Publication Date Title
JP4928945B2 (en) Bump-on-lead flip chip interconnect
US6821878B2 (en) Area-array device assembly with pre-applied underfill layers on printed wiring board
US9159665B2 (en) Flip chip interconnection having narrow interconnection sites on the substrate
US4967950A (en) Soldering method
US8278144B2 (en) Flip chip interconnect solder mask
US20090230552A1 (en) Bump-on-Lead Flip Chip Interconnection
US20090211798A1 (en) Pga type wiring board and method of manufacturing the same
CN100492627C (en) Chip structure, chip package structure and its process
KR20020044577A (en) Advanced flip-chip join package
JPH10112476A (en) Manufacture of semiconductor device
JPH0521511A (en) Semiconductor element mounting structure
JP2000058597A (en) Method of mounting electronic component
JP3006957B2 (en) Semiconductor device package
JP2001210676A (en) Semiconductor device and manufacturing method
JP2000315855A (en) Facedown mounting substrate and facedown mounting method
JPH0521528A (en) Bonding apparatus
JPH0526747Y2 (en)
JP2000049192A (en) Flip-chip element mounting method
JP2546706B2 (en) Jig for solder bump molding
JP2001358175A (en) Method of mounting electronic component and electronic component mounting unit
JP2000332060A (en) Semiconductor device and manufacture thereof
JPH0677285A (en) Mounting of ic element
JPH08307045A (en) Wiring board
JPH05136192A (en) Mounting method of electronic component
JPH056918A (en) Inner-lead bonding method of tape carrier type semiconductor device and carrier tape for tape carrier type semiconductor device