JPH0520912B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、非晶質もしくは多結晶の基板上に形
成した半導体装置に関するものである。例えば、
フアクシミリ用の自己走査型光電装置や液晶平面
表示装置の走査回路等に利用される。

〔発明の背景〕

大面積もしくは長尺の画像デバイスの開発の本
格化にともなつて、大面積もしくは長尺の能動素
子アレイの出現が要望されている。

例えば、最近、フアクシミリ装置の送信部にお
ける画像読み取りのための一次元受光素子アレイ
の長尺化が試みられている。従来は、一次元受光
素子アレイとしては、MOS型もしくはCCD型
（電荷転送型）のシリコン・センサが用いられて
いる。しかしセンサ長は現状で30mm、技術的に作
製し得るセンサ長の限界は、作製し得る単結晶シ
リコンウエーフアの大きさによつてきまり、125
mm程度である。いずれにしても、レンズ光学系を
用いて像を縮小し、原稿幅（例えばA4判で、210
mm）より短いセンサで読み取る方式を採らざるを
得ない。この場合光路長が例えば200mmと長く、
これが装置の小型化を阻む主要な原因となつてい
る。最近、装置の小型化を目的として、密着読み
取り方式の一次元受光素子アレイの開発が本格化
してきた。これは、シリコン・センサに代つて、
Se−As−Ts系、もしくはCdS等の薄膜ホトダイ
オードアレイを用いることによつて原稿幅と等し
い長さの一次元センサを実現し、原稿とセンサと
を密着させて像を読み取る方式である。この方式
ではレンズ光学系を用いないので装置の小型化が
可能になるほか、光学系の調整が容易であるこ
と、レンズの周辺部のボケの問題がないこと、高
分解解が可能であること等の特長がある。しか
し、長尺の能動阻止アレイとして適当なものがな
いために、センサ部と走査回路部とを一体化した
長尺の自己走査型センサの実現が困難であり、こ
のことが密着読み取り方式の長尺センサの実用化
に大きな障害となつている。自己走査型の長尺セ
ンサを実現するために、これに適した長尺能動阻
止アレイの開発が待たれている。

また、別の例としては、従来のブラウン管に代
る薄型の画像表示装置として、液晶表示装置やエ
レクトロルミネツセンス表示装置の開発がある。
既に、CdSe等の薄膜トランジスタ・アレイと組
み合わせた表示装置の試作やシリコン走査回路と
組み合わせた表示装置の試作が行なわれている。
前者の場合は、欠陥のない薄膜トランジスタ・ア
レイが実現できないことや薄膜トランジスタの動
作特性が不安定であること等の問題がある。ま
た、後者の場合は、作製し得る単結晶シリコンウ
エーフアの大きさに限度があるために、現状では
阻止寸法の最大限界が75mm×75mmであり、平面テ
レビへの応用を考えた場合小さすぎるという欠点
がある。液晶表示装置やエレクトロルミネツセン
ス表示装置を平面テレビへ応用するためにも、適
当な大面積の能動阻止アレイの開発が待たれてい
る。

〔発明の概要〕

本発明の第１の目的は、動作特性が良好でかつ
安定であり、かつ、大面積もしくは長尺の能動阻
止アレイを作製し得る半導体阻止を安価に提供す
ることである。更に構造適には、必要により基板
の選択によつて素子側と基板側とのいずれからの
光入射をも可能にするような半導体装置を提供し
ようとするものである。本発明の他の目的は、上
記半導体装置を製造する方法を提供しようとする
ことにある。

本発明の半導体装置は、次の如き構成を取る。
即ち、ガラス基板上にシリコンを主体とする多結
晶膜を有し、この多結晶膜を基体として少なくと
も１つの絶縁ゲート型電界効果トランジスタが設
けられ、この絶縁ゲート型電界効果トランジスタ
は気相成長法により形成されたゲート絶縁膜を有
することを特徴とするものである。

気相成長法によるゲート絶縁膜は比較的低温で
形成できるため、基板の選択の幅は大きくなる。
この基板としてガラス基板を用いることにより、
大面積、長尺の半導体装置を安価に実現すること
ができる。

以下、本発明を更に詳細に説明する。

本発明においては、ガラス基板もしくはAl₂O₃
のセラミツクス基板等の上に、その基板の使用温
度範囲内の（例えば、ガラスの場合は軟化点温度
より低い）基板温度で多結晶シリコン膜を形成
し、この多結晶シリコン膜を素材として半導体装
置を形成する方式を採用する。ここで、基板と
は、それ自体で物理的強度を有し、自身を支え得
るものを言う。本発明では必要に応じて、透光性
の基板を用い、もしくは非透光性の基板を用い
る。

大面積もしくは長尺の半導体装置を得るために
は、単結晶材料を用いることができないことは前
述の通りである。また、良好な動作特性を得るた
めには易動度が１cm²／Ｖ・sec程度以上の材料を
用いる必要があるので、易動度の低い非晶質材料
もまた不適当である。従つて、大面積化が可能で
あつて、かつ易動度が１cm²／Ｖ・sec程度以上で
あることから、多結晶材料を素材として用いる必
要がある。多結晶材料のうちでも、多結晶シリコ
ンは、理化学的性質が半導体装置への応用に適し
ており、また高度に発達したシリコン半導体工業
の技術をそのまま、もしくは僅かに修正して、利
用できるという長所があるので、本発明の半導体
材料として適している。

また、特に、画像デバイスへ応用するために
は、必要によりガラスのような透光性基板上に半
導体装置を形成できるような構造であることが望
ましい。ところが、従来、易動度が１cm²／Ｖ・
sec以上の多結晶シリコン膜を得るためには、900
℃以上の高温の工程を経ねばならなかつた。例え
ば、低温気相成長法によると880℃の成長温度で
形成した多結晶シリコン膜の易動度は１cm²／sec
未満である。従つて、従来技術では、軟化点温度
が630℃の並ガラス上には勿論のこと、軟化点温
度が820℃の超硬質ガラス（JIS1級硬質ガラス）
上に、易動度が１cm²／Ｖ・sec以上の多結晶シリ
コン膜を形成することは困難であつた。

本発明は、蒸着中の真空度が圧力で１×
10^-8torr未満という高真空中で蒸着することによ
つて、使用ガラスの軟化点温度より低い基板温度
での真空蒸着によつて易動度が１cm²／Ｖ・sec以
上の多結晶シリコン膜を得る方法を提供する。特
に、蒸着中の残留気体中のO₂は材料特性に悪影
響を及ぼすので、本発明では、酸素分圧は１×
10^-9torr未満に押さえる。

なお、蒸着速度は通常1000A／hourないし
10000A／hourを用いる。好ましくは1000A／
hour〜4000A／hourを用いる。

蒸着速度の問題は主に蒸着源の技術に関係して
いる、即ち蒸着速度を高くしようとする際、同時
に真空度の低下を招きやすいからである。真空度
を所定の値に保持し得ればたとえば50000Å／
hourあるいはこれ以上を用いても良い。又、蒸
着時の基板温度は400℃以上より好ましくは500℃
以上を用いる。この様な製造法によつて所望の多
結晶シリコン膜を得ることが出来る。

この様な製造法によつて、所望の高品位の多結
晶シリコン膜が形成し得る理由の詳細について不
明な点も多いが、次の様に推察している。即ち本
製造法における条件下では基板表面に衝突してく
る残留気体分子が実際的に無視し得るためと考え
られる。

多結晶シリコン膜を加工して半導体装置を作製
するためには、数段階の工程を経なければならな
いが、本発明では、これらの工程における熱処理
温度を、超硬質ガラスの軟化点である820℃より
低く押さえた。軟化点の低いガラス基板を用いる
場合には、更に低く、例えば550℃以下に押され
ることも可能である。以下では、半導体装置の一
例として、MOS型電界効果トランジスタを例に
とつて説明する。

ゲート酸化膜を得るためには、一般には、シリ
コン基板の熱酸化法によつているが、熱酸化の場
合1000℃以上の高温を必要とするので、今の目的
には使えない。本発明では、300℃以上500℃以上
の温度でSiH₄とO₂を反応させ、もしくは400℃以
上800℃以下の温度でSiH₄とNO₂を反応させて、
SiO₂膜を気相成長させ、この気相成長したSiO₂
膜をゲート酸化膜として用いる。気相成長法によ
り得られたSiO₂膜は、従来、劣化防止用として
用いられ、ゲート酸化膜として用いることはまれ
であつて、ガラス基板との組合せで用いられた例
はない。

また、従来は、ソース領域、ならびにドレイン
領域を形成するためには、熱拡散によつてp⁺層
もしくはn⁺層を形成する方法が一般的に行なわ
れている。しかし、この方法は、1150℃程度の熱
処理を必要とするので、今の目的には使えない。
本発明では、熱拡散に代つて、イオン打ち込み法
によつてp⁺層、もしくは、n⁺層を形成する方法
を用いる。イオン打ち込み後、電気的に活性化す
るために熱処理するが、この際、熱処理温度は、
使用する基板の軟化点より低く押える必要があ
る。そこで、本発明では、例えば、BF₂ ⁺のよう
な550℃程度の低温の熱処理で高い活性化のでき
るイオンを打ち込むとか、或いは、例えばB⁺イ
オン等を打ち込んだあと、リバース・アニーリン
グ効果（逆焼鈍効果）が起こる直前の500℃〜600
℃程度の温度で熱処理を行なう等の方法を採用す
る。P⁺イオン、As⁺イオン等の場合、リバース・
アニーリング効果はB⁺イオンの場合ほど顕著で
はないが、500℃〜600℃程度の熱処理で十分活性
化できる。従つて、500℃〜600℃程度の低温工程
でp⁺層、n⁺層のいずれをも形成することができ
る。超硬質ガラスのように軟化点温度が800℃よ
りも高い基板を用いる場合には、800℃の温度で
熱処理してもよいことは勿論である。

〔発明の実施例〕

以下、本発明を実施例を参照して詳細に説明す
る。

実施例 ガラス基板上に多結晶シリコン膜を形成し、こ
の多結晶シリコン中にｐ−チヤネルMOS電界効
果トランジスタを作成する場合の実施例を、第１
図の工程説明用断面図を用いて説明する。

まず、基板を超高真空達成可能な真空蒸着装置
内に装着する。装置は一般のもので良い。普通硬
質ガラス（JIS2級硬質ガラス）基板１上に、基板
温度550℃、蒸着中の真空度９×10^-9torr、蒸着
中の酸素分圧１×10^-10torr、蒸着速度3000Å／
hourの条件で真空蒸着することにより、シリコ
ン膜２を6000Åの厚みに被着する（第１図ａ）。
形成されたシリコン膜２は、ｎ型の多結晶シリコ
ンであり、易動度は１cm²／Ｖ・secより大きい。
次に、基板温度415℃で気相成長法によりSiO₂膜
３の厚みに被着する（第１図ｂ）。次に第１図ｃ
のように、このSiO₂膜にソースおよびドレイン
領域の窓あけを行なう。次に、150KeVのエネル
ギーのBF⁺ ₂イオンを３×10¹⁵／cm²のドーズ量で打
ち込み550℃で100分間熱処理することによつて、
ソースおよびドレイン領域にp⁺層４を形成する。
次に、第１図ｅのように、フイールド用酸化膜５
を残してSiO₂を除去する。再び気相成長法によ
りゲート酸化膜用にSiO₂膜６を2000Åの厚みに
被着する（第１図ｆ）。更に、ホトエツチング工
程により電極接触用孔を、第１図ｇのようにあ
け、全面にAlを蒸着したあと、ホトエツチング
工程によりAlを加工して、ソース電極７、ドレ
イン電極８、ゲート電極９を形成する。このあ
と、H₂雰囲気中で400℃30分間の熱処理を行な
う。以上の工程により、多結晶シリコン中に
MOS電界効果トランジスタが作成された。この
半導体装置は、トランジスタとして良好で安定な
特性を示す。

第２図に試作したMOSFETの特性例を示す。
ゲート電圧V_Gをパラメータとするドレイン電流I_D
対ドレイン電圧_DS特性である。この特性例では
SiO₂膜厚を7000Åと大きくすることによつて、
閾値電圧を80Vと大きくしている。

ここでは、基板ガラスとしては、軟化点温度が
780℃の普通硬質ガラスを用いたが、全工程を通
して550℃より高い温度で熱処理することはない
ので、ガラス基板が軟化することはない。また、
軟化点が630℃の安価な並ガラス（ソーダガラ
ス）、あるいは軟化点が820℃の超硬質ガラス、あ
るいは軟化点が1500℃の石英ガラス等を基板とし
て用いることも、基板が軟化することはないの
で、同様に可能である。実用性の観点からは、半
導体装置の製作原価の低いことも重要である。安
価な並ガラス等を基板として用いることは、この
点で最も有利であり、普通硬質ガラスや超硬質ガ
ラス等を用いることは次に有利であり、高価な石
英ガラス等の使用は不利である。本発明によれ
ば、軟化点の低い安価なガラス基板を用いて半導
体装置を作成することも可能となる。

並ガラスと超硬質ガラスの線膨張係数は、シリ
コンの線膨張係数と近い為、堆積後のはく離等の
問題がなく有利である。石英ガラスの線膨張係数
は、シリコンの線膨張係数より約１桁小さいの
で、特に基板が大きくなると、その差が問題とな
りうる。

また、並ガラスや超硬質ガラスは、石英ガラス
より硬度が低く、つまり、脆弱ではないので、基
板が大きくなつた場合でも取り扱いやすいという
利点がある。これは、大面積の半導体装置では、
特に有利である。

基板ガラスの透光性に関しては、通常の透明ガ
ラス、ある領域の波長の光のみを透過するフイル
タガラス、非透光性のガラスのいずれをも用いる
ことができる。

多結晶シリコン膜を形成する工程をはじめ、各
工程において、製法上、半導体装置の大面積化、
長尺化を阻むような技術的問題はない。また、必
要により、透光性基板を用いることによつて、基
板側からの光入射も可能となる。

以上述べたように、本発明によれば、良好で安
定な動作特性を有する、大面積もしくは長尺の半
導体装置をガラス基板上に形成することが、容易
にしかも安価に実現できる。また、必要により、
基板側から光入射する構造とすることも可能とな
る。

以上では、ガラス基板を用いる場合について述
べたが、Al₂O₃のセラミツク基板等を用いること
も可能である。

また、上述の実施例では、素材となる多結晶シ
リコン膜に故意に不純物を添加することはしなか
つたが、シリコン蒸着時に、同時にごく微量の
GaあるいはSb等を蒸着することによつて、故意
にｐ型不純物、ｎ型不純物を添加することは可能
である。また、その不純物濃度を制御すること
も、勿論、可能である。

たとえば、下記の如きデイプレツシヨン型
（depletion type）のMOS型電界効果トランジス
タを製造した。ガラス基板上に基板温度500℃で
シリコンと小量のGaを同時に蒸着し、ｐ型の多
結晶Si膜を形成した。この多結晶膜を素材として
ｎ−チヤネルMOS型電界効果トランジスタを製
造する。製造の基本的工程は前述した通りであ
る。ソース領域およびドレイン領域は前通りであ
る。ソース領域およびドレイン領域は前述の多結
晶Siに100KeVのエネルギーのP⁺イオンを１×
10¹⁶／cm²のドーズ量で打込み、600℃でアニール
することによつてn⁺層として形成した。また、
ゲート酸化膜は2000Åとした。得られた特性はし
きい電圧値が−25Vのデイプレツシヨン型であ
り、VG＝10V程度の低電圧駆動が可能である。

次に応用例としてフオトダイオードと走査用の
集積回路を一体化した１次元の自己走査型受光素
子を説明する。

第３図はその平面図、第４図は平面図のAA′断
面図である。

２１は透明なガラス基板でこの上部に実施例１
で述べた方法に依つてMOSFETによつて構成さ
れた走査用IC部２２およびフオトセンサ部２３
が形成される。第５図はその回路構成の例を示
す。第６図の破線内は走査用IC部の例、３０は
フオトセサアレイである。なお、図中２４はフオ
トセンサの下部電極で例えばCr等の金属を用い
る。２５は透明電極、例えばSnO₂を用いる。２
６は光動電膜で例えばSe−As−Te系の非晶質半
導体膜を用いれば良い。この光動電膜を蒸着によ
つて容易に形成することが出来る。２７は上部金
属電極である。

透明電極にネサ膜を用いる場合、基板上に先ず
ネサ透明導電膜を形成する。次いで走査用ICへ
の接続用配線を形成しておき、これに位置合せし
て走査用IC部を形成する。製造方法は前述の通
りである。走査用ICを完成後、光導電体膜２６
および上部金属電極２７を蒸着法で形成して自己
走査型受光素子が完了する。

この装置は、フアクシミリ送信機やOCR等の
光電変換装置として、平面画像記録体上の画像情
報を時系列的電気信号に変換するのに用いて有用
である。

実施例 ２ 本発明をｐ−ｎ接合ダイオードに適用した例を
説明する。第６図が素子の断面図である。

透光性のガラス基板１１を準備し、この上面に
Cr膜を約2000Åに蒸着する。基板温度を200℃と
し真空蒸着法に依る。通常のフオトエツチング法
により所望形状に加工し電極１２となす。この基
板を真空蒸着装置内に装置し、真空度が８×
10^-9Torrの雰囲気でGaとSiとを同時に蒸着し、
厚さ1μｍのGaを含有す多結晶シリコン膜（ｐ型）
１３を形成する。基板温度は550℃となす。次い
で、前述と同様の雰囲気でSbとSiとを同時に蒸
着し、厚さ1μｍのSbを含有する多結晶シリコン
膜（ｎ型）１４を形成する。基板温度は550℃と
なす。なお、GaおよびSbはシリコンをｐ型又は
ｎ型となすために導入するもので通常ｎ−ｐ接合
を形成するため導入する程度で良い。さらにこれ
ら積層上にAlを蒸着する。この時の基板温度は
200℃である。周知のフオトコツチング法により
所望形状の電極に加工する。

こうしてｐ−ｎ接合ダイオードが完成する。

以上の工程はすべて550℃以下の低温プロセス
によつている。実施例１で述べたと同様に、本発
明によれば、大面積もしくは長尺のｐ−ｎ接合ダ
イオード・アレーを形成することが容易にしかも
安価に実現できる。

これまでの例では単にｐ−ｎ接合を持つたダイ
オード・アレーの例を示したが、勿論本発明の方
法によつてpnpバイポーラトランジスタ、npnバ
イポータトランジスタをガラス基板等に形成する
ことが可能である。また、低温気相成長法による
SiO₂膜を用いて素子間の分離を行うことによつ
て２個以上の半導体素子を組み合わせて集積回路
を形成することも可能である。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するための工
程説明用の装置断面図、第２図は本発明の電解効
果トランジスターのドレイン電流対ドレイン電圧
特性を示す図、第３図および第４図は本発明を光
電変換素子に用いた例を示す平面図および断面
図、第５図は光電変換素子の例に用いた回路例を
示す図、第６図は本発明の別な実施例を示す断面
図である。 １：非晶質もしくは多結晶基板、２：多結晶シ
リコン膜、３：SiO₂膜、４：不純物領域、５：
酸化膜、６：ゲート酸化膜。

Claims (1)

1. 【特許請求の範囲】 １ 非晶質の基板と、 該非晶質の基板上に設けられたシリコンを主体
   とする多結晶膜と、 該シリコンを主体とする多結晶膜に形勢された
   絶縁ゲート型電界効果トラジスタとを有する半導
   体装置において、 上記非晶質の基板の軟化する温度が820℃以下
   であり、かつ、 絶縁ゲート型電界効果トランジスタのゲート絶
   縁膜は気相成長法により形成された絶縁膜である
   ことを特徴とする半導体装置。 ２ 上記非晶質の基板の軟化する温度が780℃以
   下であることを特徴とする特許請求の範囲第１項
   記載の半導体装置。 ３ 上記非晶質の基板の軟化する温度が630℃以
   下であることを特徴とする特許請求の範囲第１項
   記載の半導体装置。 ４ 上記非晶質の基板は透光性であることを特徴
   とする特許請求の範囲第１項乃至第３項の何れか
   に記載の半導体装置。 ５ 上記シリコンを主体とする多結晶膜のキヤリ
   アの易動度は１cm²／Ｖ・sec以上であることを特
   徴とする特許請求の範囲第１項乃至第４項の何れ
   かに記載の半導体装置。 ６ 上記非晶質の基板はガラス製であることを特
   徴とする特許請求の範囲第１項乃至第５項の何れ
   かに記載の半導体装置。