JPH0520775B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、知的財産、例えばソフトウエアや半
導体回路の設計等を不法なコピーから守るための
コピー防止装置に関する。

（従来の技術） 従来、パーソナルコンピユータ等の流通ソフト
ウエアにおいては、不法なコピーを防止するため
に、その記憶媒体に特殊な工夫を凝らしている。
例えば、記憶媒体の一部を通常の方法では読取れ
ないようにしてコピープログラムが動作しないよ
うにするとか、更に、たとえ読取れない部分をと
ばしてコピーしたとしても、ソフトウエアの開始
時に読取れないはずの部分を読んでみて、それが
正常に読めたり、あるいは読取れない時のエラー
現象が原本ソフトウエアの場合のそれと異なる場
合には、そのプログラムは不正にコピーされたも
のとみなして、動作を中止していた。

また、マイクロプロセツサ等の半導体回路にお
いては、従来、コピーを防止するために、不要な
ゲートを設け、それを例えばイオン打込みによつ
て無効にするなどしておき、そのゲートをそのま
まコピーしてしまうと回路が正常に動作しないよ
うにしていた。

（発明が解決しようとする問題点） ソフトウエアの場合、従来の方法では、いくら
記憶媒体に工夫を凝らしてみても、それを解析し
てコピーする者には対抗できなかつた。即ち、コ
ピーしようとする者は、自分のもつているコピー
手段でコピーした結果を原本と比べ、それらの差
を解析してコピー手段を改良し、コピー後のソフ
トウエアが正常に動き出すまでそれを繰返せば良
かつた。

一方、ソフトウエアの場合、実際に使つてみな
いとその価値が分らないため、完全にプロテクト
されたソフトウエアでは、ユーザは価値が不明な
ソフトウエアをリスクを見込んで購入しなければ
ならないというユーザ側の不満があつた。

また、半導体回路においても、コピーしようと
する者は回路をそのままブレツドボードで実現
し、正常に動作しない場合はその原因を調べてい
けば良かつた。

このように、従来のソフトウエアのコピー防止
方法では、必ずそれを上回るプロテクト外しが研
究され、プロテクトを開発する側とそれを外す側
との間で際限なく無意味なイタチごつこが繰返さ
れており、その一方で試用してみないと価値が分
らないというユーザ側の不満があつた。また、半
導体回路においても、その知的所有権としての価
値が重視されて来ており、より完全な保護手段が
求められている。

本発明は、こうした点に鑑みなされたもので、
不法なコピーを有効に防止でき、また一方で内容
確認等のためのコピーのテスト使用も可能なコピ
ー防止装置を提供することを目的とする。

〔発明の構成〕

（問題点を解決するための手段） 本発明は、対象が正しくコピーされたものか否
かを判定する不正コピー判定手段と、100％未満
の確率で一定の事象を発生する事象発生手段と、
前記不正コピー判定手段が不正コピーを発見しか
つ前記事象発生手段が前記事象を発生した場合に
のみ所定の異常動作を行う異常動作発生手段とを
有するコピー防止装置を提供するものである。

（作用） 上記構成において、原本と何らかの点で異なる
不正コピーが与えられると、不正コピー判定手段
が不正コピーであることを検出し、一方で事象発
生手段が所定の確率で一定の事象を発生させる。
そして、不正コピーの発見と前記事象の発生とが
共に生じた場合にのみ異常動作発生手段が所定の
異常動作を行う。つまり、不正コピーの発見が常
に異常動作の発生につながるわけではなく、所定
の確率でしか異常動作は発生しない。従つて、コ
ピー者にとつては、そのコピーが原本と同一かど
うか、つまり原本のプロテクトを完全に外せたか
どうかの判別がつきにくい。従来はプロテクト自
体に工夫を凝らしてこれを外し難くしているが、
本発明はプロテクトを外せたかどうかの判別を難
しくしている。そのため、プロテクトの発見が難
しく、完全に正しくコピーしたように見えても、
どこかにまだプロテクトが外れずに残つている可
能性があるので、コピーの本格的使用や販売に踏
切ることが難しい。

また、上記事象の発生確率を、通常のテスト使
用程度では異常動作が発生しない程度の値に設定
しておけば、コピーをテスト用として使用するこ
とは可能である。

（実施例） 以下、本発明の実施例を従来例と比較しながら
説明する。

まず、ソフトウエアの場合について説明する。

第２図は、パーソナルコンピユータの一般的構
成を示すブロツク図である。

マイクロプロツセサ１０は、ROM１１や
RAM１２内のプログラムに従い命令を実行し、
フロツピーデイスクコントローラ１３を介してフ
ロツピーデイスク１４から新たなプログラムやデ
ータをを読込んだり書出したり、CRTコントロ
ーラ１５を介してCRT画面１６にメツセージや
キーボードコントローラ１７を介してキーボード
１８から読込んだデータなどを表示したり、ある
いは実行結果をプリンタコントローラ１９を介し
てプリンタ２０に出力したりする。なお、リアル
タイムクロツク２１は現在の時間を知るためのも
のである。

このパーソナルコンピユータにおいて、フロツ
ピーデイスク１４に書かれたプログラムのコピー
防止策として、従来は第３図に示すようなチエツ
ク機能が設けられている。

この場合、正しいフロツピーデイスクでは、特
定の箇所が通常のメデイアの状態と変えられてお
り、そこを読んでエラーが起きないような場合に
は不正にコピーしたものとみなすようになつてい
る。このチエツクは第３図に示すように、フロツ
ピーデイスクからプログラムを読込みその実行を
開始した直後に行い（ステツプS1、S2、S3）、そ
の結果エラーが起きなければ不法コピーと判定
し、プログラムの実行を終了してしまう（ステツ
プS4、S5、S6）。

これに対し、本発明の一実施例では第４図に示
すようなチエツク機能を搭載する。

この場合も、正しいフロツピーデイスクは特定
の箇所が通常のメデイア状態と違えて作成されて
おり、そこを読んでエラーが起きなければ不法に
コピーしたものとみなすようになつている点では
従来と同様である。

まず、マイクロプロツセサ１０はセツトされた
フロツピーデイスク１４からプログラムを読込み
その実行を開始する（ステツプS10、S11）。上記
特定箇所のチエツクは従来のようなプログラム実
行開始直後とは限らず、実行中のいつでもよい。
実行中のいずれかの時点で上記特定箇所を読んだ
時に、エラーが発生しなければ不正にコピーされ
たフロツピーデイスクとみなす（ステツプS13、
S14）。この場合、不正コピーが判明してもフラ
グをセツトするだけで（ステツプS14）、プログ
ラムの実行はそのまま継続する。また、エラーが
発生した場合には、正しいフロツピーデイスクで
あるからフラグはリセツト状態とする（ステツプ
S15）。

その後、例えばワードプロセツサのようなアプ
リケーシヨンにおいては、文書データをフアイル
に書込む際に、リアルタイムクロツク２１を読
み、そのとき特定の時刻（例えば秒の単位が
“00”）であれば（ステツプS16、S17）、上記フラ
グをチエツクし、フラグがセツトされていれば所
定の異常動作を行う（ステツプS18、S19）。この
異常動作としては、例えば文書データの中に「こ
の文書は不正にコピーしたワープロソフトにより
作成されたものです」等のデータを追加する等が
ある。

このように、不正コピーが発見されてもプログ
ラムの実行は正常に行われ、たまたま文書フアイ
ルへの書込みが特定時刻に行われた場合に限つて
異常動作が発生する。従つて、作製したコピーが
正しいか不正かはコピー者は直ぐには分らず、そ
の販売等を行つた後にどこかで異常動作が発生し
て初めて不正コピーの事実に気付くのが通常であ
る。また、そのコピーの試験中に異常動作が発生
した場合でも、上記文書フアイルが再生されて初
めてその事実を知るから、いつ異常動作が生じた
のか不明である。よつて、コピー者にとつては、
具体的にどのような状況で異常動作が起きたか分
らず、かつ異常動作は低い確率でしか生じないの
で再現性も無いため、対策がたてにくい。そのた
め、コピーが一応正常に動作するからといつて本
格的使用や販売等を行えば、将来思わぬところで
異常動作が現れて多大な損害を被つたりユーザの
信用を失つたりする虞れがあり、手軽にコピーす
ることができない。

さらに、上記のようなチエツクポイントを複数
設けておけば、たとえ１つのチエツクポイントに
対策がたてられたとしても、それで万全とはいえ
ず、全てのチエツクポイントに対策をたてなけれ
ばならないので、プロテクト外しは極めて難し
い。また、ソフトウエアの場合、オブジエクトコ
ードからそのプログラムを読むことは非常に労力
がかかり、事実上不可能に近い。そのため、プロ
グラムの途中に本発明を入れておけば、その発見
は不可能である。

一方、不正コピーであつても異常動作は常に起
きる訳ではなく、軽いテスト使用程度であれば正
常動作することが多いから、ソフトウエアの価値
判断等のためのコピーの試用は可能である。

次に、半導体回路の場合について説明する。

第５図はNAND回路の回路図でありＺ＝・
Ｂなる機能をもつ。これをＮ−MOS半導体で実
現すると例えば第６図のようなレイアウトのパタ
ーンになる。

この第６図において、拡散層Ｚの電位はデプレ
シヨン形トランジスタDTrによりプルアツプさ
れており、ポリシリコン層ＡとＢの電位が“１”
となるとグランドGNDと接続され、Ｚ＝０とな
るが、それ以外のときはＺ＝１となる。

従来のコピー防止策では、例えばＺ＝という
回路を構成する場合に、第５図のようにＺ＝・
Ｂと見えるようポリシリコンパターンＢを追加
し、このポリシリコンパターンＢと拡散層Ｚとの
交点にあたる領域にイオン打込みを行つてこの領
域を導電状態にすることにより、Ｂのゲートを無
効にしている。イオン打込みは目で見ただけでは
分らず、知らずにイオン打込みをしないと誤動作
をおこす結果となる。

一方、本発明の一実施例では第７図のように回
路が構成される。

この場合、Ｂのゲートは従来例と同様にイオン
打込みにより無効にされており、Ｂの信号値に拘
らずＺ＝となつている。さらに、無効にされた
Ｂのダミーゲートの入力端子に多入力NAND回
路Ｃの出力端子が接続されている。

この回路をコピーした場合、Ｂのゲートのイオ
ン打込みを見逃すと、動作はＺ＝・となる。
しかし、多入力NAND回路Ｃは入力がB1＝B2＝
…＝B6＝１のとき以外は常に出力がＢ＝１とな
るので、正しい回路Ｚ＝と同じ動作となり見分
けがつかない。例えば、B1、B2、…、B6がカウ
ンタの出力信号であるとすると、カウンタの６ビ
ツトが全て“１”の時には誤動作（異常動作）が
起きるが、他の全ての場合には誤動作が生じな
い。

このように、不正コピーであつても誤動作は非
常に低い確率でしか発生しないので、コピーした
ものが一応正常に動作するからといつても、本格
的使用や販売等に踏切るには前述のソフトウエア
の場合と同様に多大なリスクを負わなければなら
ない。

このように、本発明は実際にコピーを実施しな
くても、本発明が盛込まれている事をアピールす
るだけで、不法なコピーを防止するに十分なる効
果が期待できる。

〔発明の効果〕

以上説明したように、本発明によれば、正しい
コピーか不正なコピーかの区別を分り難くしてい
るため、原本に盛込まれたプロテクトの発見が困
難でプロテクト外しが難しいばかりでなく、一応
コピーが正常動作する場合でも、まだプロテクト
が外れずに残つている可能性があるので、そのコ
ピーの本格的使用や販売等には多大なリスクを負
わねばならず、よつて不法なコピーを有効に防止
することができる。一方、不正なコピーであつて
も、軽い試用程度であればコピーは正常動作する
ので、ソフトウエアの価値判断等のための試用と
いうユーザの希望もかなえることが出来る。

【図面の簡単な説明】

第１図は本発明に係るコピー防止装置のブロツ
ク構成図、第２図はパーソナルコンピユータの一
般的ブロツク構成図、第３図はパーソナルコンピ
ユータにおけるソフトウエア保護のための従来の
コピー防止装置の動作フローチヤート、第４図は
パーソナルコンピユータにおけるソフトウエア保
護のための本発明に係るコピー防止装置の一実施
例の動作フローチヤート、第５図はNAND回路
の回路図、第６図は第５図の回路をＮ−MOS半
導体で実現するための回路パターン図、第７図は
第６図の半導体回路における本発明の一実施例の
回路図である。 １…不正コピー判定手段、２…事象発生手段、
３…異常動作発生手段。

Claims (1)

1. 【特許請求の範囲】 １ 対象が正しくコピーされたものか否かを判定
   する不正コピー判定手段と、100％未満の確率で
   一定の事象を発生する事象発生手段と、前記不正
   コピー判定手段が不正コピーを発見しかつ前記事
   象発生手段が前記事象を発生した場合にのみ所定
   の異常動作を行う異常動作発生手段とを有するコ
   ピー防止装置。 ２ 上記各手段の少なくとも１つが、コンピユー
   タのソフトウエアにより実現されている特許請求
   の範囲第１項記載のコピー防止装置。 ３ 前記異常動作発生手段が、不正コピーの発見
   および前記事象の発生があつた時点では前記異常
   動作をユーザに秘匿し遅れた時期に知らせること
   により、ユーザによる上記異常動作の発生時点の
   把握を困難にした特許請求の範囲第１項記載のコ
   ピー防止装置。 ４ 保護対象たる半導体回路とともに半導体基板
   上に形成された半導体回路のコピー防止装置にお
   いて、 前記半導体回路と組合され、所定入力信号を受
   けて所定動作をするように見える外観をもち、か
   つ実際には前記所定入力信号を受けても前記所定
   動作をしない内部構成をもつダミー素子と、 100％未満の確率で、前記ダミー素子への前記
   所定入力信号を発生する入力回路と、を有し、 前記ダミー素子が前記半導体回路及び前記入力
   回路と共に前記外観に基づいてコピーされた場
   合、前記ダミー素子のコピーが前記所定入力信号
   を受けて前記所定動作をしたときに前記半導体回
   路のコピーが異常動作することとなるように、前
   記ダミー素子と前記半導体回路とが組合されてい
   ることを特徴とする半導体回路のコピー防止装
   置。