JPH05206150A - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JPH05206150A JPH05206150A JP3304295A JP30429591A JPH05206150A JP H05206150 A JPH05206150 A JP H05206150A JP 3304295 A JP3304295 A JP 3304295A JP 30429591 A JP30429591 A JP 30429591A JP H05206150 A JPH05206150 A JP H05206150A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- type
- source
- transistor
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】高出力バイポーラトランジスタにおいて、熱暴
走を防止して動作特性の安定化を図る。 【構成】Ｎ型半導体基板１上にＰ型ベース２およびＮ型
エミッタ３が形成され、さらにＭＯＳＦＥＴとなるＰ型
ドレイン４およびＰ型ソース５が形成されている。エミ
ッタ３は金属電極によってドレイン４に接続され、ソー
ス５は一括してエミッタ端子Ｅに接続されている。ゲー
ト電極７はソース拡散層５と短絡して同電圧にしてお
く。ＭＯＳＦＥＴはノーマリオンにするため、ゲート酸
化膜６直下のチャネル部の不純物濃度を十分高くしてあ
る。
走を防止して動作特性の安定化を図る。 【構成】Ｎ型半導体基板１上にＰ型ベース２およびＮ型
エミッタ３が形成され、さらにＭＯＳＦＥＴとなるＰ型
ドレイン４およびＰ型ソース５が形成されている。エミ
ッタ３は金属電極によってドレイン４に接続され、ソー
ス５は一括してエミッタ端子Ｅに接続されている。ゲー
ト電極７はソース拡散層５と短絡して同電圧にしてお
く。ＭＯＳＦＥＴはノーマリオンにするため、ゲート酸
化膜６直下のチャネル部の不純物濃度を十分高くしてあ
る。
Description
【０００１】
【産業上の利用分野】本発明はバイポーラトランジスタ
に関し、特に高周波帯用の高出力バイポーラトランジス
タに関するものである。
に関し、特に高周波帯用の高出力バイポーラトランジス
タに関するものである。
【０００２】
【従来の技術】１００ＭＨZ 以上の高周波帯で、出力電
力１Ｗ以上の高周波高出力バイポーラトランジスタにお
いて、高出力化を図るにはエミッタ周囲長を長くするこ
とが必要である。エミッタ近傍で発生する熱の集中によ
るトランジスタの不均一動作を避けるために、複数個の
エミッタ領域からなるトランジスタセルを複数個配置す
ることにより熱源を分散させている。
力１Ｗ以上の高周波高出力バイポーラトランジスタにお
いて、高出力化を図るにはエミッタ周囲長を長くするこ
とが必要である。エミッタ近傍で発生する熱の集中によ
るトランジスタの不均一動作を避けるために、複数個の
エミッタ領域からなるトランジスタセルを複数個配置す
ることにより熱源を分散させている。
【０００３】より一層均一動作を図るため、エミッタ拡
散層とエミッタ電極との間に抵抗（以下バラスト抵抗と
記す）を挿入して負帰還をかけることにより、エミッタ
拡散層間の電流を均一化してトランジスタ動作を安定化
することができる。
散層とエミッタ電極との間に抵抗（以下バラスト抵抗と
記す）を挿入して負帰還をかけることにより、エミッタ
拡散層間の電流を均一化してトランジスタ動作を安定化
することができる。
【０００４】従来技術による高周波高出力バイポーラト
ランジスタについて、図２および図３（ｂ）を参照して
説明する。
ランジスタについて、図２および図３（ｂ）を参照して
説明する。
【０００５】はじめに図２の断面図に示すように、Ｎ型
半導体基板１にＰ型ベース拡散層２およびＮ型エミッタ
拡散層３を順次形成すると同時に、隣接してＰ型バラス
ト抵抗拡散層４を形成する。バラスト抵抗層４の一端は
金属電極を介してエミッタ３に接続され、他端は一括し
てエミッタ端子Ｅに接続される。
半導体基板１にＰ型ベース拡散層２およびＮ型エミッタ
拡散層３を順次形成すると同時に、隣接してＰ型バラス
ト抵抗拡散層４を形成する。バラスト抵抗層４の一端は
金属電極を介してエミッタ３に接続され、他端は一括し
てエミッタ端子Ｅに接続される。
【０００６】そうして図３（ｂ）の等価回路に示すよう
に、内部エミッタ毎に抵抗を接続してから一括してエミ
ッタ端子Ｅに接続されたバイポーラトランジスタとな
る。ストライプ型トランジスタでは、エミッタ拡散層毎
に抵抗が接続されるが、オーバーレイ型トランジスタで
は一直線上に配列された複数個のエミッタ拡散層に１個
の抵抗が接続されることが多い。
に、内部エミッタ毎に抵抗を接続してから一括してエミ
ッタ端子Ｅに接続されたバイポーラトランジスタとな
る。ストライプ型トランジスタでは、エミッタ拡散層毎
に抵抗が接続されるが、オーバーレイ型トランジスタで
は一直線上に配列された複数個のエミッタ拡散層に１個
の抵抗が接続されることが多い。
【０００７】図２のバラスト抵抗層４は層抵抗を１００
Ω／□程度にして金属電極と接続するためのコンタクト
開口の間隔を狭めて、抵抗値は数１０Ωに調整される。
Ω／□程度にして金属電極と接続するためのコンタクト
開口の間隔を狭めて、抵抗値は数１０Ωに調整される。
【０００８】
【発明が解決しようとする課題】拡散抵抗からなるバラ
スト抵抗の温度係数が負になるので、トランジスタを安
定動作させるには不充分であった。一旦トランジスタ領
域の一部に発熱が集中すると、近傍のバラスト抵抗の値
が下がってコレクタ電流が増加するという正帰還が働く
からである。そのためエミッタ領域間の動作が不均一に
なって、トランジスタ全体の出力電力が低下するという
問題があった。
スト抵抗の温度係数が負になるので、トランジスタを安
定動作させるには不充分であった。一旦トランジスタ領
域の一部に発熱が集中すると、近傍のバラスト抵抗の値
が下がってコレクタ電流が増加するという正帰還が働く
からである。そのためエミッタ領域間の動作が不均一に
なって、トランジスタ全体の出力電力が低下するという
問題があった。
【０００９】
【課題を解決するための手段】本発明のバイポーラトラ
ンジスタは、半導体基板表面に複数個のエミッタ拡散層
からなるバイポーラトランジスタと複数個の絶縁ゲート
型電界効果トランジスタとが形成され、前記エミッタ拡
散層が前記絶縁ゲート型電界効果トランジスタのドレイ
ンに接続され、前記絶縁ゲート型電界効果トランジスタ
のソースが一括してエミッタ端子に接続されているもの
である。
ンジスタは、半導体基板表面に複数個のエミッタ拡散層
からなるバイポーラトランジスタと複数個の絶縁ゲート
型電界効果トランジスタとが形成され、前記エミッタ拡
散層が前記絶縁ゲート型電界効果トランジスタのドレイ
ンに接続され、前記絶縁ゲート型電界効果トランジスタ
のソースが一括してエミッタ端子に接続されているもの
である。
【００１０】
【実施例】本発明の第１の実施例について、図１および
図３（ａ）を参照して説明する。
図３（ａ）を参照して説明する。
【００１１】はじめに図３（ａ）の等価回路図に示すよ
うに、トランジスタのエミッタと外部エミッタ端子Ｅと
の間にＭＯＳＦＥＴが挿入されている。本実施例ではＭ
ＯＳＦＥＴのゲート電極はソース電極に短絡されてい
る。
うに、トランジスタのエミッタと外部エミッタ端子Ｅと
の間にＭＯＳＦＥＴが挿入されている。本実施例ではＭ
ＯＳＦＥＴのゲート電極はソース電極に短絡されてい
る。
【００１２】つぎに図１の断面図に示すように、Ｎ型半
導体基板１上にトランジスタのＰ型ベース拡散層２およ
びＮ型エミッタ拡散層３が形成され、さらにＭＯＳＦＥ
ＴとなるＰ型ドレイン拡散層４およびＰ型ソース拡散層
５が形成されている。それぞれの拡散層４，５には表面
濃度１０20ｃｍ-3以上のオーミックコンタクト層が形成
されている。Ｎ型半導体基板１上には厚さ３０ｎｍのゲ
ート酸化膜６を形成する。ゲート長（ソース−ドレイン
間隔）を制御してＭＯＳＦＥＴの相互コンダクタンスを
３３ｍＳ程度にすると、その直列抵抗は相互コンダクタ
ンスの逆数である３０Ωになる（ＭＯＳＦＥＴの非飽和
領域で動作する場合）。
導体基板１上にトランジスタのＰ型ベース拡散層２およ
びＮ型エミッタ拡散層３が形成され、さらにＭＯＳＦＥ
ＴとなるＰ型ドレイン拡散層４およびＰ型ソース拡散層
５が形成されている。それぞれの拡散層４，５には表面
濃度１０20ｃｍ-3以上のオーミックコンタクト層が形成
されている。Ｎ型半導体基板１上には厚さ３０ｎｍのゲ
ート酸化膜６を形成する。ゲート長（ソース−ドレイン
間隔）を制御してＭＯＳＦＥＴの相互コンダクタンスを
３３ｍＳ程度にすると、その直列抵抗は相互コンダクタ
ンスの逆数である３０Ωになる（ＭＯＳＦＥＴの非飽和
領域で動作する場合）。
【００１３】本実施例ではゲート電極７はソース拡散層
５と短絡して同電圧にしておく。
５と短絡して同電圧にしておく。
【００１４】ＭＯＳＦＥＴのソース−ドレイン間に電流
が流れるように、ノーマリオンにしておく必要があるの
で、ゲート酸化膜６直下のチャネル部の不純物濃度を十
分高くしてある。
が流れるように、ノーマリオンにしておく必要があるの
で、ゲート酸化膜６直下のチャネル部の不純物濃度を十
分高くしてある。
【００１５】つぎに本発明の第２の実施例について説明
する。
する。
【００１６】第１の実施例との違いは、ゲート端子をソ
ース拡散層に短絡しないで、外部に取り出すことであ
る。外部電源を接続してゲートとソース間に電圧を印加
することができる。ＭＯＳＦＥＴのソース−ドレイン間
抵抗はゲート電圧に依存して、外部電源により任意にコ
ントロールすることができる。こうして高周波高出力ト
ランジスタの出力電力を安定に制御することが可能にな
る。
ース拡散層に短絡しないで、外部に取り出すことであ
る。外部電源を接続してゲートとソース間に電圧を印加
することができる。ＭＯＳＦＥＴのソース−ドレイン間
抵抗はゲート電圧に依存して、外部電源により任意にコ
ントロールすることができる。こうして高周波高出力ト
ランジスタの出力電力を安定に制御することが可能にな
る。
【００１７】第１および第２の実施例ともエミッタバラ
スト抵抗として、ＭＯＳＦＥＴのソース−ドレイン間の
抵抗を用いているが、その抵抗値はＭＯＳＦＥＴの相互
コンダクタンスの逆数になる。ゲート領域のキャリア移
動度に依存して温度が上がると移動度が低下するので、
相互コンダクタンスが下がる。したがってソース−ドレ
イン間の抵抗値が上昇し、トランジスタのコレクタ電流
を減少させる負帰還の作用を果す。その結果トランジス
タ領域の熱の局部的な集中を防いで、動作の不安定さを
抑制することが可能となる。
スト抵抗として、ＭＯＳＦＥＴのソース−ドレイン間の
抵抗を用いているが、その抵抗値はＭＯＳＦＥＴの相互
コンダクタンスの逆数になる。ゲート領域のキャリア移
動度に依存して温度が上がると移動度が低下するので、
相互コンダクタンスが下がる。したがってソース−ドレ
イン間の抵抗値が上昇し、トランジスタのコレクタ電流
を減少させる負帰還の作用を果す。その結果トランジス
タ領域の熱の局部的な集中を防いで、動作の不安定さを
抑制することが可能となる。
【００１８】
【発明の効果】エミッタバラスト抵抗として、ＭＯＳＦ
ＥＴのソース−ドレイン間の直列抵抗を用いる。この直
列抵抗の値は温度係数が正であるので、トランジスタ領
域で熱が発生してもエミッタ電流を抑える方向に働く。
電流集中を防いで大きな出力電流を得るトランジスタを
安定に動作させることが可能になった。
ＥＴのソース−ドレイン間の直列抵抗を用いる。この直
列抵抗の値は温度係数が正であるので、トランジスタ領
域で熱が発生してもエミッタ電流を抑える方向に働く。
電流集中を防いで大きな出力電流を得るトランジスタを
安定に動作させることが可能になった。
【図１】本発明の一実施例を示す断面図である。
【図２】従来の高周波高出力トランジスタを示す断面図
である。
である。
【図３】（ａ）は本発明の一実施例の等価回路図であ
る。（ｂ）は従来の高周波高出力トランジスタの等価回
路図である。
る。（ｂ）は従来の高周波高出力トランジスタの等価回
路図である。
１ Ｎ型半導体基板 ２ ベース ３ エミッタ ４ ドレイン ５ ソース ６ ゲート酸化膜 ７ ゲート電極 Ｅ エミッタ端子 Ｂ ベース端子 Ｃ コレクタ端子
Claims (2)
- 【請求項１】 半導体基板表面に複数個のエミッタ拡散
層からなるバイポーラトランジスタと複数個の絶縁ゲー
ト型電界効果トランジスタとが形成され、前記エミッタ
拡散層が前記絶縁ゲート型電界効果トランジスタのドレ
インに接続され、前記絶縁ゲート型電界効果トランジス
タのソースが一括してエミッタ端子に接続されているバ
イポーラトランジスタ。 - 【請求項２】 一直線上に配列された複数個のエミッタ
拡散層が絶縁ゲート型電界効果トランジスタのドレイン
に接続され、前記絶縁ゲート型電界効果トランジスタの
ソースが一括してエミッタ端子に接続されている請求項
１記載のバイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3304295A JPH05206150A (ja) | 1991-11-20 | 1991-11-20 | バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3304295A JPH05206150A (ja) | 1991-11-20 | 1991-11-20 | バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206150A true JPH05206150A (ja) | 1993-08-13 |
Family
ID=17931317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3304295A Pending JPH05206150A (ja) | 1991-11-20 | 1991-11-20 | バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206150A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100661724B1 (ko) * | 2005-12-28 | 2006-12-26 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
-
1991
- 1991-11-20 JP JP3304295A patent/JPH05206150A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100661724B1 (ko) * | 2005-12-28 | 2006-12-26 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4717940A (en) | MIS controlled gate turn-off thyristor | |
| KR20030028497A (ko) | 비대칭적 채널 구조를 가지는 전력 ｍｏｓ 소자 | |
| JPS6159540B2 (ja) | ||
| KR940002773B1 (ko) | 반도체장치 | |
| US5397905A (en) | Power semiconductor device having an insulated gate field effect transistor and a bipolar transistor | |
| JP2864629B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| US3296508A (en) | Field-effect transistor with reduced capacitance between gate and channel | |
| JPH05206150A (ja) | バイポーラトランジスタ | |
| US3450960A (en) | Insulated-gate field effect transistor with nonplanar gate electrode structure for optimizing transconductance | |
| JPS6241428B2 (ja) | ||
| JPH07120221B2 (ja) | 過電流保護機能付きパワーｍｏｓｆｅｔ | |
| JPH04225238A (ja) | ラテラルトランジスタ及びそれを用いたカレントミラー回路 | |
| JPH02278880A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JPH06169089A (ja) | 縦型ｍｏｓｆｅｔの製造方法 | |
| JPH05121425A (ja) | バイポーラ静電誘導トランジスタ | |
| US5594272A (en) | Bipolar transistor with base and emitter contact holes having shorter central portions | |
| JPS6276557A (ja) | 絶縁ゲ−ト型自己タ−ンオフ素子 | |
| JPS6241427B2 (ja) | ||
| JPH01181571A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP2656731B2 (ja) | 複合半導体装置 | |
| JPH10335346A (ja) | ラテラルｐｎｐバイポーラ電子デバイスおよびその製造方法 | |
| JPH0612818B2 (ja) | 半導体装置 | |
| JPS61260674A (ja) | 電圧制御可変電流増幅率バイポ−ラトランジスタ | |
| JP3320039B2 (ja) | バイポーラトランジスタ製造方法 | |
| JPH06275821A (ja) | Ｍｏｓトランジスタとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000509 |