JPH05205082A - アナログ乗算器 - Google Patents
アナログ乗算器Info
- Publication number
- JPH05205082A JPH05205082A JP4004336A JP433692A JPH05205082A JP H05205082 A JPH05205082 A JP H05205082A JP 4004336 A JP4004336 A JP 4004336A JP 433692 A JP433692 A JP 433692A JP H05205082 A JPH05205082 A JP H05205082A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- collector
- current signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】差動増幅回路の２つのトランジスタのエミッタ
抵抗を介して接続される定電流源の浮遊容量による位相
ずれを打消す。 【構成】差動増幅回路を構成する２つのトランジスタＱ
１，Ｑ２のエミッタにエミッタ抵抗Ｒ１，Ｒ２を介して
定電流源Ｉ１から定電流を供給する。定電流源Ｉ１は浮
遊容量Ｃｓを有している。入力端子ＩＮ１を介してトラ
ンジスタＱ１のベースに高周波信号を印加する。トラン
ジスタＱ１の面積をトランジスタＱ２よりも大きく設定
してベース−コレクタ間の接合容量Ｃｇｃを大きくす
る。浮遊容量Ｃｓを介して流出する電流信号ｉｓに応じ
た電流信号ｉｇｃが接合容量Ｃｇｃを介してトランジス
タＱ１のコレクタへ流れるようにする。
抵抗を介して接続される定電流源の浮遊容量による位相
ずれを打消す。 【構成】差動増幅回路を構成する２つのトランジスタＱ
１，Ｑ２のエミッタにエミッタ抵抗Ｒ１，Ｒ２を介して
定電流源Ｉ１から定電流を供給する。定電流源Ｉ１は浮
遊容量Ｃｓを有している。入力端子ＩＮ１を介してトラ
ンジスタＱ１のベースに高周波信号を印加する。トラン
ジスタＱ１の面積をトランジスタＱ２よりも大きく設定
してベース−コレクタ間の接合容量Ｃｇｃを大きくす
る。浮遊容量Ｃｓを介して流出する電流信号ｉｓに応じ
た電流信号ｉｇｃが接合容量Ｃｇｃを介してトランジス
タＱ１のコレクタへ流れるようにする。
Description
【０００１】
【産業上の利用分野】本発明はアナログ乗算器に関し、
特にモノリシックＩＣ化して無線通信装置の無限位相器
等に適用するアナログ乗算器に関する。
特にモノリシックＩＣ化して無線通信装置の無限位相器
等に適用するアナログ乗算器に関する。
【０００２】
【従来の技術】従来この種のアナログ乗算器は、図３に
示すように、二重平衡型差動増幅回路を基本としてお
り、トランジスタＱ１，Ｑ３，Ｑ４およびＱ２，Ｑ５，
Ｑ６の２組の差動増幅回路の出力を、逆極性で共通接続
して出力端子ＯＵＴ１，２に接続すると共に、抵抗Ｒ
３，Ｒ４を介して電源Ｖｃｃを供給している。
示すように、二重平衡型差動増幅回路を基本としてお
り、トランジスタＱ１，Ｑ３，Ｑ４およびＱ２，Ｑ５，
Ｑ６の２組の差動増幅回路の出力を、逆極性で共通接続
して出力端子ＯＵＴ１，２に接続すると共に、抵抗Ｒ
３，Ｒ４を介して電源Ｖｃｃを供給している。
【０００３】一方、トランジスタＱ１，Ｑ２のエミッタ
を、エミッタ抵抗Ｒ１，Ｒ２を介して定電流源Ｉ１と接
続し、最適動作条件となる電流を供給している。
を、エミッタ抵抗Ｒ１，Ｒ２を介して定電流源Ｉ１と接
続し、最適動作条件となる電流を供給している。
【０００４】ところで、入力端子ＩＮ１，ＩＮ２には高
周波信号を印加するが、一般に高周波信号は不平衡であ
るので、入力端子ＩＮ２はコンデンサＣ１により高周波
的に接地している。
周波信号を印加するが、一般に高周波信号は不平衡であ
るので、入力端子ＩＮ２はコンデンサＣ１により高周波
的に接地している。
【０００５】次に動作を説明する。
【０００６】トランジスタＱ１は、入力端子ＩＮ１に印
加される高周波信号に応じてエミッタ電流信号をエミッ
タ抵抗Ｒ１，Ｒ２を介してトランジスタＱ２のエミッタ
へ送出する。従って、トランジスタＱ２のコレクタに
は、トランジスタＱ１の電流信号と同じ大きさで逆極性
の信号が表われる。
加される高周波信号に応じてエミッタ電流信号をエミッ
タ抵抗Ｒ１，Ｒ２を介してトランジスタＱ２のエミッタ
へ送出する。従って、トランジスタＱ２のコレクタに
は、トランジスタＱ１の電流信号と同じ大きさで逆極性
の信号が表われる。
【０００７】一方、トランジスタＱ１のコレクタ電流信
号は、トランジスタＱ３，Ｑ４に流れ、同様に、トラン
ジスタＱ２のコレクタ電流信号もトランジスタＱ５，Ｑ
６に流れる。ここで、トランジスタＱ３，Ｑ４およびＱ
５，Ｑ６の２組の差動増幅回路の出力が逆極性で共通接
続されているので、入力端子ＩＮ３とＩＮ４との間に電
位差が無いならば、トランジスタＱ３とＱ５、およびト
ランジスタＱ４とＱ６との信号が互いに打消し合い、出
力端子ＯＵＴ１およびＯＵＴ２には信号が表われない。
号は、トランジスタＱ３，Ｑ４に流れ、同様に、トラン
ジスタＱ２のコレクタ電流信号もトランジスタＱ５，Ｑ
６に流れる。ここで、トランジスタＱ３，Ｑ４およびＱ
５，Ｑ６の２組の差動増幅回路の出力が逆極性で共通接
続されているので、入力端子ＩＮ３とＩＮ４との間に電
位差が無いならば、トランジスタＱ３とＱ５、およびト
ランジスタＱ４とＱ６との信号が互いに打消し合い、出
力端子ＯＵＴ１およびＯＵＴ２には信号が表われない。
【０００８】入力端子ＩＮ３の電位がＩＮ４よりも高い
場合は、トランジスタＱ３の信号の方がトランジスタＱ
５の信号よりも大きくなるので、出力端子ＯＵＴ１には
トランジスタＱ３の信号、すなわちトランジスタＱ１と
同じ極性の信号が表われる。同様に、出力端子ＯＵＴ２
にはトランジスタＱ６の信号、すなわちトランジスタＱ
２と同じ極性の信号が表われる。この場合、入力端子Ｉ
Ｎ３とＩＮ４との電位差が高い程、出力信号も大きくな
る。
場合は、トランジスタＱ３の信号の方がトランジスタＱ
５の信号よりも大きくなるので、出力端子ＯＵＴ１には
トランジスタＱ３の信号、すなわちトランジスタＱ１と
同じ極性の信号が表われる。同様に、出力端子ＯＵＴ２
にはトランジスタＱ６の信号、すなわちトランジスタＱ
２と同じ極性の信号が表われる。この場合、入力端子Ｉ
Ｎ３とＩＮ４との電位差が高い程、出力信号も大きくな
る。
【０００９】また、入力端子ＩＮ４の電位がＩＮ３より
も高い場合は、トランジスタＱ５の信号の方がトランジ
スタＱ３の信号よりも大きくなるので、出力端子ＯＵＴ
１にはトランジスタＱ５の信号、すなわちトランジスタ
Ｑ２と同じ極性の信号が表われ、入力端子ＩＮ３とＩＮ
４との電位差が高い程、出力信号も大きくなる。同様
に、出力端子ＯＵＴ２にはトランジスタＱ４の信号、す
なわちトランジスタＱ１と同じ極性の信号が表われる。
も高い場合は、トランジスタＱ５の信号の方がトランジ
スタＱ３の信号よりも大きくなるので、出力端子ＯＵＴ
１にはトランジスタＱ５の信号、すなわちトランジスタ
Ｑ２と同じ極性の信号が表われ、入力端子ＩＮ３とＩＮ
４との電位差が高い程、出力信号も大きくなる。同様
に、出力端子ＯＵＴ２にはトランジスタＱ４の信号、す
なわちトランジスタＱ１と同じ極性の信号が表われる。
【００１０】このように、入力端子ＩＮ３，ＩＮ４の電
位差および極性によって、出力信号の大きさ及び極性が
変化するので、例えば、２つのアナログ掛算器を使用し
て、互いに位相差が９０°ずれた信号を入力端子ＩＮ１
にそれぞれ入力し、入力端子ＩＮ３，ＩＮ４の電位差を
制御して出力信号を合成することにより、入力信号の位
相とは無関係に任意の位相で一定振幅の信号を出力する
無限位相器を構成することができる。
位差および極性によって、出力信号の大きさ及び極性が
変化するので、例えば、２つのアナログ掛算器を使用し
て、互いに位相差が９０°ずれた信号を入力端子ＩＮ１
にそれぞれ入力し、入力端子ＩＮ３，ＩＮ４の電位差を
制御して出力信号を合成することにより、入力信号の位
相とは無関係に任意の位相で一定振幅の信号を出力する
無限位相器を構成することができる。
【００１１】
【発明が解決しようとする課題】上述した従来のアナロ
グ乗算器により無限位相器を構成する場合、出力信号の
Ｓ／Ｎ比を良くするために、比較的高レベルの信号を入
力する。このため、トランジスタＱ１，Ｑ２のエミッタ
側のエミッタ抵抗Ｒ１，Ｒ２の値を大きくすることによ
り、飽和することなく低利得としている。
グ乗算器により無限位相器を構成する場合、出力信号の
Ｓ／Ｎ比を良くするために、比較的高レベルの信号を入
力する。このため、トランジスタＱ１，Ｑ２のエミッタ
側のエミッタ抵抗Ｒ１，Ｒ２の値を大きくすることによ
り、飽和することなく低利得としている。
【００１２】しかし、エミッタ抵抗Ｒ１，Ｒ２の値を大
きくすると、定電流源Ｉ１の浮遊容量Ｃｓの影響が出て
くる。すなわち、トランジスタＱ１のエミッタからの電
流信号の一部が浮遊容量Ｃｓを介して流出するため、ト
ランジスタＱ２のエミッタへ流入する電流信号の位相が
ずれる。
きくすると、定電流源Ｉ１の浮遊容量Ｃｓの影響が出て
くる。すなわち、トランジスタＱ１のエミッタからの電
流信号の一部が浮遊容量Ｃｓを介して流出するため、ト
ランジスタＱ２のエミッタへ流入する電流信号の位相が
ずれる。
【００１３】このため、トランジスタＱ１とＱ２のコレ
クタ電流信号に振幅差および位相差が生じるので、入力
端子ＩＮ３とＩＮ４との間に電位差が無いときでも、ト
ランジスタＱ３とＱ５、およびトランジスタＱ４とＱ６
の信号が互いに打消し合わず、出力端子ＯＵＴ１および
ＯＵＴ２に信号が表われる。また、入力端子ＩＮ３，Ｉ
Ｎ４の電位差を調節して振幅を等しくしても、位相差が
１８０°からずれているので完全に打消すことはでき
ず、出力端子ＯＵＴ１およびＯＵＴ２に信号が表われ
る。従って、従来のアナログ乗算器を無限位相器に適用
した場合、出力振幅が任意の位相において一定にならな
いという問題点を有している。
クタ電流信号に振幅差および位相差が生じるので、入力
端子ＩＮ３とＩＮ４との間に電位差が無いときでも、ト
ランジスタＱ３とＱ５、およびトランジスタＱ４とＱ６
の信号が互いに打消し合わず、出力端子ＯＵＴ１および
ＯＵＴ２に信号が表われる。また、入力端子ＩＮ３，Ｉ
Ｎ４の電位差を調節して振幅を等しくしても、位相差が
１８０°からずれているので完全に打消すことはでき
ず、出力端子ＯＵＴ１およびＯＵＴ２に信号が表われ
る。従って、従来のアナログ乗算器を無限位相器に適用
した場合、出力振幅が任意の位相において一定にならな
いという問題点を有している。
【００１４】本発明の目的は、エミッタ抵抗値を大きく
したときの浮遊容量による位相ずれを相殺することによ
り、無限位相器に適用した場合に、出力振幅が任意の位
相において一定にできるアナログ乗算器を提供すること
にある。
したときの浮遊容量による位相ずれを相殺することによ
り、無限位相器に適用した場合に、出力振幅が任意の位
相において一定にできるアナログ乗算器を提供すること
にある。
【００１５】
【課題を解決するための手段】本発明のアナログ乗算器
は、差動増幅回路を構成する２つのトランジスタのエミ
ッタにエミッタ抵抗を介して定電流を供給する定電流源
が接続され、前記２つのトランジスタの内一方のトラン
ジスタのベースに高周波信号が印加される二重平衡型差
動増幅回路からなるアナログ乗算器において、前記一方
のトランジスタの面積を他方よりも大きく設定してベー
ス−コレクタ間の接合容量を大きくし、前記定電流源の
浮遊容量を介して流出する電流信号に応じた電流信号が
前記接合容量を介して前記一方のトランジスタのコレク
タへ流れるように構成する。
は、差動増幅回路を構成する２つのトランジスタのエミ
ッタにエミッタ抵抗を介して定電流を供給する定電流源
が接続され、前記２つのトランジスタの内一方のトラン
ジスタのベースに高周波信号が印加される二重平衡型差
動増幅回路からなるアナログ乗算器において、前記一方
のトランジスタの面積を他方よりも大きく設定してベー
ス−コレクタ間の接合容量を大きくし、前記定電流源の
浮遊容量を介して流出する電流信号に応じた電流信号が
前記接合容量を介して前記一方のトランジスタのコレク
タへ流れるように構成する。
【００１６】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１７】図１は本発明の一実施例を示す回路図であ
り、モノリシックＩＣ化した場合の等価回路を示してい
る。図３に示した従来のアナログ乗算器と相違するとこ
ろは、トランジスタＱ１のベース−コレクタ間の接合容
量Ｃｇｃを大きくしたことである。
り、モノリシックＩＣ化した場合の等価回路を示してい
る。図３に示した従来のアナログ乗算器と相違するとこ
ろは、トランジスタＱ１のベース−コレクタ間の接合容
量Ｃｇｃを大きくしたことである。
【００１８】さて、従来例と同様に、エミッタ抵抗Ｒ
１，Ｒ２の値を大きくすると、定電流源Ｉ１の浮遊容量
Ｃｓの影響が出てくる。すなわち、トランジスタＱ１の
エミッタからの電流信号ｉｅ１の一部が浮遊容量Ｃｓを
介して流出するため、トランジスタＱ２のエミッタへ流
入する電流信号の位相がずれる。
１，Ｒ２の値を大きくすると、定電流源Ｉ１の浮遊容量
Ｃｓの影響が出てくる。すなわち、トランジスタＱ１の
エミッタからの電流信号ｉｅ１の一部が浮遊容量Ｃｓを
介して流出するため、トランジスタＱ２のエミッタへ流
入する電流信号の位相がずれる。
【００１９】ところで、入力端子ＩＮ１に高周波信号を
印加すると、トランジスタＱ１のベース−コレクタ間の
接合容量Ｃｇｃを介して、トランジスタＱ３，Ｑ４のエ
ミッタへ電流信号ｉｇｃが流れる。この電流信号ｉｇｃ
の位相は、電流信号ｉｅ１に対して９０°遅れるので、
トランジスタＱ１のコレクタ側で合成された電流信号、
つまりトランジスタＱ３，Ｑ４へ伝えられる電流信号に
位相のずれが生じる。ここで、トランジスタＱ１の面積
を大きくしてベース−コレクタ間の接合容量Ｃｇｃを適
当に大きな値に設定することにより、トランジスタＱ１
からトランジスタＱ３，Ｑ４へ伝えられる電流信号の位
相のずれと、トランジスタＱ１からトランジスタＱ２を
介して、トランジスタＱ５，Ｑ６へ伝えられる電流信号
の位相のずれとを相殺させることができる。
印加すると、トランジスタＱ１のベース−コレクタ間の
接合容量Ｃｇｃを介して、トランジスタＱ３，Ｑ４のエ
ミッタへ電流信号ｉｇｃが流れる。この電流信号ｉｇｃ
の位相は、電流信号ｉｅ１に対して９０°遅れるので、
トランジスタＱ１のコレクタ側で合成された電流信号、
つまりトランジスタＱ３，Ｑ４へ伝えられる電流信号に
位相のずれが生じる。ここで、トランジスタＱ１の面積
を大きくしてベース−コレクタ間の接合容量Ｃｇｃを適
当に大きな値に設定することにより、トランジスタＱ１
からトランジスタＱ３，Ｑ４へ伝えられる電流信号の位
相のずれと、トランジスタＱ１からトランジスタＱ２を
介して、トランジスタＱ５，Ｑ６へ伝えられる電流信号
の位相のずれとを相殺させることができる。
【００２０】いま、図２に示すように、トランジスタＱ
１からエミッタ抵抗Ｒ１へ流れる電流信号をｉｅ１、浮
遊容量Ｃｓを介して流出する電流信号をｉｓとすると、
エミッタ抵抗Ｒ２からトランジスタＱ２へ流れる電流信
号はｉｅ２となる。また、トランジスタＱ１のベース−
コレクタ間の接合容量Ｃｇｃを流れる電流信号ｉｇｃ、
トランジスタＱ１のコレクタからトランジスタＱ３，Ｑ
４へ伝わる電流信号をｉｃ１とすると、トランジスタＱ
１のコレクタ側で合成された電流信号はｉｃ２となる。
従って、接合容量Ｃｇｃを適当な値に設定すれば、電流
信号ｉｃ２と電流信号ｉｅ２との位相差を１８０°にす
ることができる。すなわち、浮遊容量Ｃｓによる位相ず
れの影響をなくすことができる。
１からエミッタ抵抗Ｒ１へ流れる電流信号をｉｅ１、浮
遊容量Ｃｓを介して流出する電流信号をｉｓとすると、
エミッタ抵抗Ｒ２からトランジスタＱ２へ流れる電流信
号はｉｅ２となる。また、トランジスタＱ１のベース−
コレクタ間の接合容量Ｃｇｃを流れる電流信号ｉｇｃ、
トランジスタＱ１のコレクタからトランジスタＱ３，Ｑ
４へ伝わる電流信号をｉｃ１とすると、トランジスタＱ
１のコレクタ側で合成された電流信号はｉｃ２となる。
従って、接合容量Ｃｇｃを適当な値に設定すれば、電流
信号ｉｃ２と電流信号ｉｅ２との位相差を１８０°にす
ることができる。すなわち、浮遊容量Ｃｓによる位相ず
れの影響をなくすことができる。
【００２１】なお、トランジスタＱ１のベース−コレク
タ間の接合容量Ｃｇｃを大きくしても、トランジスタＱ
１のコレクタに接続されるトランジスタＱ３，Ｑ４のイ
ンピーダンスは低いので、ミラー効果の影響は無視でき
る。また、トランジスタＱ１のベース−エミッタ間は順
バイアスとなっているので、ベース−エミッタ間の容量
増加は少なく、高周波特性への影響は少ない。更に、ト
ランジスタＱ２とのバイアス電流にアンバランスが生じ
た場合は、トランジスタＱ２の面積を大きくすることに
より解消できる。この場合、同じ理由により、トランジ
スタＱ２のベース−エミッタ間の容量の影響は少ない。
タ間の接合容量Ｃｇｃを大きくしても、トランジスタＱ
１のコレクタに接続されるトランジスタＱ３，Ｑ４のイ
ンピーダンスは低いので、ミラー効果の影響は無視でき
る。また、トランジスタＱ１のベース−エミッタ間は順
バイアスとなっているので、ベース−エミッタ間の容量
増加は少なく、高周波特性への影響は少ない。更に、ト
ランジスタＱ２とのバイアス電流にアンバランスが生じ
た場合は、トランジスタＱ２の面積を大きくすることに
より解消できる。この場合、同じ理由により、トランジ
スタＱ２のベース−エミッタ間の容量の影響は少ない。
【００２２】
【発明の効果】以上説明したように本発明によれば、差
動増幅回路を構成する２つのトランジスタのエミッタに
エミッタ抵抗を介して接続される定電流源の浮遊容量の
影響を打消すために、一方のトランジスタの面積を大き
く設定してベース−コレクタ間の接合容量を適当に大き
な値とし、浮遊容量に流れる電流信号に応じた電流信号
をベース−コレクタ間の接合容量を介して流すことによ
り、出力端での位相ずれを補正できるので、無限位相器
に適用した場合、任意の位相において一定振幅の出力を
得ることができる。
動増幅回路を構成する２つのトランジスタのエミッタに
エミッタ抵抗を介して接続される定電流源の浮遊容量の
影響を打消すために、一方のトランジスタの面積を大き
く設定してベース−コレクタ間の接合容量を適当に大き
な値とし、浮遊容量に流れる電流信号に応じた電流信号
をベース−コレクタ間の接合容量を介して流すことによ
り、出力端での位相ずれを補正できるので、無限位相器
に適用した場合、任意の位相において一定振幅の出力を
得ることができる。
【図１】本発明の一実施例を示す回路図である。
【図２】本実施例の動作を説明するためのベクトル図で
ある。
ある。
【図３】従来のアナログ乗算器の一例を示す回路図であ
る。
る。
Ｑ１〜Ｑ６ トランジスタ Ｒ１，Ｒ２ エミッタ抵抗 ＩＮ１〜ＩＮ４ 入力端子 ＯＵＴ１，ＯＵＴ２ 出力端子 Ｉ１ 定電流源 Ｃｓ 浮遊容量 Ｃｇｃ ベース−コレクタ間の接合容量 ｉｓ 浮遊容量Ｃｓを流れる電流信号 ｉｇｃ 接合容量Ｃｇｃを流れる電流信号
Claims (1)
- 【請求項１】 差動増幅回路を構成する２つのトランジ
スタのエミッタにエミッタ抵抗を介して定電流を供給す
る定電流源が接続され、前記２つのトランジスタの内一
方のトランジスタのベースに高周波信号が印加される二
重平衡型差動増幅回路からなるアナログ乗算器であっ
て、 前記一方のトランジスタの面積を他方よりも大きく設定
してベース−コレクタ間の接合容量を大きくし、前記定
電流源の浮遊容量を介して流出する電流信号に応じた電
流信号が前記接合容量を介して前記一方のトランジスタ
のコレクタへ流れるようにすることを特徴とするアナロ
グ乗算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4004336A JP2797805B2 (ja) | 1992-01-14 | 1992-01-14 | アナログ乗算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4004336A JP2797805B2 (ja) | 1992-01-14 | 1992-01-14 | アナログ乗算器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05205082A true JPH05205082A (ja) | 1993-08-13 |
| JP2797805B2 JP2797805B2 (ja) | 1998-09-17 |
Family
ID=11581604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4004336A Expired - Fee Related JP2797805B2 (ja) | 1992-01-14 | 1992-01-14 | アナログ乗算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797805B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990024431A (ko) * | 1997-09-02 | 1999-04-06 | 윤종용 | 아날로그 신호 곱셈장치 |
| US7702716B2 (en) | 2005-04-19 | 2010-04-20 | Alcatel | Analogue multiplier |
-
1992
- 1992-01-14 JP JP4004336A patent/JP2797805B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990024431A (ko) * | 1997-09-02 | 1999-04-06 | 윤종용 | 아날로그 신호 곱셈장치 |
| US7702716B2 (en) | 2005-04-19 | 2010-04-20 | Alcatel | Analogue multiplier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2797805B2 (ja) | 1998-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532637A (en) | Linear low-noise mixer | |
| JPH10233625A (ja) | 画像排除ミキサー回路装置 | |
| JPH08242125A (ja) | 増幅器回路 | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| US5392002A (en) | Low voltage bipolar negative impedance converter | |
| JPH1131929A (ja) | 差動増幅器 | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| JP2797805B2 (ja) | アナログ乗算器 | |
| JP2914258B2 (ja) | ダブルバランスミキサ回路 | |
| JP2844664B2 (ja) | 差動増幅回路 | |
| JP3392682B2 (ja) | ミキサー回路 | |
| JP2684837B2 (ja) | 差動増幅回路 | |
| JPH04268810A (ja) | 遅延回路 | |
| JP2932502B2 (ja) | 差動増幅回路 | |
| JP2937765B2 (ja) | 電圧制御増幅回路 | |
| JPS6259926B2 (ja) | ||
| JPH0685536A (ja) | 電圧制御発振器 | |
| JPS6314500Y2 (ja) | ||
| JPH0520004B2 (ja) | ||
| JPS6141161B2 (ja) | ||
| JPS6349938Y2 (ja) | ||
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPS5918368Y2 (ja) | 電力増幅回路等の電流検出回路 | |
| JPS5816272Y2 (ja) | シユミツト回路 | |
| JPH0533264U (ja) | アナログ掛算器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |
|
| LAPS | Cancellation because of no payment of annual fees |