JPH05204654A - Ｃｐｕ搭載装置における起動プログラム更新方式 - Google Patents
Ｃｐｕ搭載装置における起動プログラム更新方式Info
- Publication number
- JPH05204654A JPH05204654A JP4010781A JP1078192A JPH05204654A JP H05204654 A JPH05204654 A JP H05204654A JP 4010781 A JP4010781 A JP 4010781A JP 1078192 A JP1078192 A JP 1078192A JP H05204654 A JPH05204654 A JP H05204654A
- Authority
- JP
- Japan
- Prior art keywords
- program
- cpu
- rom
- auxiliary storage
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】 本発明は、ＣＰＵ搭載装置における起動プロ
グラム更新方式に関し、起動プログラムをユニットの交
換や改造を行なわずに、取り外し可能な外部補助記憶装
置の交換のみで更新できるようにすることを目的とす
る。 【構成】 ＣＰＵ１のアドレス空間に直接配置可能で該
起動プログラムを更新した更新起動プログラムを格納し
うるとともに取外し可能な補助記憶装置４をそなえ、初
期立ち上げ動作時に、ハードウエアロジックにより、Ｉ
ＰＬ−ＲＯＭ２のアドレス領域に該補助記憶装置４の領
域を配置するように切り替えることにより、補助記憶装
置４上の更新起動プログラムにて、装置を起動するよう
に構成する。
グラム更新方式に関し、起動プログラムをユニットの交
換や改造を行なわずに、取り外し可能な外部補助記憶装
置の交換のみで更新できるようにすることを目的とす
る。 【構成】 ＣＰＵ１のアドレス空間に直接配置可能で該
起動プログラムを更新した更新起動プログラムを格納し
うるとともに取外し可能な補助記憶装置４をそなえ、初
期立ち上げ動作時に、ハードウエアロジックにより、Ｉ
ＰＬ−ＲＯＭ２のアドレス領域に該補助記憶装置４の領
域を配置するように切り替えることにより、補助記憶装
置４上の更新起動プログラムにて、装置を起動するよう
に構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＰＵ搭載装置におけ
る起動プログラム更新方式に関する。近年、装置の機能
の複雑化に伴いマイクロプロセッサ（ＣＰＵ）を搭載し
た装置が増大しており、特に大規模なシステムでは、装
置内に複数のＣＰＵを搭載したものが多くある。
る起動プログラム更新方式に関する。近年、装置の機能
の複雑化に伴いマイクロプロセッサ（ＣＰＵ）を搭載し
た装置が増大しており、特に大規模なシステムでは、装
置内に複数のＣＰＵを搭載したものが多くある。
【０００２】装置の制御用に搭載されるＣＰＵは、起動
プログラムをＲＯＭ上に格納して実装しているが、機能
のエンハンスやバグの修正のために起動プログラムを更
新可能とする必要がある。
プログラムをＲＯＭ上に格納して実装しているが、機能
のエンハンスやバグの修正のために起動プログラムを更
新可能とする必要がある。
【０００３】
【従来の技術】図８は従来のＣＰＵ搭載装置における起
動プログラム更新方式を説明するための図であり、この
図８において、１０′はＣＰＵ１を搭載した装置である
が、このＣＰＵ搭載装置１０′では、ＣＰＵ１が、バス
ライン１２を介して起動プログラムを格納したＩＰＬ−
ＲＯＭ２′，ＲＡＭ５，装置の機能を司る実行プログラ
ムを格納するファイル（磁気記憶媒体；外部補助記憶装
置）１１に接続されている。
動プログラム更新方式を説明するための図であり、この
図８において、１０′はＣＰＵ１を搭載した装置である
が、このＣＰＵ搭載装置１０′では、ＣＰＵ１が、バス
ライン１２を介して起動プログラムを格納したＩＰＬ−
ＲＯＭ２′，ＲＡＭ５，装置の機能を司る実行プログラ
ムを格納するファイル（磁気記憶媒体；外部補助記憶装
置）１１に接続されている。
【０００４】このような構成により、装置の起動はＩＰ
Ｌ−ＲＯＭ２′に格納されている起動プログラムを用い
て行ない、この起動プログラムによって、実行プログラ
ムをＲＡＭ５上に展開して、これを実行する。なお、実
行プログラムの更新は、補助記憶媒体を交換することに
より行なわれる。
Ｌ−ＲＯＭ２′に格納されている起動プログラムを用い
て行ない、この起動プログラムによって、実行プログラ
ムをＲＡＭ５上に展開して、これを実行する。なお、実
行プログラムの更新は、補助記憶媒体を交換することに
より行なわれる。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のものでは、起動プログラム自身が、ＲＯＭに
格納されて実装されているため、装置あるいはユニット
の固有プログラムとなっており、補助記憶媒体の交換に
よっては、起動プログラムを除く制御プログラムの更新
しかすることができない。
うな従来のものでは、起動プログラム自身が、ＲＯＭに
格納されて実装されているため、装置あるいはユニット
の固有プログラムとなっており、補助記憶媒体の交換に
よっては、起動プログラムを除く制御プログラムの更新
しかすることができない。
【０００６】そのため、起動プログラムの機能エンハン
スやバグ修正時には、ユニット上のＲＯＭを交換するた
めに、ユニットごと交換しなければならない。上記のよ
うに、装置あるいはユニットのプログラムを更新する際
には、ユニット交換や改造が必要となり、そのために保
守作用が煩雑となって、障害やコストアップの原因とな
ってしまうという課題がある。
スやバグ修正時には、ユニット上のＲＯＭを交換するた
めに、ユニットごと交換しなければならない。上記のよ
うに、装置あるいはユニットのプログラムを更新する際
には、ユニット交換や改造が必要となり、そのために保
守作用が煩雑となって、障害やコストアップの原因とな
ってしまうという課題がある。
【０００７】本発明は、このような課題に鑑み創案され
たもので、起動プログラムをユニットの交換や改造を行
なわずに、取り外し可能な外部補助記憶装置の交換のみ
で更新できるようにした、ＣＰＵ搭載装置における起動
プログラム更新方式を提供することを目的とする。
たもので、起動プログラムをユニットの交換や改造を行
なわずに、取り外し可能な外部補助記憶装置の交換のみ
で更新できるようにした、ＣＰＵ搭載装置における起動
プログラム更新方式を提供することを目的とする。
【０００８】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図で、この図１において、１０はＣＰＵ搭載装置
で、このＣＰＵ搭載装置１０は、ＣＰＵ１，ＩＰＬ−Ｒ
ＯＭ２およびＲＡＭ５をそなえることにより、電源導入
後またはリセット後に、ＩＰＬ−ＲＯＭ２に格納されて
いる起動プログラムによって、ＣＰＵ１の初期立ち上げ
動作を行なうものであるが、更に制御回路６に接続され
たアドレスデコーダ部３をそなえている。また、上述の
各装置の他に、ＣＰＵ搭載装置１０は、補助記憶装置４
もそなえている。なお、これらのＣＰＵ搭載装置１０を
構成する各装置は、それぞれがバスライン１２によっ
て、相互間を接続されている。
ック図で、この図１において、１０はＣＰＵ搭載装置
で、このＣＰＵ搭載装置１０は、ＣＰＵ１，ＩＰＬ−Ｒ
ＯＭ２およびＲＡＭ５をそなえることにより、電源導入
後またはリセット後に、ＩＰＬ−ＲＯＭ２に格納されて
いる起動プログラムによって、ＣＰＵ１の初期立ち上げ
動作を行なうものであるが、更に制御回路６に接続され
たアドレスデコーダ部３をそなえている。また、上述の
各装置の他に、ＣＰＵ搭載装置１０は、補助記憶装置４
もそなえている。なお、これらのＣＰＵ搭載装置１０を
構成する各装置は、それぞれがバスライン１２によっ
て、相互間を接続されている。
【０００９】ここで、ＩＰＬ−ＲＯＭ２は、起動プログ
ラムを格納したもので、不揮発性書き込み／読み出し可
能なメモリを使用することができる。アドレスデコーダ
部３は、設定によりアドレス領域の配置の変更が可能な
ものであり、補助記憶装置４は、ＣＰＵ１のアドレス空
間に直接配置可能で起動プログラムを更新しうるととも
に、更新起動プログラムを格納した取外し可能なもので
ある。
ラムを格納したもので、不揮発性書き込み／読み出し可
能なメモリを使用することができる。アドレスデコーダ
部３は、設定によりアドレス領域の配置の変更が可能な
ものであり、補助記憶装置４は、ＣＰＵ１のアドレス空
間に直接配置可能で起動プログラムを更新しうるととも
に、更新起動プログラムを格納した取外し可能なもので
ある。
【００１０】
【作用】上述の本発明のＣＰＵ搭載装置における起動プ
ログラム更新方式では、図１に示すように、初期立ち上
げ動作時に、ハードウエアロジックにより、ＩＰＬ−Ｒ
ＯＭ２のアドレス領域に補助記憶装置４の領域を配置す
るように切り替える。そして、これにより、補助記憶装
置４上の更新起動プログラムにて、装置を起動する（請
求項１）。
ログラム更新方式では、図１に示すように、初期立ち上
げ動作時に、ハードウエアロジックにより、ＩＰＬ−Ｒ
ＯＭ２のアドレス領域に補助記憶装置４の領域を配置す
るように切り替える。そして、これにより、補助記憶装
置４上の更新起動プログラムにて、装置を起動する（請
求項１）。
【００１１】また、補助記憶装置４上の更新起動プログ
ラムにて、装置を起動したあとに、更新起動プログラム
をＩＰＬ−ＲＯＭ２に書き込む（請求項２）。
ラムにて、装置を起動したあとに、更新起動プログラム
をＩＰＬ−ＲＯＭ２に書き込む（請求項２）。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図２は本発明の一実施例を示すブロック図で、こ
の図２において、１０はＣＰＵ搭載装置である。このＣ
ＰＵ搭載装置１０は、電源導入後またはリセット後に、
不揮発性書き込み／読み出し可能なメモリとしてのＥＥ
ＰＲＯＭ２に格納されている起動プログラムによって、
ＣＰＵ１の初期立ち上げ動作を行なうものである。
する。図２は本発明の一実施例を示すブロック図で、こ
の図２において、１０はＣＰＵ搭載装置である。このＣ
ＰＵ搭載装置１０は、電源導入後またはリセット後に、
不揮発性書き込み／読み出し可能なメモリとしてのＥＥ
ＰＲＯＭ２に格納されている起動プログラムによって、
ＣＰＵ１の初期立ち上げ動作を行なうものである。
【００１３】このために、このＣＰＵ搭載装置１０は、
ＣＰＵ（マイクロプロセッサ）１，ＥＥＰＲＯＭ２，Ｒ
ＡＭ５，アドレスデコーダ３，ファイル１１をそなえる
とともに、リセットスイッチ（ＳＷ）８，９に接続され
た制御回路６をそなえて構成されている。なお、これら
の各装置は、それぞれがアドレスバス，データバス，制
御バスによって構成されるバスライン１２によって、相
互間を接続されている。そして、更にＣＰＵ搭載装置１
０は、このバスライン１２によって、コネクタ７を介し
て外部補助記憶装置４にも接続されるようになってい
る。
ＣＰＵ（マイクロプロセッサ）１，ＥＥＰＲＯＭ２，Ｒ
ＡＭ５，アドレスデコーダ３，ファイル１１をそなえる
とともに、リセットスイッチ（ＳＷ）８，９に接続され
た制御回路６をそなえて構成されている。なお、これら
の各装置は、それぞれがアドレスバス，データバス，制
御バスによって構成されるバスライン１２によって、相
互間を接続されている。そして、更にＣＰＵ搭載装置１
０は、このバスライン１２によって、コネクタ７を介し
て外部補助記憶装置４にも接続されるようになってい
る。
【００１４】ここで、ＣＰＵ１は、メモリ空間上のプロ
グラムを実行するマイクロコントローラであり、ＥＥＰ
ＲＯＭ２は、不揮発性記憶デバイスであり、起動プログ
ラムを始めその他の制御プログラムを格納したものであ
る。また、ＥＥＰＲＯＭ２としては、電気的消去が可能
な不揮発性書き込み／読み出し可能なメモリが使用され
るものであり、不揮発性記憶デバイスの交換無しに書換
えが可能なものである。
グラムを実行するマイクロコントローラであり、ＥＥＰ
ＲＯＭ２は、不揮発性記憶デバイスであり、起動プログ
ラムを始めその他の制御プログラムを格納したものであ
る。また、ＥＥＰＲＯＭ２としては、電気的消去が可能
な不揮発性書き込み／読み出し可能なメモリが使用され
るものであり、不揮発性記憶デバイスの交換無しに書換
えが可能なものである。
【００１５】ＲＡＭ５は、書き込み／読み出し可能な記
憶デバイスであり、プログラムの展開や作業用の領域で
ある。アドレスデコーダ３は、設定によりアドレス領域
の配置の変更が可能なもので、ＣＰＵ１により出力され
るアドレス値によって、メモリ空間上に配置された記憶
デバイスを選択する回路である。
憶デバイスであり、プログラムの展開や作業用の領域で
ある。アドレスデコーダ３は、設定によりアドレス領域
の配置の変更が可能なもので、ＣＰＵ１により出力され
るアドレス値によって、メモリ空間上に配置された記憶
デバイスを選択する回路である。
【００１６】外部補助記憶装置４は、プログラムやデー
タを格納する取り外し可能なメモリカードによって構成
されたものであり、そして、このメモリカードは、不揮
発性記憶デバイスによって構成されたものである。これ
により、外部補助記憶装置４は、起動プログラムやデー
タを更新した更新起動プログラムおよび更新データ（更
新用制御プログラム）を格納しうるとともに、取外し可
能な機能を持つようになっている。
タを格納する取り外し可能なメモリカードによって構成
されたものであり、そして、このメモリカードは、不揮
発性記憶デバイスによって構成されたものである。これ
により、外部補助記憶装置４は、起動プログラムやデー
タを更新した更新起動プログラムおよび更新データ（更
新用制御プログラム）を格納しうるとともに、取外し可
能な機能を持つようになっている。
【００１７】更に、外部補助記憶装置４は、ＥＥＰＲＯ
Ｍ２やＲＡＭ５と同様にＣＰＵ１のメモリ空間上のアド
レス空間に直接配置可能であり、格納されているプログ
ラムは、ＲＡＭ５上に展開することなく直接ＣＰＵ１か
ら実行可能なものである。制御回路６は、ＣＰＵ１が動
作するために必要な信号の生成を司る回路であり、設定
によりアドレスデコーダ３の動作を切り換えて、外部補
助記憶装置４の領域のイメージをＥＥＰＲＯＭ２の領域
に配置する機能を持つものである。
Ｍ２やＲＡＭ５と同様にＣＰＵ１のメモリ空間上のアド
レス空間に直接配置可能であり、格納されているプログ
ラムは、ＲＡＭ５上に展開することなく直接ＣＰＵ１か
ら実行可能なものである。制御回路６は、ＣＰＵ１が動
作するために必要な信号の生成を司る回路であり、設定
によりアドレスデコーダ３の動作を切り換えて、外部補
助記憶装置４の領域のイメージをＥＥＰＲＯＭ２の領域
に配置する機能を持つものである。
【００１８】また、制御回路６は、動作モードをＣＰＵ
１から設定可能とする他、リセットスイッチ８，９の押
下状態を識別して、リセットスイッチ８のみが押下され
た場合には、通常運用モードでＣＰＵ１に対してリセッ
トを掛け、リセットスイッチ８，９の両方が同時に押下
された場合には、プログラム交換モードでリセットを掛
ける機能を持つものである。
１から設定可能とする他、リセットスイッチ８，９の押
下状態を識別して、リセットスイッチ８のみが押下され
た場合には、通常運用モードでＣＰＵ１に対してリセッ
トを掛け、リセットスイッチ８，９の両方が同時に押下
された場合には、プログラム交換モードでリセットを掛
ける機能を持つものである。
【００１９】ファイル１１は、ＣＰＵ搭載装置１０が初
期立ち上げ動作ののちに、行なわれる制御プログラムお
よびデータ等を格納するものである。このような構成に
より、通常の運用時には、図３に示す通常運用モード時
のメモリマップにある手順で動作を行なう。つまり、ま
ず、ＣＰＵ１は、ＥＥＰＲＯＭ２に格納された起動プロ
グラムの動作により、外部補助記憶装置４の実行プログ
ラムをメモリ上に展開してこれを実行する。
期立ち上げ動作ののちに、行なわれる制御プログラムお
よびデータ等を格納するものである。このような構成に
より、通常の運用時には、図３に示す通常運用モード時
のメモリマップにある手順で動作を行なう。つまり、ま
ず、ＣＰＵ１は、ＥＥＰＲＯＭ２に格納された起動プロ
グラムの動作により、外部補助記憶装置４の実行プログ
ラムをメモリ上に展開してこれを実行する。
【００２０】また、制御回路６に対してプログラム交換
モードを設定すると、このモードによるメモリマップの
変更が行なわれ、その結果、図４に示すプログラム交換
モード時のメモリマップに切り換えられる。これによ
り、外部補助記憶のイメージ領域は、本来の外部補助記
憶領域と同じ内容のものが読み出せる。この結果、ＣＰ
Ｕ１は、リセット動作後に外部補助記憶装置４上に格納
された起動プログラムの動作により、外部補助記憶装置
４の実行プログラムをメモリ上に展開してこれを実行す
る。
モードを設定すると、このモードによるメモリマップの
変更が行なわれ、その結果、図４に示すプログラム交換
モード時のメモリマップに切り換えられる。これによ
り、外部補助記憶のイメージ領域は、本来の外部補助記
憶領域と同じ内容のものが読み出せる。この結果、ＣＰ
Ｕ１は、リセット動作後に外部補助記憶装置４上に格納
された起動プログラムの動作により、外部補助記憶装置
４の実行プログラムをメモリ上に展開してこれを実行す
る。
【００２１】即ち、プログラム交換モードを設定する
と、初期立ち上げ動作時に、ハードウエアロジックによ
り、ＥＥＰＲＯＭ２のアドレス領域に外部補助記憶装置
４の領域を配置するように切り替えられる。これによ
り、ＣＰＵ１は、補助記憶装置４上の更新用起動プログ
ラムにて、装置を起動することになるのである。そし
て、そののち、外部補助記憶装置４の所定の制御プログ
ラムが実行される。
と、初期立ち上げ動作時に、ハードウエアロジックによ
り、ＥＥＰＲＯＭ２のアドレス領域に外部補助記憶装置
４の領域を配置するように切り替えられる。これによ
り、ＣＰＵ１は、補助記憶装置４上の更新用起動プログ
ラムにて、装置を起動することになるのである。そし
て、そののち、外部補助記憶装置４の所定の制御プログ
ラムが実行される。
【００２２】また、ユニット上のＥＥＰＲＯＭ２の起動
プログラムを含む制御プログラムを更新する場合は、次
の手順のように行なう。まず、 プログラム交換モードでリセット動作を行なう。 即ち、書き換え用起動プログラムを格納したメモリカー
ド４をセットしてリセットスイッチ８，９を同時に押下
する。すると、このプログラム交換モードリセット時の
メモリマップは、図５のようになり、ＣＰＵ１は、メモ
リカード４上の書き換え用起動プログラムによって立ち
上がる。
プログラムを含む制御プログラムを更新する場合は、次
の手順のように行なう。まず、 プログラム交換モードでリセット動作を行なう。 即ち、書き換え用起動プログラムを格納したメモリカー
ド４をセットしてリセットスイッチ８，９を同時に押下
する。すると、このプログラム交換モードリセット時の
メモリマップは、図５のようになり、ＣＰＵ１は、メモ
リカード４上の書き換え用起動プログラムによって立ち
上がる。
【００２３】そののち、この外部補助記憶装置（メモリ
カード）４上の書き換え用起動プログラムによって、以
下の動作が実行される。すなわち、 ＥＥＰＲＯＭ領域に配置された、外部補助記憶装置４
上の起動プログラムの領域から、本来の外部補助記憶装
置４の領域に制御を移す。 つまり、図６に示すように、書き換え用起動プログラム
の制御をメモリカード４のイメージ領域から、本来のメ
モリカード領域へと遷移させる。
カード）４上の書き換え用起動プログラムによって、以
下の動作が実行される。すなわち、 ＥＥＰＲＯＭ領域に配置された、外部補助記憶装置４
上の起動プログラムの領域から、本来の外部補助記憶装
置４の領域に制御を移す。 つまり、図６に示すように、書き換え用起動プログラム
の制御をメモリカード４のイメージ領域から、本来のメ
モリカード領域へと遷移させる。
【００２４】制御回路６のプログラム交換モード設定
を解除して、ＥＥＰＲＯＭ領域を通常状態（図３の状
態）に戻す。 外部補助記憶装置４に格納されている更新用プログラ
ムをＥＥＰＲＯＭ２へと転送する。 即ち、補助記憶装置４上の書き換え用起動プログラムに
て、装置を起動したあとに、通常運用モードに移行して
から、図７に示すように、ＥＥＰＲＯＭ２の書き換えを
行なう。
を解除して、ＥＥＰＲＯＭ領域を通常状態（図３の状
態）に戻す。 外部補助記憶装置４に格納されている更新用プログラ
ムをＥＥＰＲＯＭ２へと転送する。 即ち、補助記憶装置４上の書き換え用起動プログラムに
て、装置を起動したあとに、通常運用モードに移行して
から、図７に示すように、ＥＥＰＲＯＭ２の書き換えを
行なう。
【００２５】つまり、補助記憶装置４上の更新用の起動
プログラムと更新用の制御プログラムをＥＥＰＲＯＭ２
に複写して、プログラムの更新を終了するのである。 通常運用モードでリセット動作を行なう。 なお、アドレスの切り換え方法として、ユニット上の主
記憶ＥＥＰＲＯＭ領域と外部補助記憶領域を交換する方
法を採っても可能である。
プログラムと更新用の制御プログラムをＥＥＰＲＯＭ２
に複写して、プログラムの更新を終了するのである。 通常運用モードでリセット動作を行なう。 なお、アドレスの切り換え方法として、ユニット上の主
記憶ＥＥＰＲＯＭ領域と外部補助記憶領域を交換する方
法を採っても可能である。
【００２６】このようにＥＥＰＲＯＭ２の書き換え用プ
ログラムを外部補助記憶装置４に格納して、起動プログ
ラムとしてＣＰＵから直接実行することにより、ユニッ
トに搭載した起動プログラムを含む全ての制御プログラ
ムに変更の必要が生じても、ユニット上のＥＥＰＲＯＭ
２を交換することなく、プログラムの更新が可能にな
る。このために、ＣＰＵ１を搭載した装置の保守性向上
に大きく寄与することができる。
ログラムを外部補助記憶装置４に格納して、起動プログ
ラムとしてＣＰＵから直接実行することにより、ユニッ
トに搭載した起動プログラムを含む全ての制御プログラ
ムに変更の必要が生じても、ユニット上のＥＥＰＲＯＭ
２を交換することなく、プログラムの更新が可能にな
る。このために、ＣＰＵ１を搭載した装置の保守性向上
に大きく寄与することができる。
【００２７】
【発明の効果】以上詳述したように、本発明のＣＰＵ搭
載装置における起動プログラム更新方式によれば、ＣＰ
Ｕと、起動プログラムを格納したＩＰＬ−ＲＯＭと、設
定によりアドレス領域の配置の変更が可能なアドレスデ
コーダ部とをそなえ、電源導入後またはリセット後にＩ
ＰＬ−ＲＯＭに格納されている起動プログラムによりＣ
ＰＵの初期立ち上げ動作を行なうＣＰＵ搭載装置におい
て、ＣＰＵのアドレス空間に直接配置可能で、起動プロ
グラムを更新した更新起動プログラムを格納しうるとと
もに、取外し可能な補助記憶装置をそなえ、初期立ち上
げ動作時に、ハードウエアロジックにより、ＩＰＬ−Ｒ
ＯＭのアドレス領域に補助記憶装置の領域を配置するよ
うに切り替えることにより、補助記憶装置上の更新起動
プログラムにて、装置を起動することと、さらに、ＩＰ
Ｌ−ＲＯＭとして、不揮発性書き込み／読み出し可能な
メモリが使用されて、補助記憶装置上の更新起動プログ
ラムにて、装置を起動したあとに、更新起動プログラム
をＩＰＬ−ＲＯＭに書き込むこととにより、ＩＰＬ−Ｒ
ＯＭ上の起動プログラムをＲＯＭの交換無しに（ユニッ
トの交換や改造を行なわずに）、取り外し可能な外部補
助記憶装置の交換のみで更新することが可能となる利点
がある。
載装置における起動プログラム更新方式によれば、ＣＰ
Ｕと、起動プログラムを格納したＩＰＬ−ＲＯＭと、設
定によりアドレス領域の配置の変更が可能なアドレスデ
コーダ部とをそなえ、電源導入後またはリセット後にＩ
ＰＬ−ＲＯＭに格納されている起動プログラムによりＣ
ＰＵの初期立ち上げ動作を行なうＣＰＵ搭載装置におい
て、ＣＰＵのアドレス空間に直接配置可能で、起動プロ
グラムを更新した更新起動プログラムを格納しうるとと
もに、取外し可能な補助記憶装置をそなえ、初期立ち上
げ動作時に、ハードウエアロジックにより、ＩＰＬ−Ｒ
ＯＭのアドレス領域に補助記憶装置の領域を配置するよ
うに切り替えることにより、補助記憶装置上の更新起動
プログラムにて、装置を起動することと、さらに、ＩＰ
Ｌ−ＲＯＭとして、不揮発性書き込み／読み出し可能な
メモリが使用されて、補助記憶装置上の更新起動プログ
ラムにて、装置を起動したあとに、更新起動プログラム
をＩＰＬ−ＲＯＭに書き込むこととにより、ＩＰＬ−Ｒ
ＯＭ上の起動プログラムをＲＯＭの交換無しに（ユニッ
トの交換や改造を行なわずに）、取り外し可能な外部補
助記憶装置の交換のみで更新することが可能となる利点
がある。
【図１】本発明の原理ブロック図である。
【図２】本発明の一実施例を示すブロック図である。
【図３】本発明の一実施例における作用を説明する図で
ある。
ある。
【図４】本発明の一実施例における作用を説明する図で
ある。
ある。
【図５】本発明の一実施例における作用を説明する図で
ある。
ある。
【図６】本発明の一実施例における作用を説明する図で
ある。
ある。
【図７】本発明の一実施例における作用を説明する図で
ある。
ある。
【図８】従来例を示すブロック図である。
１ ＣＰＵ ２ ＥＥＰＲＯＭ（ＩＰＬ−ＲＯＭ） ２′ ＩＰＬ−ＲＯＭ ３ アドレスデコーダ（アドレスデコーダ部） ４ 外部補助記憶装置（補助記憶装置；メモリカード） ５ ＲＡＭ ６ 制御回路 ７ コネクタ ８，９ リセットスイッチ １０，１０′ ＣＰＵ搭載装置 １１ ファイル １２ バスライン
Claims (2)
- 【請求項１】 ＣＰＵ（１）と、起動プログラムを格納
したＩＰＬ−ＲＯＭ（２）と、設定によりアドレス領域
の配置の変更が可能なアドレスデコーダ部（３）とをそ
なえ、電源導入後またはリセット後に該ＩＰＬ−ＲＯＭ
（２）に格納されている該起動プログラムにより該ＣＰ
Ｕ（１）の初期立ち上げ動作を行なうＣＰＵ搭載装置
（１０）において、 該ＣＰＵ（１）のアドレス空間に直接配置可能で該起動
プログラムを更新した更新起動プログラムを格納しうる
とともに取外し可能な補助記憶装置（４）をそなえ、 初期立ち上げ動作時に、ハードウエアロジックにより、
該ＩＰＬ−ＲＯＭ（２）のアドレス領域に該補助記憶装
置（４）の領域を配置するように切り替えることによ
り、該補助記憶装置（４）上の該更新起動プログラムに
て、装置を起動することを特徴とする、ＣＰＵ搭載装置
における起動プログラム更新方式。 - 【請求項２】 該ＩＰＬ−ＲＯＭ（２）として、不揮発
性書き込み／読み出し可能なメモリが使用されて、 該補助記憶装置（４）上の該更新起動プログラムにて、
装置を起動したあとに、該更新起動プログラムを該ＩＰ
Ｌ−ＲＯＭ（２）に書き込むことを特徴とする、請求項
１記載のＣＰＵ搭載装置における起動プログラム更新方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010781A JPH05204654A (ja) | 1992-01-24 | 1992-01-24 | Ｃｐｕ搭載装置における起動プログラム更新方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010781A JPH05204654A (ja) | 1992-01-24 | 1992-01-24 | Ｃｐｕ搭載装置における起動プログラム更新方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05204654A true JPH05204654A (ja) | 1993-08-13 |
Family
ID=11759881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4010781A Pending JPH05204654A (ja) | 1992-01-24 | 1992-01-24 | Ｃｐｕ搭載装置における起動プログラム更新方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05204654A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6148362A (en) * | 1997-05-29 | 2000-11-14 | Nec Corporation | Microcomputer using nonvolatile semiconductor memory to store user code/data |
| JP2021055875A (ja) * | 2019-09-27 | 2021-04-08 | 株式会社デンソーウェーブ | 空調コントローラ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6368928A (ja) * | 1986-09-10 | 1988-03-28 | Minolta Camera Co Ltd | プログラムストアシステム |
-
1992
- 1992-01-24 JP JP4010781A patent/JPH05204654A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6368928A (ja) * | 1986-09-10 | 1988-03-28 | Minolta Camera Co Ltd | プログラムストアシステム |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6148362A (en) * | 1997-05-29 | 2000-11-14 | Nec Corporation | Microcomputer using nonvolatile semiconductor memory to store user code/data |
| JP2021055875A (ja) * | 2019-09-27 | 2021-04-08 | 株式会社デンソーウェーブ | 空調コントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5974528A (en) | Microcomputer with embedded flash memory having on-chip programming capability and method of programming data into the embedded flash memory | |
| WO2012071852A1 (zh) | 引导程序的升级方法和装置 | |
| JPH11110218A (ja) | ファームウェア書き換え装置 | |
| CN114661368A (zh) | 一种芯片及其启动方法 | |
| JP2007122151A (ja) | ブート制御装置およびブート制御方法 | |
| JPH05204654A (ja) | Ｃｐｕ搭載装置における起動プログラム更新方式 | |
| JP5084853B2 (ja) | ファームウエア更新装置、通信装置、電子機器、ファームウエア更新システム、ファームウエア更新方法及びプログラム | |
| JP2001117780A (ja) | 情報記憶装置およびそのダウンロード方法 | |
| JP2000128447A (ja) | エレベータ用制御プログラム書き換え装置 | |
| JPH1011277A (ja) | 電気的書換え可能な不揮発性メモリを備えるコンピュータ装置および不揮発性半導体メモリ | |
| JP2001344156A (ja) | フラッシュメモリを有する装置およびデータの書き換え方法 | |
| JPH09265399A (ja) | Ｂｉｏｓ書き込み方法 | |
| JPH11282690A (ja) | 制御プログラムの書込方法及び情報処理装置並びに情報処理システム | |
| JP2001195246A (ja) | 情報処理装置、基本データ書込み装置、基本データ書込みシステム、及び基本データ書込み方法 | |
| JP7491765B2 (ja) | ファームウェア更新システムおよびファームウェア更新方法 | |
| JPH08314700A (ja) | 制御システム | |
| JP2004054818A (ja) | プログラム実行装置 | |
| JP2002024044A (ja) | 制御装置 | |
| JP4408504B2 (ja) | ゲーム装置および割り当て方法 | |
| JPH1050086A (ja) | Ｅｅｐｒｏｍを有するマイクロコンピュータ及びその書換方法 | |
| JPH09330216A (ja) | Ｂｉｏｓ書換システム | |
| JP2002073360A (ja) | 起動情報書換装置 | |
| JP2004272629A (ja) | プログラマブルコントローラ用機器並びにプログラマブルコントローラ用機器におけるプログラム更新方法並びにプログラム起動方法 | |
| JP2024005775A (ja) | 電子制御装置、リプロ実施方法及びリプロ実施プログラム | |
| JPH05289855A (ja) | ソフトウェアのインストール方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970513 |