JPH05199075A - 同調回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は同調保持能力を損なうことなく、速
やかに受信信号の周波数の引き込みを行うことができる
同調回路を提供することを目的としている。 【構成】 本発明において、カウンタ部１０は信号分配
器６から出力される中間周波信号ＦＳの周波数をカウン
トして、その結果であるＦ１を比較器１４に出力する。
カウンタ部１１は基準信号発振器１２から出力される基
準信号ＲＳの周波数をカウントして、その結果であるＦ
２を比較器１４に出力する。比較器１４は前記Ｆ１、Ｆ
２を比較してその差を制御回路１５に出力するため、制
御回路１５は前記Ｆ１、Ｆ２の差が０となるように、シ
ンセサイザ１６の発振周波数を制御する。これにより、
前記Ｆ１＝Ｆ２になると、乗算器３から出力される中間
周波信号ＦＳはほぼ受信信号に同調した状態になり、こ
れがＰＬＬ回路を含む復調回路８の前記ＰＬＬ回路によ
り完全に同調した状態となって復調される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は静止衛星通信システムに
おける受信装置が伝送信号の周波数に同調するために用
いられる同調回路に関する。

【０００２】

【従来の技術】例えば時分割多重方式を用いた通信シス
テムやパイロット信号を用いた通信システムの受信装置
では、受信時に伝送信号の周波数に速やかに同調して受
信を行うために同調回路を備えている。この同調回路で
はアナログ又はデジタルＰＬＬ（フェイズロックルー
プ）回路により受信信号に対して位相同期を取って前記
伝送信号の周波数に同調するか、或いは受信信号から搬
送波成分を抽出して基準信号を生成することにより、前
記伝送信号の周波数に同調することが行われていた。し
かし、上記のようなＰＬＬ回路を単に用いただけでは、
前記伝送信号の周波数に同調するための時間が長くかか
り過ぎてしまうという欠点があった。そこでこの欠点を
解決するべく、前記ＰＬＬ回路のループ帯域を広くとっ
たり、受信信号から搬送波成分を抽出する抽出用タンク
回路の帯域を広くとることが行われるが、このようにす
ると、一度前記伝送信号の周波数に同調しても、雑音等
により直ぐに前記同調が外れてしまうという欠点が生じ
る。結局、上記従来の同調回路ではＰＬＬ回路のループ
帯域を狭くして同調保持能力を高めているため、前記伝
送信号の周波数に速やかに同調しにくいという欠点があ
った。

【０００３】

【発明が解決しようとする課題】上記の如く従来の同調
回路では、伝送信号の周波数に同調するためのＰＬＬ回
路のループ帯域を狭くして同調保持能力を高めているた
め、周波数の引き込みに時間（前記伝送信号の周波数に
同期するまでの時間）がかかるという欠点があった。

【０００４】そこで本発明は上記の欠点を除去し、同調
保持能力を損なうことなく、速やかに受信信号の周波数
の引き込みを行うことができる同調回路を提供すること
を目的としている。

【０００５】

【課題を解決するための手段】本発明は受信した高周波
信号に同調して得た中間周波信号を復調する同調回路に
おいて、前記中間周波信号の周波数Ｆ１をカウントする
第１のカウント手段と、復調用の基準信号の周波数Ｆ２
をカウントする第２のカウント手段と、前記第１、第２
のカウント手段によってカウントされた前記Ｆ１、Ｆ２
を比較してその差ΔＦを求める比較手段と、この比較手
段により求められた前記ΔＦが所定値以下になるように
前記中間周波信号を得るための局部発振周波数を制御す
る制御手段とを具備し、前記ΔＦが所定値以下になって
からフェイズロックループによって前記中間周波信号の
周波数の引き込みを行う構成を有する。

【０００６】

【作用】本発明の受信信号の同期回路において、第１の
カウント手段は中間周波信号の周波数Ｆ１をカウントす
る。第２のカウント手段は復調用の基準信号の周波数Ｆ
２をカウントする。比較手段は前記第１、第２のカウン
ト手段によってカウントされた前記Ｆ１、Ｆ２を比較し
てその差ΔＦを求める。制御手段は前記比較手段により
求められた前記ΔＦが所定値以下になるように前記中間
周波信号を得るための局部発振周波数を制御する。前記
ΔＦが所定値以下になってからフェイズロックループに
よって前記中間周波信号の周波数の引き込みが行われる
ため、フェイズロックループの帯域は狭くても前記引き
込み時間を短くし得る。

【０００７】

【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は本発明の受信信号の同調回路（時分割多
重方式用）の一実施例を示したブロック図である。１は
受信信号から雑音成分を取り除く帯域通過フィルタ、２
は受信信号を増幅するアンプ、３は受信信号とシンセサ
イザ１６から出力される信号とを乗算して前記受信信号
を中間周波信号ＦＳに変換する乗算器、４は乗算器３よ
り中間周波信号ＦＳを抽出するフィルタ、５はフィルタ
４から出力される中間周波信号ＦＳを増幅するアンプ、
６はアンプ５から出力される中間周波信号ＦＳを復調器
側とＡＦＣ側に分配する信号分配器、７は信号分配器６
から出力される中間周波信号を増幅してＰＬＬ回路を含
む復調回路８に入力するアンプ、８はＰＬＬ回路を含む
受信信号の復調回路、９は信号分配器６から出力される
中間周波信号ＦＳのレベルを検出するレベル検出回路、
１０は前記中間周波信号ＦＳの周波数をカウントするカ
ウンタ部、１１は復調基準信号ＲＳの信号をカウントす
るカウンタ部、１２は復調基準信号ＲＳを発生する基準
信号発振器、１３はカウンタ部１０、１１や比較器１４
の動作を制御する制御回路、１４はカウンタ部１０とカ
ウンタ部１１のカウント値を比較する比較器、１５は比
較器１４の比較結果に従ってシンセサイザ１６及び基準
信号発振器１２の発振周波数を制御する制御回路、１６
は乗算器３に周波数変換用の局部発振信号を供給するシ
ンセサイザである。尚、レベル検出回路９〜制御回路１
５はＡＦＣ回路を構成している。

【０００８】次に本実施例の動作について説明する。静
止衛星等から受信した受信信号100はフィルタ１により
帯域外の雑音成分が除去された後、アンプ２により増幅
されて乗算器３に入力される。乗算器３にはシンセサイ
ザ１６から供給される局部発振信号と前記受信信号を乗
算することによって前記受信信号を中間周波信号に変換
し、この中間周波信号をフィルタ４に出力する。フィル
タ４は前記中間周波信号ＦＳを抽出してこれをアンプ５
を介して信号分配器６に出力する。信号分配器６は入力
される前記中間周波信号をアンプ７に出力すると共に、
レベル検出回路９及びカウンタ部１０に出力する。レベ
ル検出回路９は図２の（Ａ）に示すような前記中間周波
信号ＦＳのレベルを検出し、無信号部分（Ｔ_n 期間）を
検出すると、図２（Ｃ）に示す如くローレベルの検出信
号ＤＳを発生して、これを制御回路１３に出力する。制
御回路１３は前記検出信号ＤＳの立上がり時点を検出す
ると、制御信号ＴＳを図２（Ｄ）に示す如くハイレベル
として、これをカウンタ部１０、１１に出力する。カウ
ンタ部１０、１１は前記制御信号ＴＳがハイレベルにな
るとそのカウント動作を開始し、カウンタ部１０は図２
（Ａ）に示した前記中間周波信号ＦＳのキャリア部分
（ＣＲ）を図２（Ｅ）に示すようにカウントし、カウン
タ部１１は図２（Ｂ）で示すような復調基準信号ＲＳを
図２（Ｆ）で示すようにカウントする。尚、前記復調基
準信号ＲＳは基準信号発振器１２から発生され、カウン
タ部１１に入力されると共に復調器８に入力される。

【０００９】制御回路１３は図２（Ｄ）に示すＷ_g 時間
の間、前記制御信号ＴＳを発生するが、この間、間欠的
に図２（Ｇ）に示すように制御信号ＣＮを発生して比較
器１４に出力する。比較器１４は前記制御信号ＣＮが入
力されると、カウンタ部１０、１１のカウンタ値Ｆ１、
Ｆ２を比較し、図２（Ｈ）に示すようにその比較結果を
制御回路１５に出力する。ここで比較器１４はＦ１＞Ｆ
２の場合、カウンタ部１０、１１にリセット信号ＤＦを
出力して、カウンタ部１０、１１のカウント値を０に戻
して、ここから再びカウント動作を行わせる。一方、制
御回路１５はＦ１＞Ｆ２の場合、図２（Ｉ）で示す如く
制御信号ＣＦをシンセサイザ１６及び基準信号発振器１
２に出力して、これらの発振周波数をＦ１＝Ｆ２になる
方向に変化させる。比較器１４の比較動作は図２（Ｇ）
に示すように制御回路１３からＣＮ信号が入力される毎
に複数回行われ、制御回路１５はその都度Ｆ１＝Ｆ２と
なるようにシンセサイザ１６及び基準信号発振器１２の
発振周波数を制御する。その結果Ｆ１＝Ｆ２となると、
制御信号ＣＦは図２（Ｉ）に示す如く固定され、シンセ
サイザ１６及基準信号発振器１２の発振周波数も固定さ
れる。この時、受信装置は受信信号１００の周波数にほ
ぼ同調した状態になり、前記中間周波信号ＦＳが信号分
配器６よりアンプ７を介して復調器８に入力され、更に
この復調器８内のＰＬＬ回路により前記中間周波信号に
対する位相が合わされた後、この中間周波信号は復調基
準信号ＰＳにより復調されて、その復調信号２００が次
段に出力される。

【００１０】本実施例によれば、当初、中間周波信号及
び復調基準信号の周波数をＡＦＣ回路によって受信信号
の周波数にほぼ一致させておき、その後、復調回路８の
ＰＬＬ回路に制御を渡して前記中間周波信号の完全な同
調を取る構成のため、前記ＰＬＬ回路のループ帯域を狭
くして同調保持能力を高めた状態においても、前記ＰＬ
Ｌ回路は速やかに前記中間周波信号の周波数の引き込み
を行うことができる。

【００１１】図３は本発明の同調回路（パイロット方式
用）の他の実施例を示したブロック図である。３１は静
止衛星等から発信された信号を受信する受信器、３２は
必要な帯域以外の雑音成分を除去する帯域通過フィル
タ、３３は受信信号を増幅するアンプ、３４は受信信号
と周波数シンセサイザ４７から発振される信号等を乗算
して中間周波信号を作成する乗算器、３５は乗算器３４
の出力信号から受信信号の中間周波信号を抽出するフィ
ルタ、３６はフィルタ３５の出力信号を増幅するアン
プ、３７はアンプ３５の出力信号をＰＬＬ回路を含む復
調回路３８側又はカウンタ部３６側のいずれかに切り替
える切替器、３８は入力中間周波信号にＰＬＬ回路で同
調してその信号を復調するＰＬＬ回路を含む復調回路、
３９はアンプ３６から出力される中間周波信号ＰＳをカ
ウントするカウンタ部、４０は基準信号発振器４１から
出力される基準信号ＲＳの周波数をカウントするカウン
タ部、４１は復調用の基準信号を発振する基準信号発振
器、４２はカウンタ部３９、40のカウント値を比較する
比較器、４３はカウンタ部３９、４０及び比較器４２の
動作を制御するタイミング信号を発生するタイミング信
号発生器、４４は比較器４２の比較結果に基づいてシン
セサイザ４７の周波数を制御するための制御信号ＣＦを
作出すると共に、切替器３７の切り替え制御を行う制御
回路、４５はシンセサイザ４７の発振周波数を制御する
と共に、前記シンセサイザ４７の発振周波数のずれ分か
ら目的の伝送信号の周波数を算出する周波数算出制御回
路、４６は周波数算出制御回路４５で算出された前記シ
ンセサイザ４７の発振周波数のずれ分を記憶するメモ
リ、４７は乗算器３４に局部発振信号を供給するシンセ
サイザ、４８は静止衛星等から送信される電波を捕らえ
るアンテナである。尚、カウンタ部３９〜周波数算出制
御回路４５はＡＦＣ回路を構成している。

【００１２】次に本実施例の動作について説明する。ア
ンテナ４８で捕らえられた静止衛星等からの電波は受信
器３１により受信された後、帯域通過フィルタ３２によ
り所定帯域外の雑音成分が取り除かれてアンプ３３に入
力される。アンプ３３は入力された受信信号を増幅して
乗算器３４に出力する。乗算器３４は入力される受信信
号とシンセサイザ４７から供給される信号とを乗算し
て、前記受信信号を中間周波信号に変換し、これをフィ
ルタ３５に出力する。フィルタ３５は乗算器３４の出力
から中間周波信号を抽出し、これをアンプ３６を介して
切替器３７の端子ｃに出力する。当初、切替器３７は制
御回路４４により端子ｂ側に切り替わっている。又、当
初シンセサイザ４７から出力される局部発振信号の周波
数は前記静止衛星から出力されるはずのパイロット信号
の周波数Ｆ₀ に設定されており、又、カウンタ部３９、
４０のカウント値は０にリセットされているものとす
る。

【００１３】カウンタ部３９はアンプ３６から出力され
る中間周波信号ＰＳの周波数をカウントし、そのカウン
ト値Ｆ１を比較器４２に出力する。カウンタ部４０は基
準信号発振器４１から発振される復調用の基準信号ＲＳ
の周波数をカウントし、そのカウント値Ｆ２を比較器４
２に出力する。比較器４２は入力されるカウント値Ｆ
１、Ｆ２を比較して、その比較結果を制御回路４４に出
力する。この際、タイミング信号発生器４３はカウンタ
部３９、カウンタ部４０のカウント動作及び比較器４２
の比較動作を制御するタイミング信号をこれら回路に供
給して、比較器42にて複数回の前記比較動作ができるよ
うに、各回路を制御する。制御回路４４は例えばＦ１＞
Ｆ２の場合、制御信号ＣＦを周波数算出制御回路４５に
出力して、シンセサイザ４７の発振周波数をＦ１＝Ｆ２
となる方向に変化させる。このようなＡＦＣループの制
御により前記Ｆ１＝Ｆ２となると、制御回路４４はこれ
を周波数算出制御回路４５に知らせた後、切替器３７を
端子ａ側に切り替える。周波数算出制御回路４５は制御
回路４４からＦ１＝Ｆ２になったことを知らされると、
シンセサイザ４７の初期発振周波数設定値から前記Ｆ１
＝Ｆ２とするまでに、このシンセサイザ４７の発振周波
数をこれまでずらした分から、目的の伝送信号の周波数
ｆ_d を算出し、これをシンセサイザ４７の発振周波数と
するように前記シンセサイザ４７を設定すると共に、前
記ずらした分の値をメモリ４６に記憶しておく。

【００１４】これにより、乗算器３４から出力される前
記中間周波信号はほぼ目的の伝送信号の周波数に同期し
た値となり、これが切替器３７を介してＰＬＬ回路を含
む復調回路３８に入力される。ＰＬＬ回路を含む復調回
路３８は入力される前記中間周波信号をＰＬＬ回路によ
り完全に同調させた後復調する。この際、前記ＰＬＬ回
路が同調する過程で基準信号発振器４１の発振周波数が
調整されて、目的の伝送信号に完全に同期した周波数の
基準信号がＰＬＬ回路を含む復調回路３８に出力され
る。尚、メモリ４６に保持された前記ずれ分は次回のシ
ンセサイザ４７の発振周波数の初期値の設定時に用いら
れて、前記ＡＦＣ回路による同調動作を速めることに供
せられる。

【００１５】図４は上記したパイロット方式の受信信号
同調回路の同調動作を示したフローチャートである。ま
ず、ステップ４０１にて周波数算出制御回路４５はシン
セサイザ４７の発振周波数ＦをＦ₀ に設定した後、この
発信周波数を動かす範囲Ｗ＝Ｗ₀ とし、更にカウンタ部
１０、１１のカウント値Ｃ１、Ｃ２を０にリセットす
る。これにより、ステップ４０２にてパイロット信号を
受信して、これを乗算器３４により中間周波信号に変換
してステップ４０３に進む。ステップ４０３ではカウン
タ部１０により前記中間周波信号の周波数Ｆ１をカウン
トすると共に、カウンタ部１１によって、復調用の基準
信号の周波数Ｆ２をカウントする。その結果得られたカ
ウント値Ｆ１、Ｆ２をステップ４０４にて比較器１４に
より比較し、その比較結果がＦ１＝Ｆ２であるかないか
を判定し、そうである場合はステップ４０８に進み、そ
うでない場合はステップ４０５に進む。ステップ４０５
にて制御回路４４は前記Ｆ１とＦ２の大小関係を判定
し、Ｆ１＜Ｆ２ならばステップ４０６に進み、Ｆ１＞Ｆ
２ならばステップ４０７へ進む。ステップ４０６にて周
波数算出制御回路４５はシンセサイザ４７の発振周波数
Ｆ＝１／２Ｗ₀ ＋Ｆとし、又、Ｗ＝１／２Ｗ₀ に変更し
てステップ４０３に戻る。ステップ４０７に進んだ場
合、周波数算出制御回路４５はシンセサイザ４７の発振
周波数Ｆ＝Ｆ−１／Ｗ₀ とし、又、Ｗ＝１／２Ｗ₀ に変
更してステップ４０３に戻る。一方、ステップ４０４の
判定の結果ステップ４０８へ進んだ場合、制御回路４４
は切替器３７を端子ａ側に切り替えた後、周波数算出制
御回路４５がシンセサイザ４７の発振周波数を目的の受
信信号の周波数に変更し、それ以降はＰＬＬ回路を含む
復調回路３８の前記ＰＬＬ回路にて前記受信信号に対す
る完全同調を行う。

【００１６】図５は上記したパイロット信号と目的の受
信信号との関係を示した図である。パイロット信号の周
波数はＦ₀ で目的の受信信号の周波数はｆ_d で、両者の
間にΔＦの周波数の差がある。従って、パイロット信号
の周波数のずれが分かれば同様に目的の受信信号の周波
数ｆ_d もずれているので、前記目的の受信信号の実際に
送られてくるときの周波数を知ることができる。

【００１７】図６は上記したＡＦＣ回路によって、乗算
器３４から出力される中間周波信号の周波数Ｆ１が基準
発振器４１から出力される復調基準信号の周波数Ｆ２に
ほぼ一致させられる際の制御過程を示した図である。
（Ａ）は当初の状態で、Ｆ１はＦ２に比べてΔＦの差が
ある。ＡＦＣ回路の制御回路４４と周波数算出制御回路
４５は前記ΔＦを少なくする方向にシンセサイザ４７の
周波数を変更して、図６の（Ｂ）に示す状態に持ってい
く。この状態でもＦ１とＦ２にはまだ差があるため、前
記制御回路４４と周波数算出制御回路４５は前記差を更
に少なくする方向にシンセサイザ４７の周波数を変更し
て、図６（Ｃ）に示すような状態に持っていく。このよ
うな制御動作を何度か繰り返すことによってＦ１＝Ｆ２
になると、前記ＡＦＣ回路の動作を止めて、制御を３８
のＰＬＬ回路に渡し、目的の伝送信号の周波数に完全に
同調させる。

【００１８】本実施例によれば、当初パイロット信号を
受信してこの信号の周波数が本来の周波数からずれてい
る分をＡＦＣ回路にて検出し、検出された前記ずれ分か
ら目的の受信信号の周波数を算出して、この周波数にほ
ぼ同調した状態でＰＬＬ回路を含んだ復調回路３８の前
記ＰＬＬ回路により最終的な同調を行うため、前記ＰＬ
Ｌ回路のループ帯域を狭くして同期保持能力を高めた状
態でも、前記受信信号に対する同調を速やかに行うこと
ができる。

【００１９】図７は図１、図３に示したカウンタ部の詳
細構成例を示した図である。受信信号の周波数を変換し
て得た中間周波信号ＦＳ（又はＰＳ）は電圧可変型の帯
域通過フィルタ８１を介してカウンタ８２に入力されて
カウントされ、そのカウンタ値は出力バッファ８３から
パラレル情報となって出力されるようになっている。そ
の際、制御回路８４は制御信号ＴＳに基づいてカウンタ
８２の動作及び前記電圧可変型の帯域通過フィルタ８１
の中心周波数を制御する。

【００２０】図８は本発明の他の実施例（ＡＦＣ方式）
を示したブロック図である。本例ではアンプ３３と乗算
器３４との間に信号分配器５０が挿入され、受信したパ
イロット信号を周波数変換せずに直接カウンタ部３９に
入力している。タイミング信号発生器４３はカウンタ部
３９の動作を制御して前記パイロット信号の周波数をカ
ウントさせ、そのカウント値は比較器兼周波数算出器４
９に出力される。比較器兼周波数算出器４９は入力され
る前記パイロット信号の周波数と予めセットされていた
パイロット信号の周波数を比較してそのずれを検出し、
このずれから目的の受信信号の周波数を算出し、その算
出結果に基づいてシンセサイザ４７の発振周波数を前記
目的の受信信号の周波数に設定する。これにより、乗算
器３４では受信信号がほぼ同調した状態で中間周波信号
に変換され、この中間周波信号がフィルタ３５及びアン
プ３６を介してＰＬＬ回路を含む復調回路３８に入力さ
れる。以降の動作は図３に示した前実施例と同様であ
り、同様の効果がある。

【００２１】

【発明の効果】以上記述した如く本発明の同調回路によ
れば、同調保持能力を損なうことなく、速やかに受信信
号の周波数の引き込みを行うことができる。

【図面の簡単な説明】

【図１】本発明の同調回路（時分割多重方式用）の一実
施例を示したブロック図。

【図２】図１に示した同調回路の動作を示すタイムチャ
ート。

【図３】本発明の同調回路（パイロット方式用）の他の
実施例を示したブロック図。

【図４】パイロット方式の同調回路の同調動作を示した
フローチャート。

【図５】静止衛星等から送信されるパイロット信号と目
的の受信信号との関係を示した図。

【図６】図３に示したＡＦＣ回路による同調制御過程を
示した図。

【図７】図１、図３に示したカウンタ部の詳細構成例を
示した図。

【図８】本発明の他の実施例（パイロット方式）を示し
たブロック図。

【符号の説明】

１…帯域通過フィルタ ２、５、７…ア
ンプ ３…乗算器 ４…フィルタ ６…信号分配器 ８…復調回路 ９…レベル検出回路 １０、１１…カ
ウンタ部 １２…基準信号発振器 １３、１５…制
御回路 １４…比較器 １６…シンセサ
イザ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 受信した高周波信号に同調して得た中間
   周波信号を復調する同調回路において、前記中間周波信
   号の周波数Ｆ１をカウントする第１のカウント手段と、
   復調用の基準信号の周波数Ｆ２をカウントする第２のカ
   ウント手段と、前記第１、第２のカウント手段によって
   カウントされた前記Ｆ１、Ｆ２を比較してその差ΔＦを
   求める比較手段と、この比較手段により求められた前記
   ΔＦが所定値以下になるように前記中間周波信号を得る
   ための局部発振周波数を制御する制御手段とを具備し、
   前記ΔＦが所定値以下になってからフェイズロックルー
   プによって前記中間周波信号の周波数の引き込みを行う
   ことを特徴とする同調回路。
2. 【請求項２】 受信したパイロット信号の中間周波信号
   に基づいて目的の伝送信号の周波数に同調し、同調後に
   得た中間周波信号を復調する同調回路において、前記パ
   イロット信号の中間周波信号の周波数Ｆ１をカウントす
   る第１のカウント手段と、復調用の基準信号の周波数Ｆ
   ２をカウントする第２のカウント手段と、前記第１、第
   ２のカウント手段によって得られた前記Ｆ１、Ｆ２を比
   較してその差ΔＦを求める比較手段と、この比較手段に
   より求められた前記ΔＦが所定値以下になるように前記
   中間周波信号を得るための局部発振周波数を制御する制
   御手段と、前記ΔＦを所定値以下にするために必要とさ
   れた前記局部発振周波数の変化分から目的の伝送信号の
   周波数を算出する算出手段と、この算出手段により算出
   された前記周波数に前記局部発振周波数を設定する設定
   手段とを具備し、この設定手段により前記局部発振周波
   数が目的の伝送信号の周波数に設定された後に得られる
   中間周波信号の周波数の引き込みをフェイズロックルー
   プによって行うことを特徴とする同調回路。
3. 【請求項３】 受信したパイロット信号に基づいて目的
   の伝送信号の周波数に同調し、同調後に得た中間周波信
   号を復調する同調回路において、前記パイロット信号の
   周波数Ｆ１をカウントするカウント手段と、このカウン
   ト手段によってカウントされて前記Ｆ１と予め設定され
   ている所定値Ｆ２とを比較してその差ΔＦを求める比較
   手段と、この比較手段によって求められた前記ΔＦから
   目的の伝送信号の周波数を算出する算出手段と、この算
   出手段により算出された前記周波数に局部発振周波数を
   設定する設定手段とを具備し、前記設定手段により前記
   局部発振周波数が目的の伝送信号の周波数に設定された
   後に得られる中間周波信号の周波数の引き込みをフェイ
   ズロックループによって行うことを特徴とする同調回
   路。