JPH05198189A - Ｐｒｏｍ ｉｃ - Google Patents

Abstract

(57)【要約】 【目的】従来よりも厳しい条件にて製品ＩＣのマージン
テストが行えるＰＲＯＭ ＩＣの回路構成を実現する。 【構成】センス回路１５には、センスアンプ（ＳＡ）の
入力側にプルアップ用の抵抗回路１６が設けられ、テス
ト選択信号Ｔを受けると、読出電圧印加回路３が被選択
メモリセル１ｃに外部印加電圧Ｅを印加するとともに、
抵抗回路１６が標準の抵抗値ではなくテスト用の抵抗値
に切り換えられ、この抵抗値を介してセンスアンプの入
力側がプルアップされるので、より厳しい条件の下で被
選択メモリセル１ｃの記憶状態を検出することができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＰＲＯＭ ＩＣに関
し、詳しくは、ＥＰＲＯＭ，ＥＥＰＲＯＭ等の各メモリ
セルの記憶状態についてのマージンテストを、より厳し
い条件で実行することができ、信頼性の高いメモリＩＣ
を選別することが可能なＰＲＯＭ ＩＣに関する。

【０００２】

【従来の技術】不揮発性メモリには、書換え不可能なマ
スクＲＯＭと、書換え可能なＰＲＯＭとがある。ＰＲＯ
Ｍには、消去して書換えることができるＥＰＲＯＭ、さ
らには電気的に消去して書換えることができるＥＥＰＲ
ＯＭがある。ＰＲＯＭのタイプとしては、一度だけ書込
みが可能なタイプとして、例えばヒューズタイプ、紫外
線等による消去後、なだれ降伏により再書込みができる
タイプの、例えばＦＡＭＯＳ、トンネル効果により電気
的に消去・再書込み可能なタイプとして、例えばＭＮＯ
Ｓ等がある。ＰＲＯＭ ＩＣの内部には、これらいずれ
かのタイプで構成されたメモリセルがマトリックス状に
配置され、メモリアレイを構成している。このＰＲＯＭ
ＩＣの一般的な構成を、図３のブロック図を参照して
説明する。

【０００３】１ａ，１ｂ・・・は、上述したメモリセル
である。１はこのメモリセル１ａ，１ｂ・・・からなる
メモリアレイであり、図示するように各メモリセルがマ
トリックス状に配置されている。２はカラムデコーダ、
４はローデコーダであり、アドレス信号Ａ（これが示す
アドレスをＡとする）を受けて、このアドレス信号Ａに
従って、カラムデコーダ２が列を選択し、ローデコーダ
４が行を選択する。これによりマトリックス配置されて
いるメモリセルのうちアドレスＡに対応するメモリセル
が選択される。

【０００４】５ａ，５ｂ，・・・は、センス回路であ
る。読出電圧印加回路３により読出電圧が、デコーダ
２，３により選択された前記のアドレスＡに対応するメ
モリセル（被選択メモリセル）に加えられてそこに書込
まれた情報が読出されたときに、各センス回路５ａ，５
ｂ，・・・のいずれかのセンスアンプによりその読出し
信号が増幅されるとともに所定のスレッシュホールドレ
ベル以上の電圧が加わったときにセンスアンプの出力が
反転することによって各センス回路５ａ，５ｂ，・・・
は二値化出力を発生する。テスト選択信号Ｔを受けたと
きには読出電圧印加回路３は、カラムデコーダ２を介し
てメモリセルに加える読出電圧を標準読出電圧Ｓから外
部印加電圧Ｅに切り換える。図４を参照してこの読出電
圧印加回路３と、メモリセル、そしてあるセンス回路５
ｃ（そのセンスアンプＳＡ）との関係について説明す
る。なお、テスト選択信号Ｔは、テスト状態を選択する
ために外部から設定される信号に応じて発生する。

【０００５】図４は、図３のＰＲＯＭ ＩＣにおいて、
メモリセル１ｃが選択されている状態を示している。こ
の図は、説明を明瞭なものとするために、メモリセル１
ｃ以外のメモリセルを省略しかつカラムデコーダ２，ロ
ーデコーダ３については導通用のトランジスタ等を省い
て単に接続線として表し、図を簡略化している。なお、
この例は、メモリセル１ｃがフローティングタイプのト
ランジスタＱｃからなるので、読出電圧はカラムデコー
ダ２を介してトランジスタＱｃのゲートに印加される。

【０００６】テスト選択信号Ｔがないとき、言い換えれ
ば、通常の読出しのときの読出電圧は、トランジスタＱ
ｂが“ＯＦＦ”しているので、予め定められている標準
読出電圧Ｓが読出電圧印加回路３から出力されて前記ゲ
ートに印加される。これに対し、外部からテスト選択信
号Ｔを受ける、いわゆるマージンテスト等の性能テスト
が行われるときにはＰＲＯＭ ＩＣのテスト専用端子あ
るいは他の外部端子を介して外部印加電圧Ｅが読出電圧
として入力され、それが読出電圧印加回路３から出力さ
れて記憶情報の読出が行われる。このとき、外部印加電
圧Ｅは、“ＯＮ”したトランジスタＱｂを介して被選択
メモリセル１ｃのゲートに印加される。そして、テスト
時にあっては、トランジスタＱｃのドレインにローデコ
ーダ４を介して接続されたセンス回路５ｃによりメモリ
セル１ｃの記憶状態の検出、すなわちトランジスタＱｃ
のフローティングゲートにおける電子又は正孔の捕捉状
態の検出が行われる。これは、所定の読出電圧をゲート
に印加し、そのときのトランジスタＱｃの電流駆動能力
を検出することによる。

【０００７】これを詳述すると、センス回路５ｃのセン
スアンプＳＡの入力側は、トランジスタＱｃのドレイン
に接続されかつ抵抗Ｒ１（通常、数１００ｋΩ〜数Ｍ
Ω）により電源Ｖccにプルアップされている。そこで、
情報書込み状態で所定の読出電圧をゲートに印加したと
きにその電圧に応じて電源ＶccからトランジスタＱｃへ
読出し電流が流れる。これとともにこの電流値に応じて
抵抗Ｒ１に電圧降下が発生し、それを読出信号としてセ
ンスアンプＳＡが受けてその電圧値に応じてセンスアン
プＳＡが反転して二値化された信号がＩＣの外部へ出力
される。一方、フローティングゲートタイプのトランジ
スタにあっては、トランジスタが“ＯＮ／ＯＦＦ”する
閾値電圧がフローティングゲートにおける電子又は正孔
の電荷の捕捉の程度で決定される。そして、この閾値よ
り読出電圧が高いときにはトランジスタは“ＯＮ”状態
になり、低いときにはトランジスタは“ＯＦＦ”状態に
なる。そこで、メモリセルに書込まれた正規の値が出力
される状態をゲートの印加電圧に対応して求めることが
でき、それによりメモリセルの記憶状態を検出できる。

【０００８】被選択メモリセルにおける書込み状態の程
度をテストするために、言い換えれば、トランジスタＱ
ｃのフローティングゲートにおける電子又は正孔の捕捉
の程度をテストするために、テスト状態において、メモ
リセルに印加する読出電圧を標準読出電圧ではなく外部
印加電圧Ｅとして標準読出電圧よりも条件の厳しい電
圧、これは、通常、標準読出電圧より低い電圧になる
が、それを外部から印加してそのときの二値の出力をも
って被選択メモリセルにおける書込み状態の程度が検出
される。

【０００９】

【発明が解決しようとする課題】このように、メモリセ
ルに書込まれた情報を標準の読出しよりも厳しい条件の
もとでメモリセルに記憶された情報を読出すことによ
り、実際の読出し条件に対するマージンテストができ、
それにより性能の安定したＰＲＯＭ ＩＣのみを選別し
て製品として供給することができる。

【００１０】しかし、メモリセルのタイプによっては、
このマージンテストが十分に行えないものがある。具体
例をあげると、前述のフローティングゲートタイプにお
いて、フローティングゲートが正孔を捕捉してあるいは
電子を放出して、デプレッション型トランジスタ状態に
なっている場合のマージンテスト等がそれである。デプ
レッション型トランジスタ状態にあるときのメモリセル
について、十分なマージンテストを行うためには、外部
印加の読出電圧を負電圧（できれば−４Ｖ程度）に設定
しなければならない。ところが、読出電圧を−４Ｖ程度
の負電圧にした場合には、前記のようなフローティング
ゲートタイプのトランジスタメモリにあっては、外部印
加電圧Ｅをかけるための端子あるいはそれから被選択メ
モリセルの該当トランジスタに至るまでのパスの一部に
存在する寄生ダイオードの作用によってそのパスが接地
端子へ短絡してしまうので、性能テストを行うことがで
きない。

【００１１】そのために、従来は、前記のマージンテス
トをテスト専用の回路のみを持つウエハ状態でテストを
行うか、あるいは破壊テスト等、製品としない物として
テストを行うこと以外には十分なテストを行うことがで
きないのが実情である。現在のところ、製品としてのマ
ージンテストは、量産のＰＲＯＭ ＩＣに対してせいぜ
い０Ｖ程度の外部印加電圧によるテストの程度に留まっ
ているので、ＰＲＯＭＩＣの信頼性は必ずしも十分なも
のとなっていない。この発明の目的は、従来の製品と互
換性を保ち、従来よりも厳しい条件でＰＲＯＭ ＩＣの
性能テストを実施することができ、製品としてより信頼
性の高いＰＲＯＭ ＩＣを提供することにある。この発
明の他の目的は、パッケージ済みの製品としてマージン
テストができ、信頼性の高いＰＲＯＭ ＩＣを選別して
製品として提供することにある。

【００１２】

【課題を解決するための手段】この発明のＰＲＯＭ Ｉ
Ｃの特徴は、センス回路におけるセンスアンプの入力側
に設けられたプルアップ抵抗の抵抗値をテスト選択信号
Ｔに応じてメモリとして使用されるときの抵抗値よりも
小さな値に設定できるようにしたものである。その具体
的な構成としては、テスト選択信号を受けて読出電圧を
標準読出電圧から外部印加電圧に切り換える読出電圧印
加回路と、複数のメモリセルと、アドレスデコーダと、
入力側にプルアップ用の抵抗回路を持つセンスアンプを
有するセンス回路とを備え、前記アドレスデコーダは、
アドレス信号を受け、このアドレス信号に従って前記複
数のメモリセルから対応するメモリセルを選択し、前記
テスト選択信号を受けると、前記読出電圧印加回路が前
記被選択メモリセルに前記外部印加電圧を印加するとと
もに、前記抵抗回路の抵抗値が標準の抵抗値ではなく、
被選択メモリセルが電源Ｖccラインより引込む駆動電流
の条件が標準抵抗よりも、より厳しくなるような抵抗値
に切り換わり、この抵抗回路を介して前記センスアンプ
の入力側が電源にプルアップされ、前記センス回路によ
り前記被選択メモリセルの記憶情報が検出されるもので
ある。

【００１３】

【作用】このような構成のＰＲＯＭ ＩＣにあっては、
被選択メモリセルにおける記憶状態をテストするとき
に、プルアップ用の抵抗値がより厳しい駆動電流が発生
する条件のものになるので、被選択メモリセルのテスト
条件が厳しくなり、厳しい条件でマージンテスト等の性
能テストを行うことができる。その結果、このようなテ
ストにより正規の値が出力できる状態のメモリセルは、
従来に比し、より大きなマージンを有することになり、
信頼できるＰＲＯＭＩＣのみを選別することができる。

【００１４】しかも、この構成のＩＣでは、何ら新規な
外部端子を必要とはしないので、ＩＣとしての使用条件
としては、従来品と完全な互換性を保持することができ
る。さらに、パッケージング済みのＩＣ、すなわち、製
品の状態において、従来よりも厳しい条件でテストが行
えるので、より信頼性の高いＰＲＯＭＩＣを量産するこ
とができる。

【００１５】

【実施例】図１の回路は、図４に示した回路に対応して
いるが、図４のセンス回路５に代えてセンス回路１５を
有する点が、図４のものと相違する。なお、図１，図２
にあっては、図３及び図４と同一の構成要素を同一の符
号で示している。したがって、それらの構成要素の説明
は割愛する。

【００１６】センス回路１５には、従来の、数１００ｋ
Ω〜数ＭΩのプルアップ抵抗Ｒ１に代えて、テスト選択
信号Ｔを受ける抵抗回路１６が設けられている。抵抗回
路１６は、電源Ｖccと、センスアンプＳＡの入力側との
間に接続され、センスアンプＳＡの入力側を電源Ｖccに
プルアップする。この回路１６は、標準の状態、言い換
えれば、テスト選択信号Ｔがない場合にあっては、図４
の抵抗Ｒ１と同じ、数１００ｋΩ〜数ＭΩの抵抗値を示
すが、テスト選択信号Ｔを受けたときには、抵抗Ｒ１よ
りかなり小さな抵抗値、例えば数ｋΩ〜数十ｋΩ程度に
なる。

【００１７】テスト時にあっては、読出電圧印加回路３
を介してテスト用の外部印加電圧Ｅが被選択メモリセル
１ｃのトランジスタＱｃのゲートに印加されたとき、そ
れと同時に、トランジスタＱｃのドレインには、電源Ｖ
ccから小さな抵抗値の抵抗回路１６を介して標準時より
大きな駆動電流がメモリセルに引込まれて、電源Ｖccラ
インより供給される。逆に、同じ駆動電流が流れたとき
には、抵抗回路１６の抵抗値が小さいのでそれによる電
圧降下が低下しセンスアンプＳＡによる読出情報の検出
もいっそうされ難くなる。

【００１８】ところで、フローティングゲートを持つメ
モリセルに情報が書込まれるときには、電荷（正孔ある
いは電子）が充電される。その性能の劣化は、充電され
た電荷が抜けることによる。消去状態からメモリセルに
情報が書込まれたときには、フローティングゲートに正
の電荷が補足され、その閾値は、−２Ｖ前後であるが、
電荷抜けが発生したときには、閾値は０Ｖ側あるいは＋
側に移行する。そして、読出し電圧が閾値付近に近くな
ると、トランジスタが飽和領域に移行して、トランジス
タの“ＯＮ”抵抗が高くなって電流駆動能力が低下す
る。したがって、従来は、読出電圧を０Ｖとしてマージ
ンテストをしているが、これでは、電荷抜けによりその
閾値が０Ｖに近い負の閾値にある、電流駆動能力の低下
した欠陥メモリセルしか検出できない。一方、前記のよ
うにプルアップ抵抗の抵抗値を小さくして読出電圧を０
Ｖとしてマージンテストをした場合には、抵抗値が１桁
以上低いので、例えば、−０．５Ｖ程度からそれ以下の
低い閾値の、電流駆動能力の低下した欠陥メモリセルが
検出できる。これを検出することにより読出電圧を０Ｖ
としてマージンテストをした場合にＰＲＯＭ ＩＣの信
頼性を向上させることができる。

【００１９】図２は、テスト選択信号Ｔを受けて、その
抵抗値を例えばＲ１からＲ２（又はＲ１とＲ３の並列
値）に換える抵抗回路１６の具体的な構成を示してい
る。なお、抵抗の符号とその抵抗値とは同一符号にて説
明する。図２（ａ）と（ｂ）は、ともに、抵抗Ｒ１に対
し抵抗Ｒ３が並列に接続されている構成例である。これ
らの違いは、テスト選択信号Ｔをそのゲートに受けるト
ランジスタＴr と、抵抗Ｒ３との接続順序が入れ替わっ
ている点にある。いずれの回路もテスト選択信号Ｔがな
い場合には、トランジスタＴr が遮断されているので、
抵抗回路１６の抵抗値は抵抗Ｒ１の抵抗値Ｒ１になり、
テスト選択信号Ｔを受けている場合には、トランジスタ
Ｔr が導通しているので、抵抗回路１６の抵抗値は抵抗
Ｒ１とＲ３とが並列に接続された抵抗値を示す。

【００２０】図２（ｃ）と（ｄ）は、ともに、抵抗Ｒ２
と抵抗Ｒ４（ただし、Ｒ４＝Ｒ１−Ｒ２である。）とが
直列に接続されている構成例である。これら回路は、テ
スト選択信号Ｔをそのゲートに受けるトランジスタＴr
が抵抗Ｒ４に対し並列に接続されている。（ｃ）と
（ｄ）との違いは、抵抗Ｒ２と抵抗Ｒ４の接続順序が入
れ替わっている点にある。いずれの回路もテスト選択信
号Ｔがない場合には、トランジスタＴr が遮断されてい
るので、抵抗回路１６の抵抗値はＲ２＋Ｒ４つまりＲ１
となり、テスト選択信号Ｔを受けている場合には、トラ
ンジスタが導通しているので、抵抗回路１６の抵抗値は
Ｒ２となる。

【００２１】もちろん、ここに掲げた構成の回路は代表
的な例である。テスト選択信号Ｔを受けて抵抗値を切り
換える抵抗回路１６の構成が、これらのみに限定される
ものではない。例えば、抵抗回路１６のテスト選択信号
Ｔを受けるトランジスタＴrのチャネル長を大きくし
て、“ＯＮ”した時の導通抵抗値を抵抗Ｒ３又は抵抗Ｒ
４の値に等しくすれば、これら抵抗に代えてトランジス
タＴr そのものを抵抗として使用することができる。抵
抗回路１６は、トランジスタＴr と抵抗Ｒ１、又は“Ｏ
Ｎ／ＯＦＦ”用のトランジスタと、抵抗Ｒ４に代わるト
ランジスタＴr 、そして抵抗Ｒ２とから構成することが
できる。さらに、各抵抗をすべてトランジスタで構成す
ることもできる。

【００２２】なお、このような構成のＰＲＯＭ ＩＣに
あっては、パッケージング完了後においてテスト用回路
が有効に利用できる。そこで、外部電圧Ｅの電圧値をテ
スト内容に応じて設定することにより製造過程での評価
や出荷前の検査をより厳しい条件で行えるばかりでな
く、ＩＣとして使用される時においても、装置内部のプ
ログラム等の処理によりリード・ベリファイ等を厳しい
テスト条件で行える。

【００２３】ところで、実施例では、マージンテストと
して０Ｖに設定する例を説明しているが、この発明は、
０Ｖに設定するマージンテストに限定されるものではな
く、また、プルアップ抵抗の抵抗値を低下させて性能テ
ストをする場合に限定されるものではない。要するに、
テスト内容に応じてメモリセルの電流駆動能力について
の条件が厳しくなるようにプルアップ抵抗の抵抗値が切
換えられればよい。

【００２４】

【発明の効果】以上の説明から理解できるように、この
発明の構成のＰＲＯＭ ＩＣにあっては、センス回路に
プルアップ用抵抗回路を設けることにより、パッケージ
ング済み製品ＩＣのマージンテストを従来よりも厳しい
条件にて行うことができ、その結果、信頼性の高いＰＲ
ＯＭ ＩＣの量産に貢献することができるという効果が
ある。

【図面の簡単な説明】

【図１】 図１は、この発明の一実施例のＰＲＯＭ Ｉ
Ｃにおける、テスト時の対象メモリセル部分を中心とし
たブロック図である。

【図２】 図２は、図１のＰＲＯＭ ＩＣにおけるプル
アップ抵抗回路の具体的な構成の例を示す回路図であ
る。

【図３】 図３は、テスト用回路を含むＰＲＯＭ ＩＣ
の一般的な構成を示すブロック図である。

【図４】 図４は、従来のＰＲＯＭ ＩＣにおける、テ
スト時の対象メモリセル部分を中心としたブロック図で
ある。

【符号の説明】

１…メモリアレイ、１ａ，１ｂ，１ｃ…メモリセル、２
…カラムデコーダ、３…読出電圧印加回路、４…ローデ
コーダ、５ａ，５ｂ，５ｃ…センス回路、１５…センス
回路、１６…抵抗回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】メモリセルに加える読出電圧をテスト選択
   信号を受けてあらかじめ設定された電圧から外部より印
   加される外部電圧に切り換える読出電圧印加回路と、セ
   ンス回路と、複数の前記メモリセルとを備え、前記複数
   のメモリセルからアドレス信号が示すメモリセルを選択
   し、この選択されたメモリセルに前記外部電圧を印加し
   てこのメモリセルから得られる読出信号をセンス回路に
   より二値化して検出することによって前記選択されたメ
   モリセルのテストをすることが可能なＰＲＯＭ ＩＣにおいて、 前記センス回路は、前記読出信号を受ける入力側にその
   抵抗値が変化するプルアップされた抵抗回路を有し、前
   記テスト選択信号を受けたときに前記抵抗値が前記選択
   されたメモリセルが流がす電流駆動の条件が厳しくなる
   抵抗値に切り換わるＰＲＯＭ ＩＣ。