JPH05197458A - 電力故障回復ループ - Google Patents

電力故障回復ループ

Info

Publication number
JPH05197458A
JPH05197458A JP4202471A JP20247192A JPH05197458A JP H05197458 A JPH05197458 A JP H05197458A JP 4202471 A JP4202471 A JP 4202471A JP 20247192 A JP20247192 A JP 20247192A JP H05197458 A JPH05197458 A JP H05197458A
Authority
JP
Japan
Prior art keywords
power
processor
power supply
routine
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4202471A
Other languages
English (en)
Inventor
Philippe Wicht
ヴィヒト フィリップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ascom Autelca AG
Original Assignee
Ascom Autelca AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24967610&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH05197458(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Ascom Autelca AG filed Critical Ascom Autelca AG
Publication of JPH05197458A publication Critical patent/JPH05197458A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/1441Resetting or repowering

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Devices For Checking Fares Or Tickets At Control Points (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【目的】 電力回復状態の最適処理。 【構成】 プロセッサと、プログラムを含む不揮発性メ
モリと、第1電源及び第2電源を備え、第1電源は割り
込み可能なソースによって電力を与えられ第2電源は第
1電源におけるソースの割り込み及び電力損失の後のあ
る時間間隔の間電力を与え、更に、第1電源における電
力の損失を示す第1信号と第1電源における電力の回復
を示す第2信号を与える信号手段を備えたコンピュータ
装置であり、プロセッサ及びプログラムは故障制御手段
を備え、この故障制御手段は、第1応答手段と第2応答
手段を含む。第1応答手段は、第1電源の電力損失を示
す第1信号に応答してプロセッサを所定ルーチンにエン
ターさせ、第2応答手段は、プロセッサが所定ルーチン
にある場合に作動し、第1電源における電力の回復を示
す第2信号に応答してプロセッサを所定ルーチンからイ
グジットさせる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータ装置にお
ける電力損失処理に関する。更に言えば、電力損失処理
が開始した後に行われる電力回復状態の最適処理に関す
る。
【0002】
【従来の技術】記憶プログラム制御下では、一般に、機
械装置若しくは専用回線によって以前実行されてきた機
能を置換し、また増大させるため、プロセッサ(通常は
マイクロプロセッサ)を使用する。プロセッサレジスタ
に記憶されているプロセッサの内部状態は、プロセッサ
が電力を失った場合は失われる。同様に、揮発性RAM
チップの内容も、RAMチップに対する電力が失われた
場合には失われてしまう。プロセッサを用いた多くの消
耗品では、プロセッサ状態若しくはRAM内容をセーブ
する必要は特に無いため、プロセッサ若しくはRAMに
対する電力を遮断した場合、プロセッサ状態やRAMの
内容は失われてしまう。このことは、例えば、実行され
るアプリケーションプログラムに依存しているほとんど
のパーソナルコンピュータで言えることである。ユーザ
は、データをコンピュータのRAMにエンターした場
合、データが失われるのを防止するため、一般には、コ
ンピュータのスイッチを切る前に、ルーチンを明瞭にイ
ンボウク(invoke)して、データを不揮発性メモリ(磁気
媒体のようなもの)に記憶しなければならない。他の装
置では、幾つかの若しくは全てのRAMが不揮発性とさ
れ、これは一般には、メモリの内容を予め保持するバッ
クアップバッテリを設けることによって行われる。
【0003】記憶されたデータの保全性は、メモリデバ
イスそれ自身に対する電力損失の可能性によってだけで
なく、CPU若しくはデータバスが電力損失の間に、そ
の記憶されたデータにスプリアス変化をおこさせる状態
を生じさせるという可能性によって脅かされる。例え
ば、プロセッサまたはアドレスデコーダに対する電力
が、公称レベル(5DVC)から0に降下している間で
あるような非ゼロ時間間隔の間であれば、CPUが重要
なデータを変化させてしまうような命令が実行される可
能性がある。これは、プロセッサが重要なデータを含む
幾つかのロケーションに対するアドレスを(公称電力よ
りも小さいために)不正確にデコードしてしまうような
アドレスデコーダを用いて、無害のロケーションに対す
るデータバス上の「書き込み」トランザクションを実行
したような場合に起こり得る。この結果、この重要なデ
ータの値にスプリアス変化が生じることになる。
【0004】多くのこのような装置では、重要な情報は
他の場所にバックアップされたり、もし必要ならば他の
ソースから再構成することができるようにされているた
め、電力損失の可能性に関連する危険はほとんど問題と
はならない。同様に、もし正確でないという疑いがある
場合には、ユーザはバックアップ若しくは他のソースか
ら重要なデータを極めて容易に再構成することができる
ため、プロセッサの不調あるいはまた重要なデータの上
に書き込みをしてしまうデータバスあるいはアドレスデ
コーダの不調を特に気にすることもない。
【0005】不揮発性RAMに記憶された情報を一般に
有するような装置として、電気メータースタンプ(posta
ge meters)がある。このメータースタンプでは、印刷に
利用可能である郵便料金の額が一般に「下降レジスタ(d
escending register) 」と呼ばれるレジスタに記憶され
ている。メータースタンプにおいては、料金を支払って
いないものに対してユーザが郵便料金を印刷しなければ
ならないといった可能性を最少にするようにして下降レ
ジスタに記憶を行わせることが重要である。例えば、こ
のメーターにおいては、スイッチを切った後にスイッチ
を入れた場合にも下降レジスタは不変の値を持つ。
【0006】電気メータースタンプを開発する前は、一
般には機械メーター、つまり下降レジスタが機械的デバ
イスであるようなメーター、が使用されていた。ギヤ位
置(gear positions) に記憶された値を有するような機
械レジスタを用いたメーターでは、下降レジスタを変化
させないよう保持するため、外部電力を有するギヤ保持
位置かそれとも外部電力を有しないギヤ保持位置かとい
った簡単な事実によってこの要求を満足していた。この
ようなメーターは電力の通常終了の場合、及び偶然ある
いは予期せずに電力が終了した場合の両方の場合におい
て、レジスタの内容を保持する。
【0007】近年、多くの移動部分を有するメカニズム
が、簡易メカニズムで置き換えられてきており、以前か
ら用いられてきた多くの機械機能は、記憶プログラム制
御下でプロセッサによって達成される。このような場
合、純粋な機械レジスタはRAMメモリと置換される。
こうしたときに、上で述べた電気メータースタンプと同
様のメータースタンプやそれらの下降レジスタが用いら
れるわけである。
【0008】不揮発性メモリを用いた他の電気装置と同
様に、電気メータースタンプを用いた場合、不揮発性メ
モリ内の情報が、プロセッサ、アドレスデコーダ、ある
いはデータバスの不調によって失われてしまう可能性は
ゼロではない。定義によれば、印刷に利用可能な郵便料
金の額は正しいと仮定された特別な記憶値である、と解
釈されている。データのバックアップコピーの可用性
は、ワードプロセッサ型のドキュメントには満足いくも
のであるが、メータースタンプの下降レジスタにはそれ
程満足のいくものとは言えない。メータースタンプで
は、例えば、不揮発性RAM内の下降レジスタの内容を
無視すべきであることや、顧客の管理範囲にある幾つか
のソースからのおそらくは正確であろうバックアップデ
ータを用いて上書きすべきであることを、ユーザが一方
的に自由に判断できるようにすべきではない。そうでは
なく、顧客と郵便料金を決定する者がメーターに満足で
きるというのであれば、記憶された値はその正確さに関
して非常に高レベルの信頼を持たなければならない。
【0009】高い信頼度で記憶値が正確でなけれらなら
ず、また外部バックアップのようなものをほとんど考え
ることがなく、また考えても仕方のないような電気装置
についても、これと同様のことが言える。このようなも
のとして、ガスポンプ、自動テラーマシーン、優れたク
レジットカード、キャッシュレジスタがある。プロセッ
サを使用し、また重要なデータをRAMに記憶する電気
装置では、電力が切られてしまったり、再びオンとした
後でも、またそれが他の動作を行っている途中であって
も、重要なデータを変化させずに保持することを確実に
する必要がある。このような装置は一般に、外部電力の
スイッチが切られた後のある時間間隔の間、プロセッサ
や他の回路に対して電力を供給するような電源を持つ。
この時間間隔の間に供給される電力はときどき「リザー
ブ」電力と呼ばれる。このシステム設計では電力供給回
路によって発生される電力故障警告信号を備えることも
できる。これはプロセッサに対して、「早期の警告」と
呼ばれるものを与える。このシステムに対する記憶プロ
グラム設計においては、一般に、電力故障警告信号の到
達によりルーチンがインボウクされ、データを不揮発性
メモリに記憶し、あるいは不揮発性メモリ内の情報を更
新する。
【0010】電力故障警告信号に応答可能な記憶プログ
ラムのルーチンは上述のように、その第1のタスクの1
つとして重要データの更新を行なう。一般に他の回路素
子と共に大きな電解コンデンサによって与えられるリザ
ーブ電力は、リザーブ電力が確実である時間間隔がデー
タ更新ルーチンの完了に必要な時間を充分な余裕をもっ
て超過するようにして設計される。例えば、メータース
タンプの特別の場合、リザーブ電力が確実である時間間
隔は、下降レジスタを更新するために必要な時間を超過
している。この時間間隔はまた、このような場合に郵便
料金の印刷作業の最中に電力が失われたことをプロセッ
サが特別なメッセージによって示すことを可能とするの
にも充分長いものである。後者の場合、メーターに対す
る電力が回復したときにプロセッサはメッセージを得
て、下降レジスタをそれに従って更新する。
【0011】重要なデータを含む電気装置の設計者は、
電力故障警告の受信に応答して必要なタスクを終了させ
た後にプロセッサに何をさせるべきかを決定する。即
ち、このリザーブ電力は、データ更新作業が記憶プログ
ラムに応じて完了された後のいくらかの時間の間はおそ
らく継続しているであろう。プロセッサはリザーブ電力
が終了した後に完全に終了するが、その前に不揮発性メ
モリのような重要なデータに対してプロセッサが害を及
ぼさないことが所望される。このため、記憶プログラム
は一般にはプロセッサを固定ループに入れる。このルー
プは、プロセッサを占有する以外には外部から観察し得
ることは何も行わない。このループはときどき「電力故
障」ループと呼ばれ、2、3のヌル命令やジャンプと同
じように簡単なものである。重要なデータに対する危険
を最少にするこのようなループにプロセッサを保持する
1つの方法は、2、3のトランザクションがバス上で発
生し、これらのトランザクションのいづれもが書き込み
トランザクションではないことである。
【0012】リザーブ電力が最後まで失われる前にプロ
セッサを固定ループに入れると、異常な結果が生じてし
まうことがある。ユーザ側からみればプロセッサがリザ
ーブ電力を使用している間に外部電力が戻された場合、
ということになる。この異常な結果というのは装置のロ
ックアップのことである。プロセッサは固定ループ内に
保持されてしまい、このような結果を引き起こしてしま
う電力損失が明かに存在しない場合であっても、ユーザ
のキーボード入力に応答しない。このロックアップは、
装置のスイッチを急激にOFFに切り換え再びオンとし
たような場合に発生する。また、このロックアップは、
外部AC電力が一時的に失われた場合に発生する。この
ロックアップは2つ方法で発生し得る。即ち、(1)電
力故障警告が到達した後であってプロセッサが固定ルー
プにエンターする前に(つまり、データを不揮発性メモ
リにセーブするルーチンの間に)外部電力が戻ること、
(2)プロセッサが固定ループにエンターした後であっ
てリザーブ電力が損失する前に(つまり、固定ループの
実行の間に)外部電力が戻ること、である。このような
設計を持つ装置において、メーターをロックアップから
開放する唯一の方法は、それをオフに切り換え、リザー
ブ電力が使い果たされるのに充分長い時間それをオフの
ままとし、これを再びオンにするというものである。し
かしながら、ユーザはこれを知らず、またその原因を知
らないため、その故障状態に気がつくだけである。この
ようなループは、例えば、米国特許第4,675,841 号、コ
ラム14の59行目のメータースタンプに見られる。こ
のシステムでは、「主プログラムが完全な電力アップサ
イクルを通じて再びエンターされ得るだけである」。
【0013】重要なデータを有する電気システムでは電
力損失の間のデータに対する危険が最小限にされること
が望まれ、更に、電力損失が僅かであるような場合には
システムロックアップの問題を防ぐことが望まれる。
【0014】
【発明の概要】本発明の装置では、電力が瞬時に失われ
た場合に起きるロックアップが、記憶プログラム及びハ
ードウエアによって防止される。固定ループで実行され
るテストは、電力故障状態がもはや存在しないか、及
び、装置が記憶プログラムによって通常の機能に戻され
たかどうかをテストするために繰り返し調査を行なう。
繰り返しテストを行なうことによって、電力故障警告信
号がもはや存在しないことかどうかを決定することがで
きる。この結果、ユーザによる電力スイッチ操作による
ものであるか、または、他の原因によるものであるかに
係わらず、瞬時の電力損失や他の短時間の割り込みによ
ってメーターのロックアップという非所望の結果が生じ
てしまうようなことはほとんどなくなる。
【0015】
【実施例】図1を参照すれば明かなように、メータース
タンプ装置の一実施例が、並列アドレス、制御、データ
バス20を中心に位置付けられている。中央処理装置
(CPU)即ちプロセッサ21は、ROM27からの記
憶プログラムを通常のプロセス手段によって実行するも
のであり、電力アップあるいはハードウエアリセットに
よって開始され、これにより命令が所定の開始アドレス
において開始されてフェッチ及び実行がなされる。ある
一実施例では、プロセッサは従来から用いられているI
ntel社の8051プロセッサであり、実行は000
0H(hex)で開始されるようなものであり、プロセ
ッサのアドレス空間はアドレス0000HがROM内に
存在するよう設計される。一実施例である8051プロ
セッサは固有のRAMとROMを備えているが、記憶プ
ログラムはRAM及びROMに要求される以上に複雑で
ある。ROM27及びRAM28は内部及び外部ROM
及びRAMの両方を示すことを意味する。
【0016】バス20を含む殆どのシステムは、ユーザ
からは隠されたものとなっているが、その幾つかの部分
は、ユーザと相互作用が行われるよう特に設計されてい
る。これにはキーボード22、ディスプレイ23、及び
郵便料金印刷装置25の幾つかの部分が含まれる。後者
はI/Oインターフェース24を通じてプロセッサ21
によって制御され、6つの別個の信号26によって示さ
れた多数の別個のワイヤによって郵便料金印刷装置25
に対して接続されている。図1には示されていないが、
ユーザが相互に作用するために設計されたものとして電
力スイッチもある。この電力スイッチは、同様に図1に
は示されていない電源の一部を形成する。
【0017】実施例に示したシステムは、精巧で信頼性
のあるメータースタンプとして使用されるものである。
上で述べたように、印刷すべきものとして残されている
郵便料金の額といった重要な情報を−−下降レジスタに
記憶する必要ある。システム10により、このような重
要な情報を2つの不揮発性メモリのいずれか一方若しく
は双方に記憶することが可能である。2つの不揮発性メ
モリとは、システムに対する外部電力が存在しないよう
な場合に情報を保つ専用リチウムバッテリを備えたCM
OSスタティックRAM29と、電気消去可能なプログ
ラム可能リードオンリメモリ(EEPROM)30であ
る。通常のチップ選択ライン32及び33は、アドレス
デコーダ31によって制御されたときに、RAM20及
びEEPROM30の一方または他方を作動させる。
(プロセッサ21のアドレス空間内の他のレジデント
は、チップ選択と図1からは簡単のため省略されている
他のアドレスデコーディング回路からの他のアドレスデ
コーディング信号とを受ける。このアドレスデコーディ
ング回路はよく知られた設計である。)図2を参照すれ
ば、システム10のための電源を示す機能ブロック図が
示されれている。AC電力が電力コード40にてこのシ
ステムに供給される。電力スイッチ41が閉じられると
(導電すると)、変圧器/ブリッジ整流器42が調整器
43に対して整流されたACを与える。調整器43は、
+24V DCレベルを第1電解コンデンサ46で与え
る。AC電力コード40、スイッチ41、整流器42及
び、調整器43によってコンピュータ装置に対して割り
込み可能な一般的な電源が構成される。第2電解コンデ
ンサ47は、ダイオード45の電圧降下によっていくら
か低い電圧を運搬する。第2調整器49は、ライン44
において、+24Vを高品質の+5Vまで降下させる。
【0018】多くの簡易コンピュータ装置では、単一の
電解コンデンサが調整器43のような調整回路と結合し
てフィルタリングを提供する。しかしながら、図2の電
源では、図2に示すようにして配置された2つの電解コ
ンデンサ46及び47が提供され、AC電力中の無視す
ることができない揺らぎがシステムに与えられている
間、それぞれ第1及び第2電源として機能する。
【0019】「下流」第2コンデンサ47は、電力コー
ド40におけるAC電力が失われた後の数百ミリ秒の間
にプロセッサや関連する回路に対して充分大きな電力を
与えるよう、かなり大きな値に選択されている。電力コ
ード40でAC電力が失われた場合、コンデンサ46
は、コンデンサ46の大きさと一般にレジスタ48とし
て示されている周辺回路のインピーダンスの大きさとに
よって定められる時定数を用いて放電を行なう。時定数
は非常に短く選択されており、このためコンデンサ46
はコンデンサ47よりもかなり早く放電する。コンデン
サ上の電圧レベルが減少することにより、電力損失を示
す第1信号が構成される。比較器50は、これら2つの
コンデンサにおける相対状態に起因した電圧を絶えず比
較するため、比較器からのライン51上の信号PFは、
今にも起こりそうな電力故障に対する警告を数百ミリ秒
前に与えてくれるわけである。
【0020】勿論従来技術においても、プロセッサに対
して電力故障が起こりそうであることを前もって警告す
る故障信号は存在する。しかしながら、本発明のシステ
ムは、プロセッサに対して電力故障信号が発生された後
の電力回復事象をも告知するという点につき、更に利点
を有するのである。図2の装置がこのような電力回復の
告知を与える。AC電力がコンデンサがいまだ放電され
ていない時に回復されてしまった場合(つまり、プロセ
ッサ21がまだ機能している場合)、コンデンサ46は
再び完全に荷電され、このような回復によって完全に荷
電されることにより電力の回復を示す第2信号が与えら
れることになる。
【0021】これと同時に、コンデンサ47も同様にダ
イオード45を通じて完全に荷電された状態に戻され
る。コンデンサ46上の電圧の増加に応答して、比較器
50が自身の他方の出力値へと変化する。故に、図2に
は示されていないが、プロセッサはPF信号の値におけ
るこの変移を考慮することができる。図2の装置では、
今にも起こりそうな電力損失と電力回復の両方を1本の
ラインを用いてプロセッサに伝えているが、ここで述べ
るように、2つのタイプの情報を別々のラインによって
運搬してもシステムが有用であろうことは、当業者に明
かであろう。例えば、1つの比較器または等価な回路が
電力損失が今にも起こりそうであることを示す割り込み
をプロセッサに与え、一方、比較器あるいは同様の回路
を用いて実施される別の回路が電力の回復を示す別の信
号を与えることができるのである。後者の信号は割り込
みとしてもよく、また好ましくは、プロセッサによって
調査されるようなものであろう。更に、当業者には、こ
れらの利点を得るために、2つの信号によって状態が同
時に変化される必要が無いことが明かであろう。しかし
ながら、素子数を最少にしまた設計を簡単にするために
は、図2に示されているように両方の情報アイテムを与
える単一のラインを有する装置が好ましい。
【0022】これまでは、電力コード40における電力
損失とその後に可能とされ得る電力回復とがこの順番で
発生した場合について記述してきた。しかし、ユーザが
電力スイッチ41をオフとした後に電力スイッチ41を
再びオンとすることによって発生し得る電力回復が行わ
れた場合にも、同様のことが起きる。図3を参照すれ
ば、一般的な従来技術の記憶プログラムの一部が流れ図
の形態で示されている。この記憶プログラムは、今にも
起こりそうな電力損失に応答するようにプログラムされ
た従来技術の装置として示されている。ここに示された
記憶プログラムの一部において、エントリポイント60
は、図2の比較器50に対するものと同じPF信号がそ
の通常状態から電力損失が今にも起こりそうであること
を示す状態に変化したときである、と仮定されている。
多くの従来技術において、この信号変化は、プロセッサ
21に対するハードウエアレベルの割り込みである。
(勿論、他の従来技術の装置において、このエントリポ
イント60は、CPUがPF信号を調査してエントリポ
イントにブランチ(branch) したという事象を表してい
る。ブランチが調査されるかあるいは割り込みが駆動さ
れるかということは、以下の記述では重要ではなく、割
り込み駆動された場合だけであることを明白にするため
に詳述しただけである。)従来技術におけるコンピュー
タ装置でプロセッサ21が次に行なうことは、ブロック
61に示されているように、何らかの重要なデータを更
新し、及び/又は、記憶することである。制御された機
械プロセスを用いて相互作用を行なうシステムでは、ブ
ロック61は、機械プロセスを規則通りに(orderly) 停
止させるような段階をも含む。例えば、装置がメーター
スタンプであれば、郵便料金の印刷が図1のI/Oイン
タフェース24に対する適当な出力を通じて規則通りに
終了され、また、そのルーチンに沿って割り込みが行わ
れる。
【0023】従来技術を示した図3の記述の続きである
が、プロセッサ21はブロック62では何も行わない。
制御はこのブロックから流れ図に示した矢印63を通じ
てブロック62に戻り、固定ループ即ち電力故障ループ
と呼ばれるループを形成する。AC電力の損失が終了し
た場合(例えば、いくらかの時間、継続して)であって
も、この固定ループはプロセッサ21が不適当な+5V
電力による機能を終了するまで実行され続ける。
【0024】図3の流れ図を生じさせる正確な記憶プロ
グラムは幾つかの形態を有し、これはROM27中に記
憶されたコードの発生に用いられるプログラミングツー
ルに起因する。BASICあるいはFORTRANのよ
うなGOTOコマンドを用いる言語では、この構造は一
般に1000 GOTO 1000のような行である。
CあるいはPascalのような構造化言語では、この
ソースコード構造は、DO−WHILEループのような
ものであり、ループの継続実行状態は、T(真)を評価
する表現である。アセンブリ言語では、プログラマは、
no−op opcodeを使用することができる。こ
のno−opの後には、no−opを含むメモリロケー
ションに対するjump backが続いている。また
プログラマは、それ自身にジャンプするだけであるju
mp命令を使用することができる。最後に、プログラマ
は、使用中の特定のプロセッサの命令セットにおいて、
もし利用可能ならば、命令フローを停止命令へと案内さ
せるようにするかどうかも選択することができる。この
選択は、プロセッサがもはやループに存在しないか否か
といった前の選択とは異なる。
【0025】プロセッサを固定ループに位置付けるため
の特定のプログラミング技術は電力故障ループとも呼ば
れるが、以下の記述には重要でない。重要なことは、プ
ロセッサ21がブロック61あるいはフローチャート部
分62及び63を実行しているときにコンピュータ装置
に電力が回復された場合に何が起きるか、を考えること
である。簡単に言えば、ユーザにはシステムが破壊され
たように見える。システムは実行すべきことを何もしな
い。なぜなら、62あるいは63の固定ループ内に固定
されているか、若しくは、今現在ブロック61に存在す
るためにすぐにそのように固定されてしまうだろうから
である。
【0026】固定ループに固定されたプロセッサは、コ
ンピュータ装置をある状態に置くことによって、若しく
は、ユーザ相互作用特性を使用することによって変化す
る。問題の重要さを示すには2、3の例で充分である。
コンピュータ装置がメータースタンプである場合を考え
てみよう。ユーザは、おそらく、利用可能な郵便料金に
あたる数千ドルを、メーター中に最近ロードし、キーボ
ード22でキーシーケンスを押すことによって記憶され
た郵便料金の報告がディスプレイ23上に出力され得る
ようにする。このキーシーケンスをインボウクすること
により、郵便料金の額のデジタル表現を含むメモリデバ
イスの不調によって記憶された郵便料金が失われていな
いことを示すような信頼性のレベルを、希望に応じて何
回でも示すことができる。
【0027】プロセッサがブロック61あるいは部分6
2及び63に存在する間に、電力が回復された場合、メ
ーターは応答することができない。キーボード22のど
れを押したとしても、ディスプレイ23に変化は起きな
い。もっとも不安なことは、ディスプレイ23がいくつ
か前の内容を示したままロックされ、この内容がどのキ
ーを押しても変化しないことがあるということである。
【0028】ユーザがメーターを通常の機能に回復させ
ることができる唯一の方法は、ある時間の間電力を切る
ことであり、これは、メーターの栓を引き抜くか、若し
くは、電力スイッチ41をオフのままにしておくかのい
づれかによって行なわれる。これによってユーザはコン
デンサ47を放電状態とし、プロセッサ21がもはや重
要な内部状態を持たず、また、もはや記憶プログラムを
実行しないようなものとするのである。
【0029】簡単のため、以上のことを、コンデンサ4
7が完全に放電されてプロセッサ21が単に電力を止め
られたことを意味する、と仮定する。実際のプロセッサ
21は、その+5V電力ピンに与えられる電力が0に降
下するずっと以前に、重要な内部状態を持つことを止
め、命令のフェッチ及び実行を中止する。プロセッサが
これを行なうレベルはプロセッサの型によって異なる
が、その正確なレベルは以下の記述では重要でない。
【0030】図4に、流れ図の形態で記憶プログラムの
一部が形成されている。これは図3のものに対応してい
るが、本発明で記述した点で異なっている。ある一実施
例において、この記憶プログラムの一部はROM27の
記憶プログラムの一部を形成している。図4の参照符号
は可能な範囲で図3のそれに対応するようにして割り当
てられている。
【0031】図3と同様に、エントリポイント60は、
PF信号がその通常の状態から電力損失が今にも起こり
そうなことを示す状態へ変化した点である、と仮定して
いる。一実施例において、このエントリポイント60
は、プロセッサ21に対するハードウエア割り込みであ
る。図3に示すように、プロセッサ21が次に行なうこ
とは、ブロック61に示されているように重要なデータ
を記憶して機械プロセスを規則通りに停止させることで
ある。図3にも示したように、プロセッサ21はブロッ
ク62では何も行わない。重要なことは、図4において
は図3と異なり、制御が電力故障信号の状態がテストさ
れる決定ブロック64を通過することである。電力損失
の危険性のある状態が継続した場合、そのブロックから
流れ図に示された矢印63を経由して制御がブロック6
2に戻り、こうして上に述べた固定ループ即ち電力故障
ループを形成する。AC電力の損失が起きてしまった場
合(例えば、ある時間だけ継続した場合)、固定ループ
はプロセッサ21が不適切な+5V電力に起因する機能
を終了するまで実行され続ける。しかしながら、ブロッ
ク61が作動している間、若しくは、固定ループまたは
電力故障ループの62、64及び63が実行されている
間に電力が回復された場合には、ブロック64のテスト
によって制御はイグジットポイント65に移されるであ
ろう。イグジットポイント65は、システムが通常機能
に戻るいわゆる「温かい開始」ルーチンに案内する。
【0032】「温かい開始」ルーチンは、「冷たい開
始」ルーチンから区別するためにこのように名付けられ
た。ここで「冷たい開始」ルーチンとはルーチンの実行
前にはシステムに電力が与えられないこと、と仮定す
る。全てのコンピュータ装置は、このように呼ばれてい
るかどうかは別として、「冷たい開始」ルーチンを持つ
ようにされている。このルーチンでは、電力を与えるこ
とによってプロセッサが実行される。ほとんどのプロセ
ッサは、電力アップ時に0に初期化されたプログラムカ
ウンタ(命令カウンタとも呼ばれる)を用いて開始され
るため、冷たい開始ルーチンは、プロセッサのアドレス
空間内のアドレス0000Hで開始するようなものとさ
れる。ある一実施例のシステムは、正確には上述のよう
にアドレス空間内の0000Hで開始するROMを用い
てそれを行なう。
【0033】一方、「温かい開始」ルーチンはプログラ
マによって書かれるものであり、少なくともシステムの
いくつかに、ルーチンの実行前に満足できる電力が与え
られていると仮定された時点でプロセッサの再開始状態
をカバーするものである。(あるシステムにおいては、
「温かい開始」と「冷たい開始」の両方に同一のルーチ
ンが用いられる。)システムの詳細によれば、「温かい
開始」ルーチンでは、チェックサムやユーザを混乱させ
また不必要な遅延をもたらすシステム自己テスト等の電
力オン時の手続きを省略することもできる。「温かい開
始」ルーチンでは電力が現実には失われていないため、
良好であると考えられる他のシステム状態(例えば、機
械素子の位置付け、あるいはフリップフロップの内容)
の初期化も省略される。「温かい開始」ルーチンを「冷
たい開始」ルーチンと区別して正確にプログラミングを
行なうことは、本発明にとって重要なことではなく、特
定のコンピュータ装置で本発明を利用する当業者であれ
ば容易に理解できることであろう。全てではないにせ
よ、本発明で述べられた利点の殆どを、図4のブロック
64におけるテストが電力アップ時に行われるものと同
様のルーチンに案内するようなものであったとしても、
得ることができる。
【0034】本発明の一実施例では、図5に示された監
視回路72がプロセッサで続行中の機能を監視してい
る。プロセッサ21の記憶プログラムは図1及び5に示
すように、ライン71を通じて信号がある時間間隔でプ
ロセッサ21によって監視回路72に送られるようにさ
れているため、監視回路72が少なくとも所定の周波数
と同じくらいの頻度でこの信号を受信できなかったよう
な場合には、永久の害を最少にするために行動を起こす
のである。この一実施例における場合には図1及び図5
に示すように、監視回路はライン70によってプロセッ
サ21に伝達されるリセット信号を発生する。監視回路
は好ましくは割り込みを発生させる所定総計数までカウ
ントするが、このカウンタはライン71の信号が監視7
2のクリア入力で受信されたときにクリアされる。この
ような監視回路72がシステムに設けられているため、
図4の「何もしない」ブロック62はライン71の信号
を監視回路72に送信する命令を有していなければなら
ない。
【0035】メータースタンプとして機能する特別なコ
ンピュータ装置を例にとって本発明を示した。しかしな
がら、重要なデータやシステム状態を記憶し、それらが
失われてしまうことを防止するどのようなコンピュータ
装置にも、本発明が有用であることは、当業者には明か
であろう。このようなコンピュータ装置に、自動テラー
マシーン、あらゆる型の銀行端末、自動販売器、とばく
器、自動式投票計算器が含まれる。同様に、本発明のこ
れらの記載は、記憶プログラムを実行するプロセッサを
内容として示されているが、重要なデータやシステム状
態が記憶されるどのような論理回路にも、本発明は有用
である。本発明の実施例として特に好ましいものを記載
したが、これは本発明の範囲を限定したものではない。
【図面の簡単な説明】
【図1】本発明によるコンピュータシステムのブロック
図。
【図2】本発明の一実施例の装置における電源を示すブ
ロック図。
【図3】固定ループを含んだ従来技術における記憶プロ
グラムの一部を示す流れ図。
【図4】図3に対応させて記憶プログラムの一部を示し
たものであるが、本発明による試験ルーチンと温かい開
始ルーチンを含んでいる点で異なる流れ図。
【図5】本発明による監視回路を示す図。

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 プロセッサと、プログラムを含む不揮発
    性メモリと、第1の一時電源及び第2の一時電源を備え
    たコンピュータ装置において、前記第1の電源は、割り
    込み可能なソースによって電力を与えられ、前記第2の
    電源は、第1の電源におけるソースの割り込み及び電力
    損失の後のある時間間隔の間電力を与えるものであり、
    前記コンピュータ装置は更に、第1の電源における電力
    の損失を示す第1の信号と第1の電源における電力の回
    復を示す第2の信号を与える信号手段を備えており、前
    記プロセッサ及びプログラムは電力故障制御手段を備
    え、この電力故障制御手段が、 前記第1の電源における電力の損失を示す前記第1の信
    号に応答して、前記プロセッサを電力ダウンルーチンに
    エンターさせる第1の電力故障応答手段であって、前記
    電力ダウンルーチンは、プロセッサが不揮発性メモリを
    それ以上は参照しないという段階を含み、しかも前記第
    2の電源からの電力損失までその段階にとどまるような
    前記第1の電力故障応答手段と、 前記プロセッサが電力ダウンルーチンである場合に作動
    し、前記第1電源における電力の回復を示す第2の信号
    に応答して、前記プロセッサを電力ダウンルーチンから
    イグジットさせる第2の回復応答手段と、を含むことを
    特徴とするコンピュータ装置。
  2. 【請求項2】 請求項1記載のコンピュータ装置におい
    て、前記割り込み可能なソースは、一般の電源に接続す
    るための手段を備える装置。
  3. 【請求項3】 請求項1記載のコンピュータ装置におい
    て、前記割り込み可能なソースは、ユーザによって作動
    され得る電力スイッチによって割り込み可能である装
    置。
  4. 【請求項4】 請求項1記載のコンピュータ装置におい
    て、前記第2電源は、規則通りのシャットダウンの間に
    装置に電力を与えるに充分な容量の電解コンデンサであ
    る装置。
  5. 【請求項5】 請求項1記載のコンピュータ装置におい
    て、前記第1の電源は更に、第2の電源の時定数よりも
    短い時定数を有する電解コンデンサを備える装置。
  6. 【請求項6】 請求項1記載のコンピュータ装置におい
    て、前記装置は、電気メータースタンプであり、前記装
    置は更に、不揮発性メモリ内の下降レジスタと、キーボ
    ード、及び郵便料金印刷手段を備えており、前記装置が
    記憶プログラムを実行することによって、キーボード入
    力によってユーザが要求した額が下降レジスタで利用可
    能であるならば、郵便料金が郵便料金印刷手段において
    印刷される装置。
  7. 【請求項7】 請求項1記載のコンピュータ装置におい
    て、前記信号手段は、第1の入力及び第2の入力を有す
    る比較器を備え、前記第1の入力は、前記第1の電源の
    存在と関連する信号を受信し、前記第2の入力は、前記
    第2の電源に起因する電圧を受け、前記比較器の出力
    は、一方の状態が前記第1の電源における電力損失を示
    し、もう一方の状態が前記第1の電源における電力の回
    復を示すような出力信号を与える装置。
  8. 【請求項8】 請求項7記載のコンピュータ装置におい
    て、前記第2の電源は、規則通りのシャットダウンの間
    にシステムに電力を与えるに充分な容量の電解コンデン
    サである装置。
  9. 【請求項9】 請求項1記載のコンピュータ装置におい
    て、前記電力ダウンルーチンは、前記不揮発性メモリ内
    のデータをプロセッサによって更新させる段階を含む装
    置。
  10. 【請求項10】 プロセッサと、プログラムを含む不揮
    発性メモリを備えたコンピュータ装置で用いる電力ダウ
    ン・電力アップ方法において、 そこへの入力電力が損失した後のある時間間隔の間電力
    を供給することができるような第1及び第2の電源を設
    け、割り込み可能なソースによって前記第1の電源及び
    第2の電源に電力を与え、その状態が前記第1の電源に
    おける電力損失を示すような第1の信号を作り、その状
    態が前記第1の電源における電力の回復を示すような第
    2の信号を作り、割り込み可能なプログラムを実行する
    ことによって前記第1の電源における電力損失を示す前
    記第1の信号の状態に応答し、 前記プロセッサを電力ダウンルーチンにエンターさせ、
    但し、前記電力ダウンルーチンでは、前記プロセッサは
    不揮発性メモリに対してそれ以上は参照を行わず、しか
    も、前記割り込み可能なソースから供給される電力が不
    充分なまま継続した場合には、前記第2の電源からの電
    力損失までこのルーチン内にとどまり、前記プロセッサ
    を電力ダウンループにイグジットしてプログラムの実行
    を再開することにより、前記第2の電源からの継続した
    電力の存在と、前記第1の電源における電力の回復を示
    す前記第2の信号に応答する、ことを特徴とする方法。
  11. 【請求項11】 請求項10記載の方法において、割り
    込み可能なプログラムを実行することによって、前記第
    1の電源における電力損失を示す前記第1の信号に応答
    する前記段階が、前記不揮発性メモリ内のデータの更新
    を含む方法。
  12. 【請求項12】 請求項10記載の方法において、前記
    第2の電源からの継続した電力の存在と、回復を示す前
    記第2の信号に応答する段階が、温かい開始ルーチンを
    備える方法。
JP4202471A 1991-07-31 1992-07-29 電力故障回復ループ Pending JPH05197458A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/738,345 US5634000A (en) 1991-07-31 1991-07-31 Power-fail return loop
US07/738345 1991-07-31

Publications (1)

Publication Number Publication Date
JPH05197458A true JPH05197458A (ja) 1993-08-06

Family

ID=24967610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4202471A Pending JPH05197458A (ja) 1991-07-31 1992-07-29 電力故障回復ループ

Country Status (8)

Country Link
US (1) US5634000A (ja)
EP (1) EP0526139B1 (ja)
JP (1) JPH05197458A (ja)
AT (1) ATE136669T1 (ja)
CA (1) CA2072494A1 (ja)
DE (1) DE69209740T2 (ja)
DK (1) DK0526139T3 (ja)
SG (1) SG66546A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130111343A (ko) * 2012-03-29 2013-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로세서 및 그 구동 방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4309369A1 (de) * 1993-03-23 1994-09-29 Siemens Nixdorf Inf Syst Netzausfallüberbrückung
JP3571383B2 (ja) * 1994-10-19 2004-09-29 株式会社日立製作所 Icカード、icカードリードライト装置及び電子財布システム
US6176178B1 (en) 1995-03-07 2001-01-23 Ascom Hasler Mailing Systems Ag Tamper-resistant postage meter
US5706727A (en) * 1995-03-14 1998-01-13 Ascom Hasler Mailing Systems Ag Postage meter with improved paper path
US5668973A (en) * 1995-04-14 1997-09-16 Ascom Hasler Mailing Systems Ag Protection system for critical memory information
US5654614A (en) * 1995-04-14 1997-08-05 Ascom Hasler Mailing Systems Ag Single-motor setting and printing postage meter
US5719381A (en) * 1995-04-14 1998-02-17 Ascom Hasler Mailing Systems Ag Postage meter with hollow rotor axle
US5625819A (en) * 1995-04-26 1997-04-29 Honeywell, Inc. Methods and apparatus for performing heap management and protecting data structure integrity in non-volatile memory
US5746133A (en) * 1995-05-22 1998-05-05 Ascom Hasler Mailing Systems Ag Postage meter with rotor movement and die cover sensor
US5689098A (en) * 1995-05-26 1997-11-18 Ascom Hasler Mailing Systems Ag Postage meter with improved postal lock
GB9521636D0 (en) * 1995-10-21 1996-01-03 Magnum Power Solutions Ltd Apparatus and method for preserving computer held data following power-off
DE19612697C1 (de) * 1996-03-29 1997-09-04 Siemens Ag Verfahren zum Betrieb eines Mikrocontrollers bei verminderter Betriebsspannung sowie Anordnung zur Durchführung des Verfahrens und Verwendung des Verfahrens und/oder der Anordnung
DE19612696C1 (de) * 1996-03-29 1997-09-11 Siemens Ag Verfahren zum Betrieb eines Mikrocontrollers mit inkorporiertem "Sleep-Modus" bei verminderter Betriebsspannung sowie Anordnung zur Durchführung des Verfahrens und Verwendung des Verfahrens und/oder der Anordnung
US5960195A (en) * 1996-06-03 1999-09-28 Samsung Electronics Co., Ltd. Intelligent volatile memory initialization
US5790878A (en) * 1996-08-23 1998-08-04 Apple Computer, Inc. System and method for recovering from a power failure within a digital camera device
US5920726A (en) * 1997-06-12 1999-07-06 Apple Computer, Inc. System and method for managing power conditions within a digital camera device
US5973734A (en) 1997-07-09 1999-10-26 Flashpoint Technology, Inc. Method and apparatus for correcting aspect ratio in a camera graphical user interface
JP2000003424A (ja) 1998-04-17 2000-01-07 Hitachi Ltd メモリ内容移行制御部を備えたicカ―ド及びicカ―ドのデ―タ記憶方法
DE69817543T2 (de) * 1998-06-08 2004-06-24 International Business Machines Corp. Automatische Datenrückgewinnung in Chipkarten
US6317141B1 (en) 1998-12-31 2001-11-13 Flashpoint Technology, Inc. Method and apparatus for editing heterogeneous media objects in a digital imaging device
US6721882B1 (en) 1999-08-30 2004-04-13 Lucent Technologies Inc. Method and apparatus for warm starting a system where the system includes region(s) of software code incapable of warm starting
US20070005759A1 (en) * 2002-12-26 2007-01-04 Videogenix Passive watchdog method and apparatus
US7802145B1 (en) * 2004-05-18 2010-09-21 Cisco Technology, Inc. Approach for facilitating analysis of computer software errors
US7484126B2 (en) * 2005-02-08 2009-01-27 Honeywell International Inc. Power system providing power to at least one component including circuit for minimizing effects of power interruptions and method of using same
US9224145B1 (en) 2006-08-30 2015-12-29 Qurio Holdings, Inc. Venue based digital rights using capture device with digital watermarking capability
US10957445B2 (en) 2017-10-05 2021-03-23 Hill-Rom Services, Inc. Caregiver and staff information system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3938095A (en) * 1971-11-04 1976-02-10 Pitney-Bowes, Inc. Computer responsive postage meter
US4675841A (en) * 1974-12-23 1987-06-23 Pitney Bowes Inc. Micro computerized electronic postage meter system
US4285050A (en) * 1979-10-30 1981-08-18 Pitney Bowes Inc. Electronic postage meter operating voltage variation sensing system
US4323987A (en) * 1980-03-28 1982-04-06 Pitney Bowes Inc. Power failure memory support system
US4445198A (en) * 1981-09-29 1984-04-24 Pitney Bowes Inc. Memory protection circuit for an electronic postage meter
US4547853A (en) * 1982-10-13 1985-10-15 Pitney Bowes Inc. Electronic postage meter reset circuit
US4701856A (en) * 1985-03-12 1987-10-20 Pitney Bowes Inc. Reset delay circuit for an electronic postage meter
US4747057A (en) * 1985-03-12 1988-05-24 Pitney Bowes Inc. Electronic postage meter having power up and power down protection circuitry
US4746818A (en) * 1985-03-12 1988-05-24 Pitney Bowes Inc. Circuit for maintaining the state of an output despite changes in the state of input

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130111343A (ko) * 2012-03-29 2013-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로세서 및 그 구동 방법

Also Published As

Publication number Publication date
US5634000A (en) 1997-05-27
EP0526139A3 (en) 1993-09-08
EP0526139A2 (en) 1993-02-03
DE69209740D1 (de) 1996-05-15
DE69209740T2 (de) 1996-11-28
CA2072494A1 (en) 1993-02-01
ATE136669T1 (de) 1996-04-15
SG66546A1 (en) 1999-07-20
EP0526139B1 (en) 1996-04-10
DK0526139T3 (da) 1996-07-29

Similar Documents

Publication Publication Date Title
JPH05197458A (ja) 電力故障回復ループ
EP0230351B1 (en) Information processing system
JP2922211B2 (ja) フォールト・トーレラント・スマート・カード
US4907150A (en) Apparatus and method for suspending and resuming software applications on a computer
US5274797A (en) Multiprocessor system with centralized initialization, testing and monitoring of the system and providing centralized timing
US4763333A (en) Work-saving system for preventing loss in a computer due to power interruption
US5021983A (en) Suspend/resume apparatus and method for reducing power consumption in battery powered computers
US6336174B1 (en) Hardware assisted memory backup system and method
US5040178A (en) Method of fault protection for a microcomputer system
JPH07134678A (ja) Ram保護装置
US5276844A (en) Protection system for critical memory information
EP0223130B1 (en) Electronic postage meter circuitry
EP0886211B1 (en) Initial program load
EP0737944A2 (en) Protection system for critical memory information
KR100251381B1 (ko) 휘발성메모리의초기화장치및방법
EP0247605B1 (en) System management apparatus for a multiprocessor system
WO1993001542A1 (en) Microprocessor with oem mode for power management
CN113778814A (zh) 一种计算机硬件故障报警系统及方法
GB2259166A (en) Transparent system interrupts with automatic input/output trap restart
JPH0724917Y2 (ja) バックアップ電源回路
KR950012065B1 (ko) 비휘발성 메모리를 이용한 재시동 시스템 및 방법
KR19990057809A (ko) 오류 방지 시스템
JP2579690B2 (ja) 電子機器
JPH0120775B2 (ja)
US5901300A (en) Control store address stop