JPH05196641A - 波形測定装置の波形表示方法 - Google Patents
波形測定装置の波形表示方法Info
- Publication number
- JPH05196641A JPH05196641A JP35218791A JP35218791A JPH05196641A JP H05196641 A JPH05196641 A JP H05196641A JP 35218791 A JP35218791 A JP 35218791A JP 35218791 A JP35218791 A JP 35218791A JP H05196641 A JPH05196641 A JP H05196641A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- waveform
- circuit
- frequency
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】ＰＬＬによるサンプリングタイミングにてサン
プリングされたデータを任意の時間軸座標にその時間軸
波形として表示する。 【構成】ＰＬＬによる出力波形のｎドット目のデータ
は、被測定信号の周波数をｆ、同被測定信号の１波長に
抽出されるデータのサンプリング個数をＮ、上記時間軸
座標の１ディビィジョンあたりの時間をＤｔ、同１ディ
ビィジョンあたりの表示ドット数をＤｎとすると、時間
軸座標上での位置は（ｎ×Ｄｎ）／（ｆ×Ｎ×Ｄｔ）と
なる。
プリングされたデータを任意の時間軸座標にその時間軸
波形として表示する。 【構成】ＰＬＬによる出力波形のｎドット目のデータ
は、被測定信号の周波数をｆ、同被測定信号の１波長に
抽出されるデータのサンプリング個数をＮ、上記時間軸
座標の１ディビィジョンあたりの時間をＤｔ、同１ディ
ビィジョンあたりの表示ドット数をＤｎとすると、時間
軸座標上での位置は（ｎ×Ｄｎ）／（ｆ×Ｎ×Ｄｔ）と
なる。
Description
【０００１】
【産業上の利用分野】この発明は波形測定装置に関し、
さらに詳しく言えば、ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄ
Ｌｏｏｐ）回路にて被測定信号に同期したサンプリン
グ信号でデータを取り込み、例えばその１波長分のデー
タに基づいて高調波解析などを行なう波形測定装置の波
形表示方法に関するものである。
さらに詳しく言えば、ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄ
Ｌｏｏｐ）回路にて被測定信号に同期したサンプリン
グ信号でデータを取り込み、例えばその１波長分のデー
タに基づいて高調波解析などを行なう波形測定装置の波
形表示方法に関するものである。
【０００２】
【従来の技術】図４を参照しながら、この種の波形測定
装置の構成を概略的に説明すると、被測定信号は、まず
入力部１にて入力可能なレベルのアナログ信号に変換さ
れる。
装置の構成を概略的に説明すると、被測定信号は、まず
入力部１にて入力可能なレベルのアナログ信号に変換さ
れる。
【０００３】このアナログ信号は、同信号中に含まれて
いる基本波および高調波などを通す遮断周波数が可変の
折り返し歪防止用フィルタ２を介してＡ／Ｄ変換回路３
に供給され、同回路３でデジタル信号に変換された後、
メモリ４に記憶される。
いる基本波および高調波などを通す遮断周波数が可変の
折り返し歪防止用フィルタ２を介してＡ／Ｄ変換回路３
に供給され、同回路３でデジタル信号に変換された後、
メモリ４に記憶される。
【０００４】Ａ／Ｄ変換回路３のサンプリングタイミン
グおよびメモリ４のデータ書き込みタイミングはストレ
ージ制御回路５によって制御されるが、この場合、それ
らのタイミングはＰＬＬ回路６によって被測定信号と同
期がとられるようになっている。
グおよびメモリ４のデータ書き込みタイミングはストレ
ージ制御回路５によって制御されるが、この場合、それ
らのタイミングはＰＬＬ回路６によって被測定信号と同
期がとられるようになっている。
【０００５】すなわち、入力部１のアナログ信号は波形
整形回路７にて矩形波信号に変換される。同矩形波信号
は、ＰＬＬ回路６においてＡ／Ｄ変換回路３のサンプリ
ング信号との位相差が検出され、ストレージ制御回路５
はこの位相差検出信号に基づいてサンプリング信号を同
期制御する。
整形回路７にて矩形波信号に変換される。同矩形波信号
は、ＰＬＬ回路６においてＡ／Ｄ変換回路３のサンプリ
ング信号との位相差が検出され、ストレージ制御回路５
はこの位相差検出信号に基づいてサンプリング信号を同
期制御する。
【０００６】この例では、サンプリング周波数は被測定
信号の５１２倍とし、すなわち１波長を５１２点でサン
プリングし、ＦＦＴ（高速フーリエ変換）処理によりそ
の周波数スペクトラムを正確に求められるようにしてい
る。
信号の５１２倍とし、すなわち１波長を５１２点でサン
プリングし、ＦＦＴ（高速フーリエ変換）処理によりそ
の周波数スペクトラムを正確に求められるようにしてい
る。
【０００７】したがって、ＰＬＬ回路６においては、サ
ンプリング周波数の５１２分の１とした信号と波形整形
回路７からの矩形波信号との位相を比較し、その位相差
に応じて内部ＶＣＯの電圧を可変し、所定周波数の信号
をストレージ制御回路５に与える。
ンプリング周波数の５１２分の１とした信号と波形整形
回路７からの矩形波信号との位相を比較し、その位相差
に応じて内部ＶＣＯの電圧を可変し、所定周波数の信号
をストレージ制御回路５に与える。
【０００８】なお、波形整形回路７からの矩形波信号は
周波数測定回路８にも供給され、同回路８にて被測定信
号の周波数が測定される。
周波数測定回路８にも供給され、同回路８にて被測定信
号の周波数が測定される。
【０００９】上記メモリ４および各回路５，６，８はバ
スライン９を介して中央演算処理装置（ＣＰＵ）１０に
接続されている。また、同ＣＰＵ１０のバスライン９に
はＲＡＭ１１、ＲＯＭ１２のほかに、ＦＦＴ演算により
被測定信号に含まれている基本波および所定次数（例え
ば、４９次まで）の高調波を高速演算するデジタルシグ
ナルプロセッサ（ＤＳＰ）１３および表示装置としての
ＣＲＴ１４などが接続されている。
スライン９を介して中央演算処理装置（ＣＰＵ）１０に
接続されている。また、同ＣＰＵ１０のバスライン９に
はＲＡＭ１１、ＲＯＭ１２のほかに、ＦＦＴ演算により
被測定信号に含まれている基本波および所定次数（例え
ば、４９次まで）の高調波を高速演算するデジタルシグ
ナルプロセッサ（ＤＳＰ）１３および表示装置としての
ＣＲＴ１４などが接続されている。
【００１０】この従来例においては、サンプリング周波
数が被測定信号の５１２倍とされていることから、メモ
リ４には１波長につき５１２個のデータが取り込まれ
る。なお、サンプリング周波数はＰＬＬ回路６の入力周
波数範囲（例えば、５Ｈｚ〜１５０Ｈｚ）により連続的
に変化する。
数が被測定信号の５１２倍とされていることから、メモ
リ４には１波長につき５１２個のデータが取り込まれ
る。なお、サンプリング周波数はＰＬＬ回路６の入力周
波数範囲（例えば、５Ｈｚ〜１５０Ｈｚ）により連続的
に変化する。
【００１１】このデータはＲＯＭ１２に内蔵されている
プログラムにしたがって演算処理されるか、または表示
装置に見合った処理が施され、ＣＲＴ１４に数値や波形
として出力される。
プログラムにしたがって演算処理されるか、または表示
装置に見合った処理が施され、ＣＲＴ１４に数値や波形
として出力される。
【００１２】図５にはＣＲＴ１４による波形の表示例が
示されている。この場合、その画面のＸ軸（横軸）は５
１２ドット／１波長で構成され、サンプル値のデータに
基づいて、図６の拡大図に例示されているように、それ
に対応する画素が発光される。なお、この例では時間軸
の目安として、１波長を８分割したところ（６４ドット
ごと）に縦のスケールを入れている。
示されている。この場合、その画面のＸ軸（横軸）は５
１２ドット／１波長で構成され、サンプル値のデータに
基づいて、図６の拡大図に例示されているように、それ
に対応する画素が発光される。なお、この例では時間軸
の目安として、１波長を８分割したところ（６４ドット
ごと）に縦のスケールを入れている。
【００１３】
【発明が解決しようとする課題】この波形装置によれ
ば、サンプリングタイミングを可変にして、１波長分の
データを正確に一定個数でサンプリングできるため、Ｆ
ＦＴ処理による周波数スペクトラムの演算に有利であ
る。
ば、サンプリングタイミングを可変にして、１波長分の
データを正確に一定個数でサンプリングできるため、Ｆ
ＦＴ処理による周波数スペクトラムの演算に有利であ
る。
【００１４】しかしながら、表示される波形は、ＰＬＬ
回路６の入力周波数範囲（例えば、５Ｈｚ〜１５０Ｈ
ｚ）においてすべて同じ波形となるため、視覚的（直観
的）にその周波数のイメージがわかない。
回路６の入力周波数範囲（例えば、５Ｈｚ〜１５０Ｈ
ｚ）においてすべて同じ波形となるため、視覚的（直観
的）にその周波数のイメージがわかない。
【００１５】また、その表示波形中に例えばパルス状の
ノイズなどがある場合、同ノイズの時間軸方向の位置を
見るには、例えば画面の別の部分に表示されている周波
数から計算しなければならないという煩わしさがあっ
た。例えば周波数が５０Ｈｚで、ノイズが左から３番目
の縦スケール上にあるものとすれば、その時間軸方向の
位置は、（１／５０）×（３／８）秒となる。
ノイズなどがある場合、同ノイズの時間軸方向の位置を
見るには、例えば画面の別の部分に表示されている周波
数から計算しなければならないという煩わしさがあっ
た。例えば周波数が５０Ｈｚで、ノイズが左から３番目
の縦スケール上にあるものとすれば、その時間軸方向の
位置は、（１／５０）×（３／８）秒となる。
【００１６】
【課題を解決するための手段】この発明は、上記従来の
欠点を解決するためになされたもので、その構成上の特
徴は、アナログ被測定信号を所定周波数のサンプリング
信号に基づいてデジタル信号に変換するＡ／Ｄ変換回路
と、同Ａ／Ｄ変換回路で変換されたデジタル信号を記憶
する記憶部と、上記Ａ／Ｄ変換回路のサンプリング信号
を上記被測定信号に同期して出力するとともに、上記記
憶部の書き込みタイミングを制御するストレージ制御回
路と、上記被測定信号と上記サンプリング信号の位相差
を検出し、上記ストレージ制御回路に同期制御信号を与
えるＰＬＬ回路とを備え、上記Ａ／Ｄ変換回路において
所定周波数の上記サンプリング信号で上記被測定信号の
１波長分のデジタル信号を得、同デジタル信号に基づい
て上記被測定信号の波形をＣＲＴやプリンタなどの表示
部に表示するようにした波形測定装置において、上記デ
ジタル信号の周波数測定値を絶対的な時間軸座標に変換
して上記表示部に表示するようにしたことにある。
欠点を解決するためになされたもので、その構成上の特
徴は、アナログ被測定信号を所定周波数のサンプリング
信号に基づいてデジタル信号に変換するＡ／Ｄ変換回路
と、同Ａ／Ｄ変換回路で変換されたデジタル信号を記憶
する記憶部と、上記Ａ／Ｄ変換回路のサンプリング信号
を上記被測定信号に同期して出力するとともに、上記記
憶部の書き込みタイミングを制御するストレージ制御回
路と、上記被測定信号と上記サンプリング信号の位相差
を検出し、上記ストレージ制御回路に同期制御信号を与
えるＰＬＬ回路とを備え、上記Ａ／Ｄ変換回路において
所定周波数の上記サンプリング信号で上記被測定信号の
１波長分のデジタル信号を得、同デジタル信号に基づい
て上記被測定信号の波形をＣＲＴやプリンタなどの表示
部に表示するようにした波形測定装置において、上記デ
ジタル信号の周波数測定値を絶対的な時間軸座標に変換
して上記表示部に表示するようにしたことにある。
【００１７】上記被測定信号を上記表示部にドット表示
する場合において、被測定信号の周波数をｆ、被測定信
号の１波長に抽出されるデータのサンプリング個数を
Ｎ、上記時間軸座標の１ディビィジョンあたりの時間を
Ｄｔ、同１ディビィジョンあたりの表示ドット数をＤｎ
とすると、サンプリング順番がｎ番目であるデータの時
間軸座標上での位置は、（ｎ・Ｄｎ）／（ｆ・Ｎ・Ｄ
ｔ）とされる。
する場合において、被測定信号の周波数をｆ、被測定信
号の１波長に抽出されるデータのサンプリング個数を
Ｎ、上記時間軸座標の１ディビィジョンあたりの時間を
Ｄｔ、同１ディビィジョンあたりの表示ドット数をＤｎ
とすると、サンプリング順番がｎ番目であるデータの時
間軸座標上での位置は、（ｎ・Ｄｎ）／（ｆ・Ｎ・Ｄ
ｔ）とされる。
【００１８】
【作用】上記の構成によれば、ＰＬＬ回路によるサンプ
リングタイミングにて取得されたデータは、周波数測定
値から絶対的な時間軸座標に変換されて表示されるた
め、時間軸方向の読み取りが容易となる。
リングタイミングにて取得されたデータは、周波数測定
値から絶対的な時間軸座標に変換されて表示されるた
め、時間軸方向の読み取りが容易となる。
【００１９】
【実施例】この実施例においても先に説明の図４と同様
の装置が用いられるので、同装置の説明は省略する。
の装置が用いられるので、同装置の説明は省略する。
【００２０】図１にはこの発明による時間軸座標での波
形の表示例が示されているが、これを図５のＰＬＬによ
る波形表示例と比較しながら説明する。
形の表示例が示されているが、これを図５のＰＬＬによ
る波形表示例と比較しながら説明する。
【００２１】まず、図５の波形出力例において、サンプ
ルポイント番号１（図６参照、スタートポイント）から
ｎドット離れている点について、スタートポイントから
の時間差Ｔｎは、その波形の周波数をｆＨｚとすれば、 Ｔｎ＝（ｎ／ｆ）×５１２秒となる。
ルポイント番号１（図６参照、スタートポイント）から
ｎドット離れている点について、スタートポイントから
の時間差Ｔｎは、その波形の周波数をｆＨｚとすれば、 Ｔｎ＝（ｎ／ｆ）×５１２秒となる。
【００２２】これに対して、図１の波形出力において、
図５と同一のサンプル値の位置（スタートポイントから
のドット数）をｍとして、その時間差Ｔｍを求める。こ
こで、１ＤＩＶ（ディビィジョン）あたりの時間をＤ
ｔ、１ＤＩＶあたりの表示ドット数をＤｎとすると、 Ｔｍ＝ｍ×Ｄｔ／Ｄｎ秒となる。
図５と同一のサンプル値の位置（スタートポイントから
のドット数）をｍとして、その時間差Ｔｍを求める。こ
こで、１ＤＩＶ（ディビィジョン）あたりの時間をＤ
ｔ、１ＤＩＶあたりの表示ドット数をＤｎとすると、 Ｔｍ＝ｍ×Ｄｔ／Ｄｎ秒となる。
【００２３】ｎとｍは同一サンプル値と仮定したので、
Ｔｎ＝Ｔｍである。したがって、 （ｎ／ｆ）×５１２＝ｍ×Ｄｔ／Ｄｎから、 ｍ＝（ｎ×Ｄｎ）／（ｆ×５１２×Ｄｔ）が導き出され
る。
Ｔｎ＝Ｔｍである。したがって、 （ｎ／ｆ）×５１２＝ｍ×Ｄｔ／Ｄｎから、 ｍ＝（ｎ×Ｄｎ）／（ｆ×５１２×Ｄｔ）が導き出され
る。
【００２４】一例として、周波数５０ＨｚのＰＬＬによ
るサンプリングデータを１ＤＩＶが５ｍｓで、１ＤＩＶ
あたりの表示ドット数が６０の時間軸表示に変換する
と、 ｍ＝｛ｎ／（５０×５１２）｝×｛６０／（５／１
０３）｝＝０．４６８７５ｎとなり、表１に各サンプル
ポイントの時間軸への変換例を示し、図２に同データの
ドット表示例を示す。
るサンプリングデータを１ＤＩＶが５ｍｓで、１ＤＩＶ
あたりの表示ドット数が６０の時間軸表示に変換する
と、 ｍ＝｛ｎ／（５０×５１２）｝×｛６０／（５／１
０３）｝＝０．４６８７５ｎとなり、表１に各サンプル
ポイントの時間軸への変換例を示し、図２に同データの
ドット表示例を示す。
【００２５】
【表１】 このように、周波数測定値を任意の時間軸データに変換
することにより、その時間軸の読み取りがきわめて容易
となる。なお、図２に例示されているように同一時間軸
に例えば２つのデータが表示され、ＰＬＬによる出力波
形との同一性が若干損なわれることになるが、ＰＬＬ回
路の動作原理上、急激な周波数変動には追従しきれない
面もあるため、ＰＬＬがロックしていれば、実用上同一
と見て差し支えない。
することにより、その時間軸の読み取りがきわめて容易
となる。なお、図２に例示されているように同一時間軸
に例えば２つのデータが表示され、ＰＬＬによる出力波
形との同一性が若干損なわれることになるが、ＰＬＬ回
路の動作原理上、急激な周波数変動には追従しきれない
面もあるため、ＰＬＬがロックしていれば、実用上同一
と見て差し支えない。
【００２６】参考までに、図３にこの発明による波形表
示方法のフローチャートを示す。また、表示装置として
はＣＲＴ１４のほか、プリンタやＬＣＤなどが適用可能
であることは勿論である。
示方法のフローチャートを示す。また、表示装置として
はＣＲＴ１４のほか、プリンタやＬＣＤなどが適用可能
であることは勿論である。
【００２７】
【発明の効果】以上説明したように、この発明によれ
ば、ＰＬＬ回路によるサンプリングタイミングにて取得
したデータを絶対的な時間軸座標値に変換して表示する
ことが可能となり、したがって、表示される出力波形が
被測定信号の周波数を反映したものになるとともに、そ
の時間軸位置の読み取りをもきわめて容易に行なうこと
ができる。
ば、ＰＬＬ回路によるサンプリングタイミングにて取得
したデータを絶対的な時間軸座標値に変換して表示する
ことが可能となり、したがって、表示される出力波形が
被測定信号の周波数を反映したものになるとともに、そ
の時間軸位置の読み取りをもきわめて容易に行なうこと
ができる。
【図１】この発明の表示方法による波形表示例を示した
波形図。
波形図。
【図２】図１の波形図の一部分を拡大してそのドット表
示状態を示した説明図。
示状態を示した説明図。
【図３】この発明による表示方法のフローチャート。
【図４】波形測定装置のブロック線図。
【図５】ＰＬＬによりサンプリングされたデータに基づ
く出力波形図。
く出力波形図。
【図６】図５の波形図の一部分を拡大してそのドット表
示状態を示した説明図。
示状態を示した説明図。
１ 入力部 ２ フィルタ ３ Ａ／Ｄ変換回路 ４ メモリ ５ ストレージ制御回路 ６ ＰＬＬ回路 ７ 波形整形回路 ８ 周波数測定回路 ９ バスライン １０ ＣＰＵ １３ ディジタルシグナルプロセッサ １４ ＣＲＴ
Claims (2)
- 【請求項１】アナログ被測定信号を所定周波数のサンプ
リング信号に基づいてデジタル信号に変換するＡ／Ｄ変
換回路と、同Ａ／Ｄ変換回路で変換されたデジタル信号
を記憶する記憶部と、上記Ａ／Ｄ変換回路のサンプリン
グ信号を上記被測定信号に同期して出力するとともに、
上記記憶部の書き込みタイミングを制御するストレージ
制御回路と、上記被測定信号と上記サンプリング信号の
位相差を検出し、上記ストレージ制御回路に同期制御信
号を与えるＰＬＬ回路とを備え、上記Ａ／Ｄ変換回路に
おいて所定周波数の上記サンプリング信号で上記被測定
信号の１波長分のデジタル信号を得、同デジタル信号に
基づいて上記被測定信号の波形をＣＲＴやプリンタなど
の表示部に表示するようにした波形測定装置において、 上記デジタル信号の周波数測定値を絶対的な時間軸座標
に変換して上記表示部に表示するようにしたことを特徴
とする波形表示方法。 - 【請求項２】上記被測定信号を上記表示部にドット表示
するにあたって、被測定信号の周波数をｆ、同被測定信
号の１波長に抽出されるデータのサンプリング個数を
Ｎ、上記時間軸座標の１ディビィジョンあたりの時間を
Ｄｔ、同１ディビィジョンあたりの表示ドット数をＤｎ
とすると、サンプリング順番がｎ番目であるデータの時
間軸座標上での位置は、（ｎ×Ｄｎ）／（ｆ×Ｎ×Ｄ
ｔ）であることを特徴とする請求項１に記載の波形表示
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03352187A JP3086039B2 (ja) | 1991-12-13 | 1991-12-13 | 波形測定装置の波形表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03352187A JP3086039B2 (ja) | 1991-12-13 | 1991-12-13 | 波形測定装置の波形表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05196641A true JPH05196641A (ja) | 1993-08-06 |
| JP3086039B2 JP3086039B2 (ja) | 2000-09-11 |
Family
ID=18422381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03352187A Expired - Fee Related JP3086039B2 (ja) | 1991-12-13 | 1991-12-13 | 波形測定装置の波形表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3086039B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000338136A (ja) * | 1999-05-31 | 2000-12-08 | Sharp Corp | データ記録装置 |
| WO2008084620A1 (ja) * | 2007-01-09 | 2008-07-17 | Anritsu Corporation | 光信号同期サンプリング装置及びその方法並びにそれを用いる光信号モニタ装置及びその方法 |
| US7434113B2 (en) | 2002-09-30 | 2008-10-07 | Lecroy Corporation | Method of analyzing serial data streams |
| US7437624B2 (en) | 2002-09-30 | 2008-10-14 | Lecroy Corporation | Method and apparatus for analyzing serial data streams |
| US7519874B2 (en) | 2002-09-30 | 2009-04-14 | Lecroy Corporation | Method and apparatus for bit error rate analysis |
| US8041211B2 (en) | 2007-01-15 | 2011-10-18 | Anritsu Corporation | Optical signal quality monitoring apparatus and method |
-
1991
- 1991-12-13 JP JP03352187A patent/JP3086039B2/ja not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000338136A (ja) * | 1999-05-31 | 2000-12-08 | Sharp Corp | データ記録装置 |
| US7434113B2 (en) | 2002-09-30 | 2008-10-07 | Lecroy Corporation | Method of analyzing serial data streams |
| US7437624B2 (en) | 2002-09-30 | 2008-10-14 | Lecroy Corporation | Method and apparatus for analyzing serial data streams |
| US7519874B2 (en) | 2002-09-30 | 2009-04-14 | Lecroy Corporation | Method and apparatus for bit error rate analysis |
| WO2008084620A1 (ja) * | 2007-01-09 | 2008-07-17 | Anritsu Corporation | 光信号同期サンプリング装置及びその方法並びにそれを用いる光信号モニタ装置及びその方法 |
| EP2128577A1 (en) * | 2007-01-09 | 2009-12-02 | Anritsu Corporation | Optical signal synchronization sampling device, its method, optical signal monitor device used therefore, and its method |
| JPWO2008084620A1 (ja) * | 2007-01-09 | 2010-04-30 | アンリツ株式会社 | 光信号同期サンプリング装置及びその方法並びにそれを用いる光信号モニタ装置及びその方法 |
| JP4803846B2 (ja) * | 2007-01-09 | 2011-10-26 | アンリツ株式会社 | 光信号同期サンプリング装置及びその方法並びにそれを用いる光信号モニタ装置及びその方法 |
| US8098995B2 (en) | 2007-01-09 | 2012-01-17 | Anritsu Corporation | Optical signal synchronization sampling apparatus and method, and optical signal monitoring apparatus and method using the same |
| EP2128577A4 (en) * | 2007-01-09 | 2013-11-06 | Anritsu Corp | SENSING DEVICE FOR SYNCHRONIZING OPTICAL SIGNALS, METHOD, USED MONITORING DEVICE FOR OPTICAL SIGNALS AND METHOD |
| US8041211B2 (en) | 2007-01-15 | 2011-10-18 | Anritsu Corporation | Optical signal quality monitoring apparatus and method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3086039B2 (ja) | 2000-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4928251A (en) | Method and apparatus for waveform reconstruction for sampled data system | |
| JP3311889B2 (ja) | サンプリング信号発生回路 | |
| EP0218406A2 (en) | Sampling clock generation circuit | |
| US20030128021A1 (en) | Signal acquisition method and apparatus using integrated phase locked loop | |
| JPH0782052B2 (ja) | タイミング・パルスのジッタ測定方法 | |
| JPH1041812A (ja) | Ｐｌｌ回路 | |
| JPS63218869A (ja) | スペクトラムアナライザ | |
| JP3086039B2 (ja) | 波形測定装置の波形表示方法 | |
| JP3135635B2 (ja) | パワーアナライザ装置 | |
| JP2000284002A (ja) | ピーク検出装置、および、ピーク検出方法 | |
| JP3016043B2 (ja) | パワーアナライザ装置 | |
| JPS63500676A (ja) | 調波抜取論理アナライザ | |
| JP3038613B2 (ja) | パワーアナライザ装置 | |
| JPH04282917A (ja) | クロック発生装置 | |
| JPH08262082A (ja) | サンプリング・デジタイザ | |
| KR100452387B1 (ko) | 화면디스플레이장치 | |
| JP3720120B2 (ja) | 波形生成装置 | |
| JP3409844B2 (ja) | クロック位相自動調整システムおよび方法 | |
| JPH09186976A (ja) | 周波数変換回路 | |
| JP2531437B2 (ja) | ビデオ信号検査装置 | |
| KR960036796A (ko) | 디지탈 컨버젼스 보정 장치와 방법 | |
| JPS6170458A (ja) | アナログ波形生成装置 | |
| JPH04299391A (ja) | 波形表示装置 | |
| JPH02236177A (ja) | 素子特性測定装置 | |
| JPH0272787A (ja) | 磁気テープにおいてスキユー・エラーを決定する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000531 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |