JPH05191298A - パリティビット送出方法 - Google Patents
パリティビット送出方法Info
- Publication number
- JPH05191298A JPH05191298A JP4004425A JP442592A JPH05191298A JP H05191298 A JPH05191298 A JP H05191298A JP 4004425 A JP4004425 A JP 4004425A JP 442592 A JP442592 A JP 442592A JP H05191298 A JPH05191298 A JP H05191298A
- Authority
- JP
- Japan
- Prior art keywords
- data
- parity
- bit
- bus
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】並列データバスにおけるパリティビットの送出
方法に関し、１ビットのパリティビットで、並列伝送さ
れる複数系列のデータに対するパリティチェックを可能
ならしることを目的とする。 【構成】 １フレームで１ビット送出するＮ系列のデー
タ（Ｄ1 〜ＤN ）のＮフレーム分を、並列バス（Ｂ１〜
ＢＮ）で伝送する際のパリティの送出方法であって、１
系列のパリティバスＢＰを設け、第ｎ（ｎ＝１〜Ｎ）フ
レームでは、第ｎ（ｎ＝１〜Ｎ）データ系列の第ｎ（ｎ
＝１〜Ｎ）フレームのデータに対するパリティビットを
該パリティバスに送出するようにした構成である。全デ
ータ系列のパリティを１ビットのパリティバスを介して
フレーム単位に時分割で送出できるので、全データ系列
（ビット）のパリティチェックができる。
方法に関し、１ビットのパリティビットで、並列伝送さ
れる複数系列のデータに対するパリティチェックを可能
ならしることを目的とする。 【構成】 １フレームで１ビット送出するＮ系列のデー
タ（Ｄ1 〜ＤN ）のＮフレーム分を、並列バス（Ｂ１〜
ＢＮ）で伝送する際のパリティの送出方法であって、１
系列のパリティバスＢＰを設け、第ｎ（ｎ＝１〜Ｎ）フ
レームでは、第ｎ（ｎ＝１〜Ｎ）データ系列の第ｎ（ｎ
＝１〜Ｎ）フレームのデータに対するパリティビットを
該パリティバスに送出するようにした構成である。全デ
ータ系列のパリティを１ビットのパリティバスを介して
フレーム単位に時分割で送出できるので、全データ系列
（ビット）のパリティチェックができる。
Description
【０００１】
【産業上の利用分野】本発明は、並列データバスにおけ
るパリティビットの送出方法に関する。
るパリティビットの送出方法に関する。
【０００２】
【従来の技術】二進データの伝送誤りを検出する方法の
一つとしてパリティ検査が広く採用されている。
一つとしてパリティ検査が広く採用されている。
【０００３】並列データバスでは、複数ビットのデータ
を同一タイミングで伝送する。この際のパリティビット
の送出方法には次の二つがある。まず、第一の方法は、
図４に示すように、データ送出部は、Ｎ本の伝送線から
なる並列データバスにＮビットのデータを送出する際
に、パリティ生成部でＮビットを対象とした１ビットの
パリティビットを生成し専用のパリティバスにデータと
並列に送出する。受信部は受信したＮビットのデータか
らパリティを１ビット生成しパリティバスから受信した
パリティビットと比較してパリティ検査を行う方法であ
る。
を同一タイミングで伝送する。この際のパリティビット
の送出方法には次の二つがある。まず、第一の方法は、
図４に示すように、データ送出部は、Ｎ本の伝送線から
なる並列データバスにＮビットのデータを送出する際
に、パリティ生成部でＮビットを対象とした１ビットの
パリティビットを生成し専用のパリティバスにデータと
並列に送出する。受信部は受信したＮビットのデータか
らパリティを１ビット生成しパリティバスから受信した
パリティビットと比較してパリティ検査を行う方法であ
る。
【０００４】ところで、データ送出部が送出するデータ
のビット幅がＮより小さい場合には、下の図に示すよう
にＮ本の並列データバスの１部を使用するようにして、
複数のデータ送出部からの複数系列のデータを共通の並
列データバスにより伝送することがある。例えば１、２
ビット線にデータ送出部＃１からの２ビット幅のデータ
を、また３、４ビット線に＃２のデータ送出部からの２
ビット幅のデータを送出する。
のビット幅がＮより小さい場合には、下の図に示すよう
にＮ本の並列データバスの１部を使用するようにして、
複数のデータ送出部からの複数系列のデータを共通の並
列データバスにより伝送することがある。例えば１、２
ビット線にデータ送出部＃１からの２ビット幅のデータ
を、また３、４ビット線に＃２のデータ送出部からの２
ビット幅のデータを送出する。
【０００５】また、時分割多重化装置内の時分割多重化
バスでは、送出部から各ビット線に送出されるデータ
は、複数のタイムスロットを有するフレーム内の特定タ
イムスロットに割当てられて、各フレームで１ビットず
つ伝送される。
バスでは、送出部から各ビット線に送出されるデータ
は、複数のタイムスロットを有するフレーム内の特定タ
イムスロットに割当てられて、各フレームで１ビットず
つ伝送される。
【０００６】この場合に、二箇所のデータ送出部から、
同一タイムスロットでそれぞれ２ビットのデータが４本
のデータビット線に送出されるが、各データ送出部は前
記タイムスロットと同じタイムスロットでパリティビッ
トを１ビットずつ生成・送出し、パリティビットは２ビ
ットとなる。しかし、パリティバスは一本しかないので
２ビットを同時には伝送できない。従って、パリティチ
ェックを行うことができない。
同一タイムスロットでそれぞれ２ビットのデータが４本
のデータビット線に送出されるが、各データ送出部は前
記タイムスロットと同じタイムスロットでパリティビッ
トを１ビットずつ生成・送出し、パリティビットは２ビ
ットとなる。しかし、パリティバスは一本しかないので
２ビットを同時には伝送できない。従って、パリティチ
ェックを行うことができない。
【０００７】この対策として、図５に示す如く、各デー
タビット毎にパリティ生成部81を設け、データビット数
と同じＮビットのバリティビットを送出し、受信側では
全データビットに対してそれぞれパリティチェックを行
う方法がある。この方法によれば、複数のデータ送出部
が時分割多重部であって、同一のタイムスロットで異な
るビット線にデータを送出する場合にも、それぞれのデ
ータのパリティビットを並列に送出できるのでパリティ
チェックが可能となる。
タビット毎にパリティ生成部81を設け、データビット数
と同じＮビットのバリティビットを送出し、受信側では
全データビットに対してそれぞれパリティチェックを行
う方法がある。この方法によれば、複数のデータ送出部
が時分割多重部であって、同一のタイムスロットで異な
るビット線にデータを送出する場合にも、それぞれのデ
ータのパリティビットを並列に送出できるのでパリティ
チェックが可能となる。
【０００８】
【発明が解決しようとする課題】上記の第二の方法で
は、パリティバスの本数をデータバスのビット単位に設
ける必要があるので、パリティビットのバスの本数が増
大し、また受信側の検査回路もビット数分だけ設ける必
要があり装置が複雑になるという問題があった。
は、パリティバスの本数をデータバスのビット単位に設
ける必要があるので、パリティビットのバスの本数が増
大し、また受信側の検査回路もビット数分だけ設ける必
要があり装置が複雑になるという問題があった。
【０００９】本発明は上記課題に鑑み創出されたもの
で、並列データバスの各ビットの誤りを検出できるパリ
ティ送出方法であって、１ビットのパリティビットで複
数系列のデータに対するパリティチェックを可能ならし
るパリティビット送出方法を提供することを目的とす
る。
で、並列データバスの各ビットの誤りを検出できるパリ
ティ送出方法であって、１ビットのパリティビットで複
数系列のデータに対するパリティチェックを可能ならし
るパリティビット送出方法を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】図１は、本発明のパリテ
ィビット送出方法の原理図である。上記問題点を解決す
るため、本発明のパリティビット送出方法は、図１に示
す如く、１フレームで１ビット送出するＮ系列のデータ
（Ｄ1 〜ＤN ）のＮフレーム分を、並列バス（Ｂ１〜Ｂ
Ｎ）で伝送する際のパリティの送出方法であって、１系
列のパリティバスＢＰを設け、第ｎ（ｎ＝１〜Ｎ）フレ
ームでは、第ｎ（ｎ＝１〜Ｎ）データ系列の第ｎ（ｎ＝
１〜Ｎ）フレームのデータに対するパリティビットを該
パリティバスに送出するようにした構成である。
ィビット送出方法の原理図である。上記問題点を解決す
るため、本発明のパリティビット送出方法は、図１に示
す如く、１フレームで１ビット送出するＮ系列のデータ
（Ｄ1 〜ＤN ）のＮフレーム分を、並列バス（Ｂ１〜Ｂ
Ｎ）で伝送する際のパリティの送出方法であって、１系
列のパリティバスＢＰを設け、第ｎ（ｎ＝１〜Ｎ）フレ
ームでは、第ｎ（ｎ＝１〜Ｎ）データ系列の第ｎ（ｎ＝
１〜Ｎ）フレームのデータに対するパリティビットを該
パリティバスに送出するようにした構成である。
【００１１】
【作用】各フレームでは、一つのデータ系列のパリティ
ビットだけが送出されるので、パリティバスは一本で済
み、従来技術に比べてバスの本数が削減される。受信側
では、各フレームに対応するデータ系列を送信側と同期
して選択し、パリティバスからのパリテイビットとの間
でパリティチェックを行う。各データ系列はＮフレーム
毎に１フレーム分のパリティチェックがなされるが、デ
ータ線の故障は時間的に変動しないものが大部分なの
で、Ｎフレームに一回のパリティチェックでほぼ十分に
データバスの故障を検出できるものと思われる。
ビットだけが送出されるので、パリティバスは一本で済
み、従来技術に比べてバスの本数が削減される。受信側
では、各フレームに対応するデータ系列を送信側と同期
して選択し、パリティバスからのパリテイビットとの間
でパリティチェックを行う。各データ系列はＮフレーム
毎に１フレーム分のパリティチェックがなされるが、デ
ータ線の故障は時間的に変動しないものが大部分なの
で、Ｎフレームに一回のパリティチェックでほぼ十分に
データバスの故障を検出できるものと思われる。
【００１２】
【実施例】以下添付図により本発明の実施例を説明す
る。図２は本発明の実施例の構成図、図３はその動作タ
イミングチャートである。
る。図２は本発明の実施例の構成図、図３はその動作タ
イミングチャートである。
【００１３】図２は時分割多重化装置内でのデータバス
を示すもので、複数のデータ送出部（図では１個だけを
示した）からのデータが８ビットのバスを時分割使用し
て受信側に伝送される。
を示すもので、複数のデータ送出部（図では１個だけを
示した）からのデータが８ビットのバスを時分割使用し
て受信側に伝送される。
【００１４】１は時分割多重化データバスで、８本のデ
ータ伝送線Ｂ１〜Ｂ８と１本のパリティビット伝送線Ｂ
Ｐとからなる。２はデータ送出部で、データバスに送出
する複数ビット並列のデータを発生するデータ供給部３
と該データに対するパリティビットを生成するパリティ
生成部４とからなる。そして、このデータ送出部２の複
数が並列データバスにデータを送出する。
ータ伝送線Ｂ１〜Ｂ８と１本のパリティビット伝送線Ｂ
Ｐとからなる。２はデータ送出部で、データバスに送出
する複数ビット並列のデータを発生するデータ供給部３
と該データに対するパリティビットを生成するパリティ
生成部４とからなる。そして、このデータ送出部２の複
数が並列データバスにデータを送出する。
【００１５】パリティ生成部４において、41-1〜41-8は
各ビット線毎に設けられたインバータよりなるパリティ
生成回路で、常にビット線上のデータ値の反転して奇数
パリティを生成している。42は３ビットの切替制御信号
に従ってパリティ生成回路からのパリティビットを順次
切り換える生成パリティセレクタである。43-1〜43-8、
43-Pは図示しない多重化タイミング制御部からのイネー
ブル信号EN1 〜EN8 およびENP でそれぞれ制御され、デ
ータ供給部３から出力されるデータを所定のタイムスロ
ットで並列データバスに送出するスリーステートバッフ
ァなどのバスドライバである。44は生成パリティセレク
タ42に、切替制御信号を供給するカウンタである。
各ビット線毎に設けられたインバータよりなるパリティ
生成回路で、常にビット線上のデータ値の反転して奇数
パリティを生成している。42は３ビットの切替制御信号
に従ってパリティ生成回路からのパリティビットを順次
切り換える生成パリティセレクタである。43-1〜43-8、
43-Pは図示しない多重化タイミング制御部からのイネー
ブル信号EN1 〜EN8 およびENP でそれぞれ制御され、デ
ータ供給部３から出力されるデータを所定のタイムスロ
ットで並列データバスに送出するスリーステートバッフ
ァなどのバスドライバである。44は生成パリティセレク
タ42に、切替制御信号を供給するカウンタである。
【００１６】５は受信側のパリティチェック部で、バス
から受信したデータを選択するデータセレクタ51と、選
択されたデータとパリティバスからのパリティビットと
を照合してパリティ検査を行うパリティ検査回路52と、
データセレクタ51に３ビットの切替制御信号を供給する
カウンタ53とからなる。
から受信したデータを選択するデータセレクタ51と、選
択されたデータとパリティバスからのパリティビットと
を照合してパリティ検査を行うパリティ検査回路52と、
データセレクタ51に３ビットの切替制御信号を供給する
カウンタ53とからなる。
【００１７】６は装置内タイミング生成部で、データ伝
送フレーム周期に等しいフレームパルスＦＰとフレーム
パルスのデータビット幅倍（図では８倍）の周期のマル
チフレームパルスＭＦＰとを発生して、各データ送出部
と受信部のカウンタ44,53 とに供給する。
送フレーム周期に等しいフレームパルスＦＰとフレーム
パルスのデータビット幅倍（図では８倍）の周期のマル
チフレームパルスＭＦＰとを発生して、各データ送出部
と受信部のカウンタ44,53 とに供給する。
【００１８】これらのカウンタ44,53 はＭＦＰでリセッ
トされ、以後フレームパルスＦＰで１ずつインクリメン
トする計数値を切替制御信号として、それぞれのセレク
タに出力する。従って複数のデータ送出部およびデータ
受信部では、マルチフレームパルスＭＦＰに同期して、
フレーム周期で同じ順序にパリティ対象データビットが
セレクタにによって切替選択される。
トされ、以後フレームパルスＦＰで１ずつインクリメン
トする計数値を切替制御信号として、それぞれのセレク
タに出力する。従って複数のデータ送出部およびデータ
受信部では、マルチフレームパルスＭＦＰに同期して、
フレーム周期で同じ順序にパリティ対象データビットが
セレクタにによって切替選択される。
【００１９】次に図３のタイムチャートにより、動作を
説明する。図３の動作タイミングチャートは、データ送
出側が、図２で示したデータ送出部２を＃１および＃２
の２個有し、両送出部が同一のタイムスロットで時分割
多重化バスに２ビットのデータを送出する場合を例にと
り、バスドライバのイネーブル信号のタイミング関係を
示すものである。データ送出部＃1 は、 EN1＃1, EN2＃
2 により、ビット１とビット２の２本のビット線に各フ
レームのタイムスロット“２”で２ビットのデータを送
出するものとする。このとき、＃１、＃２の２フレーム
のタイミングだけＥＮＰ＃１をイネーブルとしてビット
１、ビット２に対応するパリティを１フレーム１ビット
でパリティバスに送出する。またデータ送出部＃2 はＥ
Ｎ３＃２、ＥＮ４＃２によりビット３とビット４とを使
って同一タイムスロット“２”で２ビットのデータを送
出するが、＃２のパリティバスドライバはフレーム＃
３、＃４の時だけイネーブルとなるようにＥＮＰ＃２で
制御され、＃２のパリティ生成部はビット３、４に対応
するパリティを送出する。。
説明する。図３の動作タイミングチャートは、データ送
出側が、図２で示したデータ送出部２を＃１および＃２
の２個有し、両送出部が同一のタイムスロットで時分割
多重化バスに２ビットのデータを送出する場合を例にと
り、バスドライバのイネーブル信号のタイミング関係を
示すものである。データ送出部＃1 は、 EN1＃1, EN2＃
2 により、ビット１とビット２の２本のビット線に各フ
レームのタイムスロット“２”で２ビットのデータを送
出するものとする。このとき、＃１、＃２の２フレーム
のタイミングだけＥＮＰ＃１をイネーブルとしてビット
１、ビット２に対応するパリティを１フレーム１ビット
でパリティバスに送出する。またデータ送出部＃2 はＥ
Ｎ３＃２、ＥＮ４＃２によりビット３とビット４とを使
って同一タイムスロット“２”で２ビットのデータを送
出するが、＃２のパリティバスドライバはフレーム＃
３、＃４の時だけイネーブルとなるようにＥＮＰ＃２で
制御され、＃２のパリティ生成部はビット３、４に対応
するパリティを送出する。。
【００２０】一方受信側では、ビットセレクタが送出側
に同期してビット線を選択し検査対象となるデータを取
込み、パリティチェック部ではそのときパリティビット
バスを介して送られてきたパリティビットと照合する。
これにより、フレーム＃１のタイミングでは第一ビット
のデータのパリティが、フレーム＃２のタイミングでは
第二ビットのデータのパリティが、・・・・以下同様に
してフレーム＃８のタイミングでは第８ビットのデータ
のパリティが検査される。次のフレーム以降でも、＃９
フレームを＃１フレームとして同様に第一ビット〜第８
ビットのパリティチェックが繰り返される。
に同期してビット線を選択し検査対象となるデータを取
込み、パリティチェック部ではそのときパリティビット
バスを介して送られてきたパリティビットと照合する。
これにより、フレーム＃１のタイミングでは第一ビット
のデータのパリティが、フレーム＃２のタイミングでは
第二ビットのデータのパリティが、・・・・以下同様に
してフレーム＃８のタイミングでは第８ビットのデータ
のパリティが検査される。次のフレーム以降でも、＃９
フレームを＃１フレームとして同様に第一ビット〜第８
ビットのパリティチェックが繰り返される。
【００２１】
【発明の効果】以上説明した如く、本発明によれば、そ
れぞれがパリティビットを生成する複数のデータ送出部
からの複数のデータが並列データバス上で、フレーム内
の同一タイムスロットに多重化される場合でも、多重化
された全データに対するパリティビットを１ビットで送
出でき、データバス幅を増大させることなくパリティチ
ェックが可能となるという効果がある。
れぞれがパリティビットを生成する複数のデータ送出部
からの複数のデータが並列データバス上で、フレーム内
の同一タイムスロットに多重化される場合でも、多重化
された全データに対するパリティビットを１ビットで送
出でき、データバス幅を増大させることなくパリティチ
ェックが可能となるという効果がある。
【図１】 本発明のパリティビット送出方法の原理図
【図２】 実施例の構成図
【図３】 図２の動作タイミングチャート
【図４】 従来のパリティビット送出方法（その１）
【図５】 従来のパリティビット送出方法（その２）
１…並列データバス、Ｂ１〜ＢＮ…データ伝送線、ＢＰ
…１ビットのパリティバス、Ｄ１〜ＤＮ…データ系列、
２…データ送出部、３…データ供給部、４…パリティ生
成部、41-1〜41-8…パリティ生成回路、42…生成パリテ
ィセレクタ、43-1〜43-8、43-P…バスドライバ、44…カ
ウンタ、５…パリティチェック部、51…データセレク
タ、52…パリティ検査回路、53…カウンタ、６…装置内
タイミング生成部
…１ビットのパリティバス、Ｄ１〜ＤＮ…データ系列、
２…データ送出部、３…データ供給部、４…パリティ生
成部、41-1〜41-8…パリティ生成回路、42…生成パリテ
ィセレクタ、43-1〜43-8、43-P…バスドライバ、44…カ
ウンタ、５…パリティチェック部、51…データセレク
タ、52…パリティ検査回路、53…カウンタ、６…装置内
タイミング生成部
Claims (1)
- 【請求項１】 １フレームで１ビット送出するＮ系列の
データ（Ｄ1 〜ＤN ）のＮフレーム分を、並列バス（Ｂ
１〜ＢＮ）で伝送する際のパリティの送出方法であっ
て、 １系列のパリティバス（ＢＰ）を設け、 第ｎ（ｎ＝１〜Ｎ）フレームでは、第ｎ（ｎ＝１〜Ｎ）
データ系列の第ｎ（ｎ＝１〜Ｎ）フレームのデータに対
するパリティビットを該パリティバスに送出するように
したことを特徴とするパリティビット送出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4004425A JPH05191298A (ja) | 1992-01-14 | 1992-01-14 | パリティビット送出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4004425A JPH05191298A (ja) | 1992-01-14 | 1992-01-14 | パリティビット送出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05191298A true JPH05191298A (ja) | 1993-07-30 |
Family
ID=11583908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4004425A Withdrawn JPH05191298A (ja) | 1992-01-14 | 1992-01-14 | パリティビット送出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05191298A (ja) |
-
1992
- 1992-01-14 JP JP4004425A patent/JPH05191298A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2529682B2 (ja) | クロックを同期する方法及び装置 | |
| US7826446B2 (en) | System for and method of providing a header and a trailer in data packets | |
| US4916695A (en) | Stored program controlled real time system including three substantially identical processors | |
| US5442636A (en) | Circuit and method for alignment of digital information packets | |
| US5812556A (en) | Fault tolerant switch fabric with control and data correction by hamming codes and error inducing check register | |
| US6002714A (en) | Data, path and flow integrity monitor | |
| JPH05191298A (ja) | パリティビット送出方法 | |
| US6490317B1 (en) | Data, path and flow integrity monitor | |
| US5220558A (en) | Drop/insert multiplexer for data channel access units | |
| US4852097A (en) | Method for forming data block protection information for serial data bit sequences by means of cyclical binary codes | |
| US5144628A (en) | Microprogram controller in data processing apparatus | |
| JP2616409B2 (ja) | ポインタ処理回路 | |
| JP3606957B2 (ja) | シリアルデータ伝送システム | |
| JP2576387B2 (ja) | データ通信装置 | |
| JPH10222386A (ja) | パリティエラー検出方式 | |
| JPH0653938A (ja) | シリアルデータ伝送方式 | |
| JP2785275B2 (ja) | シリアル／パラレル変換回路の監視回路 | |
| JPS60235548A (ja) | 信号フレ−ムの伝送方式 | |
| JP2000183706A (ja) | クロックの分配方法及び回路 | |
| JP4538162B2 (ja) | 伝送路試験回路 | |
| JPH07250049A (ja) | 冗長構成切替え方式 | |
| JPS59188257A (ja) | 信号伝送方式 | |
| JPH06104954A (ja) | データ転送方法 | |
| JPH0683293B2 (ja) | 信号処理回路 | |
| JPH05173816A (ja) | データ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |