JPH05190499A - エッチング装置および半導体基板の製造方法 - Google Patents

エッチング装置および半導体基板の製造方法

Info

Publication number
JPH05190499A
JPH05190499A JP4003672A JP367292A JPH05190499A JP H05190499 A JPH05190499 A JP H05190499A JP 4003672 A JP4003672 A JP 4003672A JP 367292 A JP367292 A JP 367292A JP H05190499 A JPH05190499 A JP H05190499A
Authority
JP
Japan
Prior art keywords
etching
semiconductor substrate
substrate
semiconductor
layer thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4003672A
Other languages
English (en)
Inventor
Katsutada Horiuchi
勝忠 堀内
Shigeru Aoki
茂 青木
Tatsumi Mizutani
巽 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4003672A priority Critical patent/JPH05190499A/ja
Publication of JPH05190499A publication Critical patent/JPH05190499A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】所望厚さで、かつ、厚さばらつきが極めて少な
い半導体層をもった多層構造半導体基板を製造する。 【構成】膜厚測定器により帰還制御され、かつ、プラズ
マ引出し窓でエッチング領域を制御されたガスエッチン
グ装置、およびこの装置により厚さばらつきをもつ半導
体層を均一層厚化する。 【効果】半導体層厚の制御性の悪さをその層厚分布に従
って帰還制御しながら修正できるので層厚分布を格段に
改善できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は複数の半導体層または絶
縁膜の重ね合わせ構造よりなる半導体基板の製造方法お
よびその製造装置に係り、特に、その主表面を構成する
半導体層の層厚均一化に優れた半導体基板の製造方法お
よびその製造装置に関する。
【0002】
【従来の技術】半導体基板上に絶縁膜及び半導体層が構
成された多層構造半導体基板は、いわゆる、SOI(シ
リコン・オン・インシュレータ;Silicon on insulato
r)として公知であり、その製造方法に関しても種々の
手法が提案されている。SOI構造において、二枚のウ
エハを接着剤なしで直接貼合せてから片面を機械研磨で
薄化する、いわゆる、直接貼合せ法はSOI層の結晶性
に優れていることから最も実用的とされている。直接貼
合せによるSOI構造の最大の欠点はSOI層厚の制御
性が悪いことであり、現状で±0.5μm 程度の制御性
である。
【0003】このSOI層厚の制御性はSOI層の薄化
工程、特に、機械研削の精度に大きく左右される。SO
I層厚の制御は半導体基板厚さの測定に基づいている。
【0004】±0.5μm なる精度は研削前における半
導体基板全体厚さの約1/1000と極めて高精度の値
にも係らず半導体装置としての要求は±0.1μm 以下
と更に高精度のSOI膜厚分布が要求されている。この
要求を満たすため、SOI層厚制御の基準を半導体基板
全体厚さではなく貼合せ面又はそれに近似した面からの
厚さとする必要がある。
【0005】この観点の下に機械研削と機械的・化学的
研磨で薄化したSOI層の層厚分布を予め測定し、測定
結果に基づき厚い部分のみを局所的に再度研磨する手法
も知られている。しかし、この手法では局所研磨領域以
外の領域も化学研磨液のためエッチングが進み、特に表
面粗さが悪くなる欠点が生じる。また他の欠点として局
所研磨中は半導体基板上には化学研磨液が存在するため
研磨装置内でSOI層厚を測定し、その測定結果に基づ
いて研磨を帰還制御することができない。即ち、半導体
基板を一度研磨装置より取り出してSOI層厚を別途層
厚測定装置に導入し、測定してから再び研磨装置に装着
し直さねばならず、装着による研磨特性の変動の影響を
避けることができない。
【0006】一方、従来のガスプラズマによるエッチン
グ装置ではエッチングの均一性を高める手段として被エ
ッチング基板面積に比べてプラズマ引出し窓の面積を十
分大きくすることにより被エッチング基板に入射される
プラズマ密度を均一化することに努めてきた。従って、
元から層厚分布が存在する基板に対して従来のガスエッ
チング装置ではその層厚分布を解消させることは不可能
であった。
【0007】
【発明が解決しようとする課題】本発明の目的は従来手
法に基づく半導体基板、特に二枚の半導体基板を貼合せ
た多層基板における半導体層の層厚制御に関し、半導体
層薄化装置内で半導体層厚分布を測定しつつその結果を
局所薄化に帰還制御させ、半導体層厚分布を均一化する
ことにある。
【0008】
【課題を解決するための手段】上記目的を達成するため
に本発明では半導体層の薄化手段として従来のガスエッ
チング装置の概念とまったく反対の概念を導入し、被エ
ッチング基板面積に比べて十分に小さな所望直径のプロ
ーブによるガスエッチングを導入する。さらに、このエ
ッチング装置に組み込まれた光学的手段による半導体層
厚測定装置でエッチング量を帰還制御する。ガスエッチ
ング法としては低真空雰囲気で形成させたプラズマを利
用するもの、方向性をもつイオン照射によるもの、が利
用可能であるが、加工すべき半導体層への損傷を低減す
る観点にたてばプラズマによる局所エッチング法が望ま
しい。なお、プラズマジェットにより大気中に噴出させ
たプラズマプローブを用いることにより大気圧雰囲気で
の局所エッチングと光学的手段による半導体層厚測定装
置を組み合わせたエッチング帰還制御方法も本発明の目
的を達成するのには有効である。
【0009】
【作用】機械的研磨法による局所的研磨では研磨面積の
設定は研磨治具で決定され、所望により研磨面積を変更
する場合は設定面積よりさらに微小面積の研磨治具によ
り複数回研磨を施すことにより所望領域の薄化を実施す
ることができる。しかし研磨治具面積の微細化は研磨時
間の増加をもたらし、生産効率を損なう欠点がある。ま
た機械的研磨法では通常、研磨液を用いるため研磨中は
半導体基板表面は研磨液で覆われており研磨すべき半導
体層の層厚を研磨装置内で正確に測定することは極めて
困難であり、研磨液を除去して別途層厚を測定する必要
があった。研磨による半導体基板の損傷を抑えるため、
化学的・機械的研磨法を用いることもよく行われてい
る。この場合、研磨が施されている局所領域以外の領域
も研磨液で覆われているため化学的研磨液による研磨領
域以外での制御外のエッチングの進行により半導体層厚
のばらつきの増加や表面粗さの増大等の欠点が生じる。
【0010】一方、本発明では局所研磨法としてガスエ
ッチを用いる。従ってエッチング面積の制御はプラズマ
またはイオン密度の制御などで対処できるため試料位
置,ガス圧、または収束用磁石などを電気的に制御すれ
ばよい。即ち、電気的に制御可能であり、機械的研磨法
による局所研磨に比べて研磨面積の変更が瞬時にでき、
制御性で格段に優位である。また、ガスエッチの場合、
研磨領域以外に対してなんの影響も与えない。本発明
で、エッチング雰囲気は真空、または大気であり半導体
層の層厚測定をエッチング装置内で行うことに何の問題
もない。エッチング中に層厚を同時に測定することも可
能であり、従って、層厚測定結果によるエッチング量お
よびエッチング領域の帰還制御も可能である。
【0011】
【実施例】
〈実施例1〉図1は本発明によるエッチング装置を模式
的に示す断面図である。図において、2.45GHz の
マイクロ波で励起された電子サイクロトロン共鳴(以下
ECR:Electron Cyclotorn Resonanceと略記する)によ
るプラズマを直径5mmの石英製プラズマ引出し窓2より
試料室1に導入した。試料室1は排気系および反応ガス
導入系に接続されている。局所エッチングすべき半導体
層4と絶縁膜5および支持基板3よりなる半導体基板3
0は所望エッチング領域をプラズマ引出し窓2直下に制
御する試料台6上に設置されている。試料台6は水平面
(X,Y)および高さZ方向の所望位置に移動するよう
に試料室1外部の基板位置制御装置に接続されている。
エッチング領域の制御は試料台6の高さ、すなわち、半
導体基板30とプラズマ引出し窓2間の距離を制御して
行った。所望時間の局所エッチングを施したのち、半導
体基板30は膜厚測定器の直下Aの位置に移動され、エ
ッチング量を測定した。測定結果に基づき半導体層4の
設計膜厚より厚い領域部分のみに再び局所エッチングを
施し、半導体基板30全面において所望膜厚の半導体層
4を得た。なお、局所エッチングは真空度0.002Tor
r 、エッチングガスとして六フッ化硫黄(SF6)、最
大エッチング速度0.5μm /分の条件で行った。
【0012】本発明では支持基板3および絶縁膜5上の
半導体層4の層厚が2±0.5μmなる市販の貼合せ半
導体基板を用いて、局所エッチングを施したが、半導体
層4の層厚として1±0.05μm と層厚分布を十倍に
まで改善することができた。さらに、本実施例の半導体
製造装置により製造した半導体基板につき半導体層4の
結晶性をジルトルエッチと称される欠陥検出法により検
査したが、通常の単結晶基板と何ら違いがなく結晶性に
関し、問題点は見出し得なかった。
【0013】〈実施例2〉本実施例では実施例1におけ
るECRプラズマエッチングの代りに高周波プラズマを
用いた反応性イオンエッチング(RIE:Reactive Ion
Etchingと略記する)により局所エッチングを施した。
試料室1の真空度は0.02Torr 、エッチングガスには
臭化水素(HBr)を用いた。最大エッチング速度はお
よそ0.1μm/分であった。本実施例ではイオンの垂
直入射によって反応が生じるのでプラズマ引出し窓の微
細化による高精度の局所エッチングが実現できた。半導
体層4の層厚としては1±0.05μm と前記実施例1
と同程度の制御性であった。
【0014】本実施例に基づく半導体製造装置により製
造した半導体基板30で、さらに機械的・化学的研磨法
により最終研磨を施した。最終研磨によっては半導体層
4の層厚はほとんど減少せず、表面粗さが改善された。
即ち、最終研磨を施す前の表面粗さは二乗平均で0.8
nmであったものが0.3nmにまで改善された。最終
研磨において、機械的研磨成分を強めることにより二乗
平均粗さは0.5nm 以下にまで改善できる。本方法に
基づいた半導体基板30の半導体層4に80nm厚の熱
酸化シリコン酸化膜を形成し、その絶縁耐圧を測定した
が、二乗平均粗さが0.5nm 以下の超平坦半導体層に
形成した絶縁耐圧はその分布も小さく、107V/cm以
上と絶対値も大きな値を示した。一方、二乗平均粗さが
0.6nm以上と表面粗さが劣る半導体層4に関しては
絶縁耐圧に大きなばらつきが生じる結果となった。
【0015】〈実施例3〉図2は本発明による他のエッ
チング装置を模式的に示す断面図である。図において、
局所エッチング法として高周波プラズマによるスパッタ
エッチングを用いた。また局所エッチング中にレーザ光
を用いた偏光膜厚測定器(エリプソメータ)によりエッチ
ング領域の半導体層厚4を連続的に測定した。なお、エ
リプソメータ測定においてはプラズマ光の影響を避ける
ため試料室へのレーザ光の入射がパルス的になるように
設定し、それに同期させて測定するいわゆるロックイン
方式を用いた。機械研磨により半導体層4の層厚が2±
0.5μm であった市販の貼合せ半導体基板30に対し
て本実施例のエッチング装置により層厚が厚い領域に局
所エッチングを施し、全面での層厚均一性を高めるべく
帰還制御した。その結果、半導体層4の層厚として0.
5±0.05μmと層厚分布を十倍にまで改善すること
ができた。
【0016】半導体基板30の結晶性をジルトルエッチ
液により評価したところ、104 個/cm2のエッチピッ
トがみられ、結晶性に問題があることがわかった。局所
エッチングを施した半導体基板に関し、600℃の窒素
雰囲気で30分熱処理を施し、その後、ジルトルエッチ
液により評価したところエッチピット数は数個となり、
通常の単結晶シリコン基板と同程度の結晶性にまで改善
されることがわかった。
【0017】600℃の熱処理を施した半導体基板に関
し、更に熱酸化法により約0.5μmのシリコン酸化膜
を形成し、その酸化膜をフッ酸水溶液で除去することに
より層厚が0.2±0.05μmと極薄の半導体層4を絶
縁膜5上にもつ半導体基板を製造できた。なお、熱酸化
法の代りに機械研磨法を用いて極薄半導体層を製造して
もなんら問題はない。
【0018】本実施例では説明の都合上局所エッチング
法としてRIE法について記載したが局所エッチング法
はプラズマをビーム状に大気中に発射するいわゆるプラ
ズマジェットと称される方法によってもなんらさしつか
えない。
【0019】さらに実施例1から実施例3において、説
明の都合上局所エッチングにより半導体層厚を制御する
半導体基板としていわゆる、SOI基板について記載し
たが、半導体基板は絶縁膜5が介在されず、異種半導体
基板の貼合せよりなる多層構造半導体基板であってもな
んらさしつかえない。また、本発明は半導体基板の局所
エッチングについて記載したが、半導体基板以外の任意
材料基板、例えば、ガラス基板,セラミック基板などに
対しても適用できる。
【0020】
【発明の効果】本発明によれば、従来のウエハ貼合せS
OI基板の最大の欠点であった半導体層厚の制御性の悪
さをその層厚分布に従い帰還制御しながら修正できるの
で層厚分布を格段に改善される。特に、半導体層厚分布
の前歴によらずいかなる多層構造半導体基板に関しても
その層厚分布を低減することができる。
【図面の簡単な説明】
【図1】本発明の一実施例のエッチング装置を示す断面
図。
【図2】本発明の他の実施例のエッチング装置を示す断
面図。
【符号の説明】
1…試料室、2…プラズマ引出し窓、3…支持基板、4
…局所エッチングすべき半導体層、5…絶縁膜、6…試
料台。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/12 Z 8728−4M

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】ガスプラズマで基板表面をエッチングする
    エッチング装置において、プラズマ発生領域からのプラ
    ズマ引出し窓の開口面積が前記基板の面積よりも小さ
    く、前記基板の表面を局所的にエッチングすることを特
    徴とするエッチング装置。
  2. 【請求項2】半導体基板と半導体層と絶縁膜、または前
    記半導体層との重ね合わせ構造よりなる半導体基板のエ
    ッチング装置において、最上面層の層厚分布を予め測定
    する工程,所望層厚より厚い領域を局所的にガスエッチ
    ングする工程,エッチング中またはエッチング後に前記
    最上面層の層厚分布を再び測定する工程,再び測定した
    結果を帰還制御して局所ガスエッチングをする工程を同
    一装置内で行うことを特徴とするエッチング装置。
  3. 【請求項3】請求項1または2において、前記ガスエッ
    チングは電子サイクロトロン共鳴プラズマ雰囲気中で行
    うエッチング装置。
  4. 【請求項4】半導体基板と半導体層と絶縁膜、または前
    記半導体層との重ね合わせ構造よりなる半導体基板の製
    造方法において、請求項1または2の前記半導体基板の
    製造装置で製造する工程の前および後の工程で前記半導
    体基板の全面を少なくとも機械的手段を含む研磨工程を
    施す半導体基板の製造方法。
  5. 【請求項5】請求項4において、前記半導体基板の主表
    面の平均二乗粗さが0.5nm 以下となるように製造す
    る半導体基板の製造方法。
JP4003672A 1992-01-13 1992-01-13 エッチング装置および半導体基板の製造方法 Pending JPH05190499A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4003672A JPH05190499A (ja) 1992-01-13 1992-01-13 エッチング装置および半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4003672A JPH05190499A (ja) 1992-01-13 1992-01-13 エッチング装置および半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JPH05190499A true JPH05190499A (ja) 1993-07-30

Family

ID=11563918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4003672A Pending JPH05190499A (ja) 1992-01-13 1992-01-13 エッチング装置および半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPH05190499A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503064A (ja) * 2000-07-10 2004-01-29 エピオン コーポレイション ガスクラスターイオンビーム処理による薄膜を改良するためのシステムおよび方法
JP2004235478A (ja) * 2003-01-30 2004-08-19 Sumitomo Mitsubishi Silicon Corp 貼り合わせsoi基板およびその製造方法
JP2010141193A (ja) * 2008-12-12 2010-06-24 Seiko Epson Corp プラズマ処理装置
WO2019065847A1 (ja) * 2017-09-29 2019-04-04 株式会社村田製作所 圧電基板の製造装置及び圧電基板の製造方法
JP2021086991A (ja) * 2019-11-29 2021-06-03 スピードファム株式会社 エッチング装置、およびエッチング方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004503064A (ja) * 2000-07-10 2004-01-29 エピオン コーポレイション ガスクラスターイオンビーム処理による薄膜を改良するためのシステムおよび方法
JP2004235478A (ja) * 2003-01-30 2004-08-19 Sumitomo Mitsubishi Silicon Corp 貼り合わせsoi基板およびその製造方法
JP2010141193A (ja) * 2008-12-12 2010-06-24 Seiko Epson Corp プラズマ処理装置
WO2019065847A1 (ja) * 2017-09-29 2019-04-04 株式会社村田製作所 圧電基板の製造装置及び圧電基板の製造方法
JP6547925B1 (ja) * 2017-09-29 2019-07-24 株式会社村田製作所 圧電基板の製造装置及び圧電基板の製造方法
US11437566B2 (en) 2017-09-29 2022-09-06 Murata Manufacturing Co., Ltd. Piezoelectric substrate manufacturing device and piezoelectric substrate manufacturing method
JP2021086991A (ja) * 2019-11-29 2021-06-03 スピードファム株式会社 エッチング装置、およびエッチング方法

Similar Documents

Publication Publication Date Title
EP0514046B1 (en) System and method for controlling and executing the etching of a wafer
JP4902088B2 (ja) ガスクラスターイオンビーム処理による薄膜を改良するためのシステムおよび方法
EP1998367B1 (en) Method for manufacturing SOI wafer
KR100776381B1 (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
WO2005117123A1 (ja) Soi基板及びその製造方法
US7776719B2 (en) Method for manufacturing bonded wafer
US5543336A (en) Removing damage caused by plasma etching and high energy implantation using hydrogen
CN111092148B (zh) 一种压电材料复合基板的制造方法
JP3275043B2 (ja) エッチングの後処理方法
US5240555A (en) Method and apparatus for cleaning semiconductor etching machines
KR20100120283A (ko) Soi 기판의 표면 처리 방법
JPH05190499A (ja) エッチング装置および半導体基板の製造方法
US5804923A (en) Plasma processing apparatus having a protected microwave transmission window
JP2000256094A (ja) シリコンエピタキシャル成長ウェーハ製造方法およびその装置
WO1998009804A1 (en) Flattening process for bonded semiconductor substrates
JP2858383B2 (ja) 半導体装置の製造方法
US11875973B2 (en) Methods for preparing void-free coatings for plasma treatment components
JPH07130712A (ja) Ptを主成分とする合金のエッチング方法
JPS61174726A (ja) 薄膜形成方法
JPH05160078A (ja) ドライエッチング方法
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法
JPH05144773A (ja) プラズマエツチング装置
KR100234542B1 (ko) 반도체장치의 제조방법
JP2001274053A (ja) 半導体製造方法
JPS61135125A (ja) 半導体装置の製造方法