JPH05181759A - メモリカード利用の処理装置 - Google Patents
メモリカード利用の処理装置Info
- Publication number
- JPH05181759A JPH05181759A JP3359250A JP35925091A JPH05181759A JP H05181759 A JPH05181759 A JP H05181759A JP 3359250 A JP3359250 A JP 3359250A JP 35925091 A JP35925091 A JP 35925091A JP H05181759 A JPH05181759 A JP H05181759A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- application program
- eprom
- program
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 アプリケーション・プログラムの変更時の変
更を容易化すること、及び変更時点のアプリケーション
・プログラムの暴走を防ぐこと。 【構成】 アプリケーション・プログラムを、ＥＰＲＯ
Ｍではなく、メモリカード内に設けるようにした。更
に、メモリカードの挿抜時に割込みを行ってアプリケー
ション・プログラムの中断を行い、この中断中にメモリ
カードの正常性のチェックを行い、正常確認後、中断し
たアプリケーション・プログラムに復帰させることとし
た。
更を容易化すること、及び変更時点のアプリケーション
・プログラムの暴走を防ぐこと。 【構成】 アプリケーション・プログラムを、ＥＰＲＯ
Ｍではなく、メモリカード内に設けるようにした。更
に、メモリカードの挿抜時に割込みを行ってアプリケー
ション・プログラムの中断を行い、この中断中にメモリ
カードの正常性のチェックを行い、正常確認後、中断し
たアプリケーション・プログラムに復帰させることとし
た。
Description
【０００１】
【産業上の利用分野】本発明は、挿抜可能なメモリカー
ド利用の処理装置に関する。
ド利用の処理装置に関する。
【０００２】
【従来の技術】互いに異なるプロトコルを持つ上位コン
ピュータと下位コンピュータとが接続されて、両者の通
信を行う場合、上位及び下位のコンピュータそれぞれに
プロトコル変換処理が必要となる。かかるシステムで、
上位コンピュータのプロトコルが変ると、その新しいプ
ロトコルに従った処理可能な形式のプログラム（アプリ
ケーション・プログラム）が、下位コンピュータに必要
となる。その下位側のコンピュータの構成を図６に示
す。図は、マイクロプロセッサ（ＭＰＵ）１、ＥＰＲＯ
Ｍ（消去可能なＲＯＭ）２、データ・パラメータを格納
するＲＡＭ３、及びこれらを接続する共通バス４より成
る。ＭＰＵ１からＥＰＲＯＭ２、ＲＡＭ３を利用して一
定の処理を実行することになる。アプリケーション・プ
ログラムはＯＳ（オペレーティングシステム）と共に、
下位側に設けたＥＰＲＯＭ（消去可能なＲＯＭ）２に格
納させていた。新しいプロトコル対処可能なアプリケー
ション・プログラムは、古いアプリケーション・プログ
ラムに代って、ＥＰＲＯＭ２に送り格納させて使われて
いた。
ピュータと下位コンピュータとが接続されて、両者の通
信を行う場合、上位及び下位のコンピュータそれぞれに
プロトコル変換処理が必要となる。かかるシステムで、
上位コンピュータのプロトコルが変ると、その新しいプ
ロトコルに従った処理可能な形式のプログラム（アプリ
ケーション・プログラム）が、下位コンピュータに必要
となる。その下位側のコンピュータの構成を図６に示
す。図は、マイクロプロセッサ（ＭＰＵ）１、ＥＰＲＯ
Ｍ（消去可能なＲＯＭ）２、データ・パラメータを格納
するＲＡＭ３、及びこれらを接続する共通バス４より成
る。ＭＰＵ１からＥＰＲＯＭ２、ＲＡＭ３を利用して一
定の処理を実行することになる。アプリケーション・プ
ログラムはＯＳ（オペレーティングシステム）と共に、
下位側に設けたＥＰＲＯＭ（消去可能なＲＯＭ）２に格
納させていた。新しいプロトコル対処可能なアプリケー
ション・プログラムは、古いアプリケーション・プログ
ラムに代って、ＥＰＲＯＭ２に送り格納させて使われて
いた。
【０００３】
【発明が解決しようとする課題】ＥＰＲＯＭへの新アプ
リケーション・プログラムの書き込みは、複雑な手順を
必要とし、作業者にとって負担であった。
リケーション・プログラムの書き込みは、複雑な手順を
必要とし、作業者にとって負担であった。
【０００４】本発明の目的は、メモリカードの有効利用
をはかって、プロトコルの変更があった場合の新アプリ
ケーション・プログラムの取り付けを簡単化してなるメ
モリカード利用の処理装置を提供するするものである。
更に本発明は、メモリカードの活線挿抜を可能にするメ
モリカード利用の処理装置を提供するものである。
をはかって、プロトコルの変更があった場合の新アプリ
ケーション・プログラムの取り付けを簡単化してなるメ
モリカード利用の処理装置を提供するするものである。
更に本発明は、メモリカードの活線挿抜を可能にするメ
モリカード利用の処理装置を提供するものである。
【０００５】
【課題を解決するための手段】本発明は、アプリケーシ
ョンをＥＰＲＯＭに格納させるやり方を止め、挿抜可能
なメモリカード上に格納させることとした（請求項
１）。更に本発明は、メモリカードの活線挿抜時に、稼
働中のアプリケーションの暴走を防ぐため、メモリカー
ドの挿抜確認のための割込みプログラムを起動させるこ
ととした（請求項２）。
ョンをＥＰＲＯＭに格納させるやり方を止め、挿抜可能
なメモリカード上に格納させることとした（請求項
１）。更に本発明は、メモリカードの活線挿抜時に、稼
働中のアプリケーションの暴走を防ぐため、メモリカー
ドの挿抜確認のための割込みプログラムを起動させるこ
ととした（請求項２）。
【０００６】
【作用】本発明によれば、アプリケーション・プログラ
ムをメモリカードに格納させることとしたため、アプリ
ケーション・プログラムの変更は、メモリカードを取り
換えるだけで達成する（請求項１）。更に本発明によれ
ば、メモリカードの挿抜が割込みプログラムによって確
認できるため、メモリカードの活線挿抜によるアプリケ
ーション・プログラムの暴走を防止できる（請求項
２）。
ムをメモリカードに格納させることとしたため、アプリ
ケーション・プログラムの変更は、メモリカードを取り
換えるだけで達成する（請求項１）。更に本発明によれ
ば、メモリカードの挿抜が割込みプログラムによって確
認できるため、メモリカードの活線挿抜によるアプリケ
ーション・プログラムの暴走を防止できる（請求項
２）。
【０００７】
【実施例】図１は、本発明の処理装置の実施例図であ
る。本処理装置の図６の従来例と異なる点は、以下の通
りである。 （１）、２枚のメモリカード５、６を設けたこと、
（２）、２つのメモリカード５、６に対応して、小容量
の２つのバッファ７、８を設けたこと、（３）、オアゲ
ート９を設けたこと、（４）、２つのメモリカード５
（＃１）、６（＃２）にはアプリケーション・プログラ
ムを格納していること、（５）、ＥＰＲＯＭ２は、ＯＳ
の他に割込み処理プログラムを格納したこと、（６）、
ＥＰＲＯＭ２には、アプリケーション・プログラムを格
納しないこと。
る。本処理装置の図６の従来例と異なる点は、以下の通
りである。 （１）、２枚のメモリカード５、６を設けたこと、
（２）、２つのメモリカード５、６に対応して、小容量
の２つのバッファ７、８を設けたこと、（３）、オアゲ
ート９を設けたこと、（４）、２つのメモリカード５
（＃１）、６（＃２）にはアプリケーション・プログラ
ムを格納していること、（５）、ＥＰＲＯＭ２は、ＯＳ
の他に割込み処理プログラムを格納したこと、（６）、
ＥＰＲＯＭ２には、アプリケーション・プログラムを格
納しないこと。
【０００８】アプリケーション・プログラムを構成する
データ単位（１ワード）の大きさは、１６ビットとし、
下位８ビット（Ｄ0〜Ｄ7）をメモリカード５、上位８ビ
ット（Ｄ8〜Ｄ15）をメモリカード６に分散配置させて
いる。この他に、アプリケーション・プログラムはＣ
Ｓ、Ｒ／Ｗ（Ｗは反転書き込みを意味）を持つ。ワード
指定のアドレスは１８ビット（Ａ0〜Ａ17）の大きさと
する。
データ単位（１ワード）の大きさは、１６ビットとし、
下位８ビット（Ｄ0〜Ｄ7）をメモリカード５、上位８ビ
ット（Ｄ8〜Ｄ15）をメモリカード６に分散配置させて
いる。この他に、アプリケーション・プログラムはＣ
Ｓ、Ｒ／Ｗ（Ｗは反転書き込みを意味）を持つ。ワード
指定のアドレスは１８ビット（Ａ0〜Ａ17）の大きさと
する。
【０００９】メモリカード５、６とバッファ７、８との
詳細構成図を図２に示す。バッファ７０は８ビットデー
タ容量のバッファでありメモリカード５に格納した１ワ
ード中の下位データ（Ｄ0〜Ｄ7）を一時格納するもの、
バッファ８０は８ビットデータ容量のバッファでありメ
モリカード６に格納した１ワード中の上位データ（Ｄ8
〜Ｄ15）を一時格納するもの、バッファ１２はＣＳ、Ｒ
／Ｗを一時格納するもの、バッファ１０、１１はバッフ
ァ７０と８０のアプリケーション・プログラムデータの
メモリマップ（図３）上のアドレスを格納するもの（バ
ッファ１０がＡ0〜Ａ7、バッファ１１がＡ8〜Ａ17を格
納する）である。
詳細構成図を図２に示す。バッファ７０は８ビットデー
タ容量のバッファでありメモリカード５に格納した１ワ
ード中の下位データ（Ｄ0〜Ｄ7）を一時格納するもの、
バッファ８０は８ビットデータ容量のバッファでありメ
モリカード６に格納した１ワード中の上位データ（Ｄ8
〜Ｄ15）を一時格納するもの、バッファ１２はＣＳ、Ｒ
／Ｗを一時格納するもの、バッファ１０、１１はバッフ
ァ７０と８０のアプリケーション・プログラムデータの
メモリマップ（図３）上のアドレスを格納するもの（バ
ッファ１０がＡ0〜Ａ7、バッファ１１がＡ8〜Ａ17を格
納する）である。
【００１０】図３には、ＥＰＲＯＭ２、ＲＡＭ３、メモ
リカード５、６へのデータ割り付け例（メモリマップ）
を示す。この割り付けに従ったアドレスによってＭＰＵ
１は処理を行う。
リカード５、６へのデータ割り付け例（メモリマップ）
を示す。この割り付けに従ったアドレスによってＭＰＵ
１は処理を行う。
【００１１】図４は、メモリカード５又は６の活線挿抜
による割込み例を示す図である。活線挿抜とは、システ
ム稼働中に、メモリカードの装着、離脱を行うことであ
る。ゲート９は排他的オアゲートであり、メモリカード
５又は６の挿入によって“Ｈ”、抜き出しによって
“Ｌ”となる。ＭＰＵ１は、挿抜を入力ＩＲＱ（反転）
によって識別する。
による割込み例を示す図である。活線挿抜とは、システ
ム稼働中に、メモリカードの装着、離脱を行うことであ
る。ゲート９は排他的オアゲートであり、メモリカード
５又は６の挿入によって“Ｈ”、抜き出しによって
“Ｌ”となる。ＭＰＵ１は、挿抜を入力ＩＲＱ（反転）
によって識別する。
【００１２】図５には、システム稼働中（即ち、アプリ
ケーション・プログラム実行中）でのメモリカード５又
は６の挿抜発生と割込み処理とを示す。メモリカード５
又は６の挿抜発生をＭＰＵ１が入力ＩＲＱ（反転）で知
ると、その稼働中のアプリケーション・プログラムを中
断し、ＥＰＲＯＭ２内の割込みプログラムによる処理を
行い、メモリカード５又は６に異常発生か否かを点検す
る。メモリカード５又は６に異常発生していないとする
と、正常と判定し、再び中断したアプリケーション・プ
ログラムを再開し、処理を続行する。
ケーション・プログラム実行中）でのメモリカード５又
は６の挿抜発生と割込み処理とを示す。メモリカード５
又は６の挿抜発生をＭＰＵ１が入力ＩＲＱ（反転）で知
ると、その稼働中のアプリケーション・プログラムを中
断し、ＥＰＲＯＭ２内の割込みプログラムによる処理を
行い、メモリカード５又は６に異常発生か否かを点検す
る。メモリカード５又は６に異常発生していないとする
と、正常と判定し、再び中断したアプリケーション・プ
ログラムを再開し、処理を続行する。
【００１３】以上の図１〜図５の構成の動作を説明図す
る。メモリカード５又は６を挿入すると、このデータ
は、１ワード単位で図１のバッファ７、８に書き込ま
れ、一時格納される。ＭＰＵ１は、ＥＰＲＯＭ２のＯＳ
の管理のもと、バッファ７、８内のアプリケーション・
プログラムの実行を開始する。この時、バッファ７、８
は図２に示すように、データを分散配置しており、高速
アクセスを行えるようになっている。また、図３に示す
ようなアドレス割り付けがなされており、この割り付け
に従ったアクセスをＭＰＵ１は行う。
る。メモリカード５又は６を挿入すると、このデータ
は、１ワード単位で図１のバッファ７、８に書き込ま
れ、一時格納される。ＭＰＵ１は、ＥＰＲＯＭ２のＯＳ
の管理のもと、バッファ７、８内のアプリケーション・
プログラムの実行を開始する。この時、バッファ７、８
は図２に示すように、データを分散配置しており、高速
アクセスを行えるようになっている。また、図３に示す
ようなアドレス割り付けがなされており、この割り付け
に従ったアクセスをＭＰＵ１は行う。
【００１４】以上の動作によれば、上位コンピュータの
プロトコルの変更により、下位コンピュータ側のアプリ
ケーション・プログラムの対応した変更があった場合、
従来はＥＰＲＯＭへの書き込み手順を必要としていた。
しかし、本実施例によれば、アプリケーション・プログ
ラムは、メモリカード５、６に書き込んでいるため、こ
のカード５、６を装着すれば、即座にこの新アプリケー
ション・プログラムの実行を計ることができる。更に、
２枚のカード５、６に分散配置したことにより、上位、
下位の別々のアクセスが可能となり、１６ビットと８ビ
ットとの結合もはかれる。更に、メモリカード５、６を
共通バス４に直接結合せずに、小容量バッファ７、８を
介在させたことにより、メモリカード５、６の活線挿抜
に際し、当座のデータはバッファ７、８に一時格納され
ることになり、挿抜によるバス４への直接の悪影響（ノ
イズをバス４に乗せてしまうこと）を除くことができ
る。
プロトコルの変更により、下位コンピュータ側のアプリ
ケーション・プログラムの対応した変更があった場合、
従来はＥＰＲＯＭへの書き込み手順を必要としていた。
しかし、本実施例によれば、アプリケーション・プログ
ラムは、メモリカード５、６に書き込んでいるため、こ
のカード５、６を装着すれば、即座にこの新アプリケー
ション・プログラムの実行を計ることができる。更に、
２枚のカード５、６に分散配置したことにより、上位、
下位の別々のアクセスが可能となり、１６ビットと８ビ
ットとの結合もはかれる。更に、メモリカード５、６を
共通バス４に直接結合せずに、小容量バッファ７、８を
介在させたことにより、メモリカード５、６の活線挿抜
に際し、当座のデータはバッファ７、８に一時格納され
ることになり、挿抜によるバス４への直接の悪影響（ノ
イズをバス４に乗せてしまうこと）を除くことができ
る。
【００１５】次に割込み処理動作を説明する。メモリカ
ード５又は６の挿抜によって、アプリケーション・プロ
グラムが暴走する恐れがある。例えば、カードを抜いて
再び同一カードを挿入する場合、別カードを誤って選択
することがある。別カードの挿入によって、抜く前の処
理と異なる処理を行うことになり、処理の一貫性がなく
なり、いわゆるプログラム暴走となる。カードを抜く場
合、図１の挿入箇所Ｐで示す部分においてデータ、アド
レス、コントロール信号が不安定になり、メモリカード
内容が変化する可能性がある。これによっても、いわゆ
るプログラムの暴走が起り得る。
ード５又は６の挿抜によって、アプリケーション・プロ
グラムが暴走する恐れがある。例えば、カードを抜いて
再び同一カードを挿入する場合、別カードを誤って選択
することがある。別カードの挿入によって、抜く前の処
理と異なる処理を行うことになり、処理の一貫性がなく
なり、いわゆるプログラム暴走となる。カードを抜く場
合、図１の挿入箇所Ｐで示す部分においてデータ、アド
レス、コントロール信号が不安定になり、メモリカード
内容が変化する可能性がある。これによっても、いわゆ
るプログラムの暴走が起り得る。
【００１６】こうしたプログラムの暴走を防止するため
に、割込みプログラムをＥＰＲＯＭ２内に格納した。メ
モリカード５又は６のいずれか又は両者が挿入又は抜か
れると、ゲート９を介してＭＰＵ１は挿抜を識別する。
ＭＰＵ１は、この時点のアプリケーション・プログラム
を直ちに中断し、ＥＰＲＯＭ２内の割込みプログラムを
起動する。割込みプログラムは、図５に示すように、メ
モリカード異常によって起動されるとしたが、これはメ
モリカードの挿抜による割込みをも含む。割込みプログ
ラムの動作中にあっては、メモリカードの正常性のチェ
ックを行う。例えば、メモリカードを抜いて再び同じメ
モリカードを挿入する前記第１の例の場合、正常性のチ
ェックは、プログラム開始時にとっておいたサム値と、
挿入したメモリカードのサム値との一致があるか否かチ
ェックすることであり、一致すれば同一メモリカードが
挿入されたとして、割込みプログラムを終了し、先に中
断したアプリケーション・プログラムに戻り、処理を再
開する。
に、割込みプログラムをＥＰＲＯＭ２内に格納した。メ
モリカード５又は６のいずれか又は両者が挿入又は抜か
れると、ゲート９を介してＭＰＵ１は挿抜を識別する。
ＭＰＵ１は、この時点のアプリケーション・プログラム
を直ちに中断し、ＥＰＲＯＭ２内の割込みプログラムを
起動する。割込みプログラムは、図５に示すように、メ
モリカード異常によって起動されるとしたが、これはメ
モリカードの挿抜による割込みをも含む。割込みプログ
ラムの動作中にあっては、メモリカードの正常性のチェ
ックを行う。例えば、メモリカードを抜いて再び同じメ
モリカードを挿入する前記第１の例の場合、正常性のチ
ェックは、プログラム開始時にとっておいたサム値と、
挿入したメモリカードのサム値との一致があるか否かチ
ェックすることであり、一致すれば同一メモリカードが
挿入されたとして、割込みプログラムを終了し、先に中
断したアプリケーション・プログラムに戻り、処理を再
開する。
【００１７】ここでサム値とは、１バイト毎にメモリカ
ード０番地から最終番地までの総和（但し、１バイトか
らの桁あふれは無視する）である。本実施例でのサムチ
ェックは、先ず動作開始時にイニシャル処理として、今
まさに実行しようとしているアプリケーションが入って
いるメモリカードのサム値をとり、ＲＡＭにその値を入
れておく。アプリケーション実行中に、メモリカードが
抜かれ再び挿入された時には、割り込み処理によって、
そのメモリカードのサム値をとる。次に予めＲＡＭに格
納しておいたサム値と比較し、同じであれば中断した場
所からアプリケーションプログラムの処理を再開する。
ード０番地から最終番地までの総和（但し、１バイトか
らの桁あふれは無視する）である。本実施例でのサムチ
ェックは、先ず動作開始時にイニシャル処理として、今
まさに実行しようとしているアプリケーションが入って
いるメモリカードのサム値をとり、ＲＡＭにその値を入
れておく。アプリケーション実行中に、メモリカードが
抜かれ再び挿入された時には、割り込み処理によって、
そのメモリカードのサム値をとる。次に予めＲＡＭに格
納しておいたサム値と比較し、同じであれば中断した場
所からアプリケーションプログラムの処理を再開する。
【００１８】この動作によれば、メモリカード５又は６
の活線挿抜があった場合、メモリカードの異常の有無が
強制的に点検されるため、アプリケーションの暴走を防
止できる。
の活線挿抜があった場合、メモリカードの異常の有無が
強制的に点検されるため、アプリケーションの暴走を防
止できる。
【００１９】図１〜図５は１ワード１６ビット例であっ
たが、１ワード８ビット例にも適用できる。その実施例
を図７〜図１０に示す。図７のメモリカード２０が１ワ
ード８ビットのアプリケーション・プログラムを格納し
たもの、バッファ２１がその一部を格納するメモリであ
る。図８には、バッファ２１の細部構成例を示し、バッ
ファ２２〜２５より構成し、バッファ２２には下位アド
レスＡ0〜Ａ7、バッファ２３には上位アドレスＡ8〜Ａ
17、バッファ２４には、１ワードのデータそのもの、バ
ッファ２５には、ＣＳ、Ｒ／Ｗ（反転）を格納する。図
８はメモリ２、３、２０の割り付け例を示し、図１０は
割込み系統図を示す。
たが、１ワード８ビット例にも適用できる。その実施例
を図７〜図１０に示す。図７のメモリカード２０が１ワ
ード８ビットのアプリケーション・プログラムを格納し
たもの、バッファ２１がその一部を格納するメモリであ
る。図８には、バッファ２１の細部構成例を示し、バッ
ファ２２〜２５より構成し、バッファ２２には下位アド
レスＡ0〜Ａ7、バッファ２３には上位アドレスＡ8〜Ａ
17、バッファ２４には、１ワードのデータそのもの、バ
ッファ２５には、ＣＳ、Ｒ／Ｗ（反転）を格納する。図
８はメモリ２、３、２０の割り付け例を示し、図１０は
割込み系統図を示す。
【００２０】この図７〜図１０の実施例によれば、８ビ
ット１ワードデータに対して、アプリケーション・プロ
グラムのメモリカード２０への格納の達成ができ、及び
カード２０の挿抜によるアプリケーション・プログラム
の暴走を防止できる。
ット１ワードデータに対して、アプリケーション・プロ
グラムのメモリカード２０への格納の達成ができ、及び
カード２０の挿抜によるアプリケーション・プログラム
の暴走を防止できる。
【００２１】
【発明の効果】本発明によれば、プロトコル変更による
プログラムの交換、変更が、メモリカードを変更するだ
けで達成できるため、その交換、変更手続きが簡単にな
った。更に、メモリカードの活線挿抜をプログラムの暴
走をさせることなく可能になった。
プログラムの交換、変更が、メモリカードを変更するだ
けで達成できるため、その交換、変更手続きが簡単にな
った。更に、メモリカードの活線挿抜をプログラムの暴
走をさせることなく可能になった。
【図１】本発明のコンピュータシステムの実施例図であ
る。
る。
【図２】本発明のメモリカードとバッファとの実施例図
である。
である。
【図３】本発明のメモリマップを示す図である。
【図４】本発明の挿抜による割込み系統図である。
【図５】本発明の割込み処理フローを示す図である。
【図６】従来例図である。
【図７】本発明のコンピュータシステムの他の実施例図
である。
である。
【図８】本発明のメモリカードとバッファとの他の実施
例図である。
例図である。
【図９】本発明の他のメモリマップを示す図である。
【図１０】本発明の挿抜による他の割込み系統図であ
る。
る。
１ ＭＰＵ（マイクロプロセッサ） ２ ＥＰＲＯＭ ３ ＲＡＭ ４ 共通バス ５、６、２０ メモリカード ７、８、２１ バッファ
Claims (3)
- 【請求項１】 ＭＰＵと、ＯＳを格納するＥＰＲＯＭ
と、データ及びパラメータを格納するＲＡＭと、アプリ
ケーション・プログラムを格納する、挿抜可能なメモリ
カードと、該メモリカード内のアプリケーション・プロ
グラムを読み出し一時格納する小容量のバッファと、上
記ＭＰＵとＥＰＲＯＭとＲＡＭとバッファメモリとを接
続する共通バスと、を備え、上記ＭＰＵにてＥＰＲＯＭ
のＯＳ、ＲＡＭのデータ・パラメータ、バッファ内のア
プリケーション・プログラムにより処理実行をはかるこ
ととした、メモリカード利用の処理装置。 - 【請求項２】 ＭＰＵと、ＯＳ及びメモリカード正常性
確認用の割込みプログラムとを格納するＥＰＲＯＭと、
データ及びパラメータを格納するＲＡＭと、アプリケー
ション・プログラムを格納する、挿抜可能なメモリカー
ドと、該メモリカード内のアプリケーション・プログラ
ムを読み出し一時格納する小容量のバッファと、上記Ｍ
ＰＵとＥＰＲＯＭとＲＡＭとバッファメモリとを接続す
る共通バスと、を備え、上記ＭＰＵにてＥＰＲＯＭのＯ
Ｓ、ＲＡＭのデータ・パラメータ、バッファ内のアプリ
ケーション・プログラムにより処理実行をはかると共
に、上記メモリカード挿抜時にはその時の動作中のアプ
リケーション・プログラムの処理を中断し、代りに上記
割込みプログラムを起動させてメモリカードの挿抜動作
としての正常動作を確認し、この確認後中断したアプリ
ケーション・プログラムの動作に復帰させることとし
た、メモリカード利用の処理装置。 - 【請求項３】 上記メモリカードは、２個以上備えてな
る請求項１又は２の、メモリカード利用の処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3359250A JPH05181759A (ja) | 1991-12-27 | 1991-12-27 | メモリカード利用の処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3359250A JPH05181759A (ja) | 1991-12-27 | 1991-12-27 | メモリカード利用の処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05181759A true JPH05181759A (ja) | 1993-07-23 |
Family
ID=18463536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3359250A Pending JPH05181759A (ja) | 1991-12-27 | 1991-12-27 | メモリカード利用の処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05181759A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7640403B2 (en) | 2002-08-30 | 2009-12-29 | Ricoh Company, Ltd. | Image processing apparatus in which an external application is executed from a storage device |
-
1991
- 1991-12-27 JP JP3359250A patent/JPH05181759A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7640403B2 (en) | 2002-08-30 | 2009-12-29 | Ricoh Company, Ltd. | Image processing apparatus in which an external application is executed from a storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4466056A (en) | Address translation and generation system for an information processing system | |
| US5696989A (en) | Microcomputer equipped with DMA controller allowed to continue to perform data transfer operations even after completion of a current data transfer operation | |
| US6272627B1 (en) | Method and apparatus for booting up a computing system with enhanced graphics | |
| US5568643A (en) | Efficient interrupt control apparatus with a common interrupt control program and control method thereof | |
| CA1297198C (en) | Program mode access control system | |
| EP0684544A1 (en) | System and method for merging data from two registers | |
| US6065083A (en) | Increasing I/O performance through storage of packetized operational information in local memory | |
| JPH05181759A (ja) | メモリカード利用の処理装置 | |
| US7103767B2 (en) | Method and apparatus to support legacy master boot record (MBR) partitions | |
| US5201052A (en) | System for transferring first and second ring information from program status word register and store buffer | |
| US5892972A (en) | Method of constructing a plug and play compatible bus card which allows for mass production of the bus card | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| US7240187B2 (en) | Method and apparatus to support legacy master boot record (MBR) partitions | |
| JPS6148741B2 (ja) | ||
| JPS603229B2 (ja) | 情報処理方式 | |
| EP0382529A2 (en) | Microprocessor having store buffer | |
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JP2595702B2 (ja) | 入出力制御方式 | |
| JPH0113142B2 (ja) | ||
| JPS6227855A (ja) | 初期プログラム・ロ−デイング固定記憶装置削除方式 | |
| JPS58114218A (ja) | プログラム・ロ−デイング方式 | |
| JPH07244610A (ja) | 情報処理装置 | |
| JPH0667982A (ja) | アドレス変換方式 | |
| JPH03202949A (ja) | コプロセッサ装置 |