JPH05175241A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH05175241A JPH05175241A JP34126291A JP34126291A JPH05175241A JP H05175241 A JPH05175241 A JP H05175241A JP 34126291 A JP34126291 A JP 34126291A JP 34126291 A JP34126291 A JP 34126291A JP H05175241 A JPH05175241 A JP H05175241A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- active layer
- protruding part
- effect transistor
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 ショットキーゲートを有する電界効果トラン
ジスタにおいてゲート−ドレイン間の耐圧を向上させ出
力を増大させる。 【構成】 活性層（４）平面上のゲート電極形成領域
に活性層凸部（１）を設けると共にこの凸部の上部及び
側面部に活性層平面と接触しないようにゲート電極金属
（２）を設ける。
ジスタにおいてゲート−ドレイン間の耐圧を向上させ出
力を増大させる。 【構成】 活性層（４）平面上のゲート電極形成領域
に活性層凸部（１）を設けると共にこの凸部の上部及び
側面部に活性層平面と接触しないようにゲート電極金属
（２）を設ける。
Description
【０００１】
【産業上の利用分野】本発明は電界効果トランジスタに
関し、特にゲート電極の構造に関する。
関し、特にゲート電極の構造に関する。
【０００２】
【従来の技術】従来ショットキーゲートを有する電界効
果トランジスタは、図３に示すように、平坦な活性層４
の平面上に、ゲート電極金属２が形成された構造となっ
ている。尚、符号５は半導体基板である。
果トランジスタは、図３に示すように、平坦な活性層４
の平面上に、ゲート電極金属２が形成された構造となっ
ている。尚、符号５は半導体基板である。
【０００３】電界効果トランジスタのうち特に高出力用
途のものについては、ドレイン−ソース間に流し得る最
大電流及びゲート−ドレイン間の耐圧がその出力に対す
る重要なパラメーターで上記２量の積が概ね出力に対応
した量となる。最大電流は図３中に記したＮo ，ｔo の
積に比例した量となるが、逆に耐圧はＮo ・ｔo に反比
例した項を含む。
途のものについては、ドレイン−ソース間に流し得る最
大電流及びゲート−ドレイン間の耐圧がその出力に対す
る重要なパラメーターで上記２量の積が概ね出力に対応
した量となる。最大電流は図３中に記したＮo ，ｔo の
積に比例した量となるが、逆に耐圧はＮo ・ｔo に反比
例した項を含む。
【０００４】例えば図３に示したようにゲート−ドレイ
ン間に逆バイアスを印加し空乏層３がゲート端部よりド
レイン側に距離ｌだけ延びている場合を考える。簡単の
ために斜視部で記した空乏化領域のうち領域ｌの部分の
みを考えるとこの部分の電荷量ＱはＱ＝ｅ・Ｎo ・ｔo
・ｌで、この量の電気力線がＬｇなるゲート長を持つゲ
ート電極に終端しているのでゲート界面の電界Ｅは、Ｅ
＝ｅ・Ｎo ・ｔo ・ｌ／εＬg となる。この電界がスレ
ッショルド電界Ｅthに達した時ブレークダウンが起こる
ので、この時の空乏層の延びをｌo とするとＥth＝ｅ・
Ｎo ・ｔo ・ｌo ／εＬg 。一方この時の外部印加電圧
つまり耐圧ＢＶGDo は概ねＥth・ｌo ／２で与えられる
ので左記式中に上記ｌo を代入すると、ＢＶGDo ＝ε・
Ｌg ・Ｅth 2 ／２ｅ・Ｎo ・ｔo となりＮ・ｔに反比例
する（上式中ｅ；電子の電荷量、ε；半導体の誘電
率）。
ン間に逆バイアスを印加し空乏層３がゲート端部よりド
レイン側に距離ｌだけ延びている場合を考える。簡単の
ために斜視部で記した空乏化領域のうち領域ｌの部分の
みを考えるとこの部分の電荷量ＱはＱ＝ｅ・Ｎo ・ｔo
・ｌで、この量の電気力線がＬｇなるゲート長を持つゲ
ート電極に終端しているのでゲート界面の電界Ｅは、Ｅ
＝ｅ・Ｎo ・ｔo ・ｌ／εＬg となる。この電界がスレ
ッショルド電界Ｅthに達した時ブレークダウンが起こる
ので、この時の空乏層の延びをｌo とするとＥth＝ｅ・
Ｎo ・ｔo ・ｌo ／εＬg 。一方この時の外部印加電圧
つまり耐圧ＢＶGDo は概ねＥth・ｌo ／２で与えられる
ので左記式中に上記ｌo を代入すると、ＢＶGDo ＝ε・
Ｌg ・Ｅth 2 ／２ｅ・Ｎo ・ｔo となりＮ・ｔに反比例
する（上式中ｅ；電子の電荷量、ε；半導体の誘電
率）。
【０００５】
【発明が解決しようとする課題】以上のように従来の構
造では、最大電流と耐圧が相反する関係となり出力を大
きくするのが困難であった。また平面上にゲート電極が
形成されている為、実際には電気力線がゲート一様に終
端せず端部に集中しこの部分の電界が局所的に上昇し耐
圧を低下させる問題点があった。
造では、最大電流と耐圧が相反する関係となり出力を大
きくするのが困難であった。また平面上にゲート電極が
形成されている為、実際には電気力線がゲート一様に終
端せず端部に集中しこの部分の電界が局所的に上昇し耐
圧を低下させる問題点があった。
【０００６】そこで、本発明の技術的課題は、上記欠点
に鑑み、ショットキーゲートを有する電界効果トランジ
スタにおいて、ゲート・ドレイン間の耐圧を向上させ
る。
に鑑み、ショットキーゲートを有する電界効果トランジ
スタにおいて、ゲート・ドレイン間の耐圧を向上させ
る。
【０００７】
【課題を解決するための手段】本発明によれば、平坦面
を形成する活性層を有する電界効果トランジスタにおい
て、前記活性層の平坦面上のゲート形成領域に設けられ
る凸部と、該凸部の上部側に設けられるゲートメタルと
を有し、該ゲートメタルと前記平坦面とは、互いに離間
して配されたなることを特徴とする電界効果トランジス
タが得られる。
を形成する活性層を有する電界効果トランジスタにおい
て、前記活性層の平坦面上のゲート形成領域に設けられ
る凸部と、該凸部の上部側に設けられるゲートメタルと
を有し、該ゲートメタルと前記平坦面とは、互いに離間
して配されたなることを特徴とする電界効果トランジス
タが得られる。
【０００８】また、本発明によれば、前記電界効果トラ
ンジスタにおいて、前記凸部の濃度は、前記平坦面側の
濃度に比べて低いことを特徴とする電界効果トランジス
タが得られる。
ンジスタにおいて、前記凸部の濃度は、前記平坦面側の
濃度に比べて低いことを特徴とする電界効果トランジス
タが得られる。
【０００９】即ち、本発明の電界効果トランジスタは活
性層平面ゲート形成領域上に活性層凸部を有し、かつこ
の凸部の上部及び側面部に、活性層主平面と接触しない
ようにゲートショットキー電極金属が形成されている。
性層平面ゲート形成領域上に活性層凸部を有し、かつこ
の凸部の上部及び側面部に、活性層主平面と接触しない
ようにゲートショットキー電極金属が形成されている。
【００１０】
【作用】上記構造では従来構造と同一最大電流つまり凸
部を含まない同一活性層厚、濃度の下で凸部での空乏
層拡がりによる等価的空乏層長の延びの増加、側面部
にも電気力線が終端する事による実効的なゲート長の増
加、ゲート端部への電界集中の緩和の３点によりゲー
ト−ドレイン間端圧を含め２端子耐圧が増加する。また
，で記した理由により３端子端圧も増加する。
部を含まない同一活性層厚、濃度の下で凸部での空乏
層拡がりによる等価的空乏層長の延びの増加、側面部
にも電気力線が終端する事による実効的なゲート長の増
加、ゲート端部への電界集中の緩和の３点によりゲー
ト−ドレイン間端圧を含め２端子耐圧が増加する。また
，で記した理由により３端子端圧も増加する。
【００１１】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１２】図１は本発明の一実施例の電界効果トラン
ジスタのゲート近傍を表わす断面図である。図に示され
るように従来ゲートが形成される幅Ｌｇ（ゲート長に対
応）の領域に活性層４の凸部１が形成され、この凸部１
の上部及び側面部に活性層４の平面と接触しないように
ゲート電極金属２が形成されている。図中に記した記号
は以下のとうりである。
ジスタのゲート近傍を表わす断面図である。図に示され
るように従来ゲートが形成される幅Ｌｇ（ゲート長に対
応）の領域に活性層４の凸部１が形成され、この凸部１
の上部及び側面部に活性層４の平面と接触しないように
ゲート電極金属２が形成されている。図中に記した記号
は以下のとうりである。
【００１３】Ｌg ；活性層凸部幅（ゲート長に対応）、
ｌg ；凸部側面部のゲート電極金属長、Ｎo ；活性層濃
度、ｔ1 ；凸部高さ、ｔo ；活性層厚さ、ｌ1 ；ブレー
クダウン時の空乏層長 以上の記号を用いると、左記に記した従来構造の時と同
様の考えによりこの場合の耐圧が数１で表わされる。
ｌg ；凸部側面部のゲート電極金属長、Ｎo ；活性層濃
度、ｔ1 ；凸部高さ、ｔo ；活性層厚さ、ｌ1 ；ブレー
クダウン時の空乏層長 以上の記号を用いると、左記に記した従来構造の時と同
様の考えによりこの場合の耐圧が数１で表わされる。
【００１４】
【数１】
【００１５】従来構造の場合は左記に記したように同一
Ｎo ，ｔo 、同一Ｌg でＢＶGDO ＝εＥth 2 Ｌg ／２・
ｅ・Ｎo ・ｔo であるから第１項は明らかなようにｌg
の寄与分だけ上式より大きい。また第２項もＬg ＜ｔo
とすれば正となり結局式１で示される耐圧つまり当構造
における耐圧はＬg ＜ｔo であれば必ず従来構造より高
くなる。また最大電流はこの場合Ｎo ・ｔo に対応した
ものとなり従来構造と同一である。つまり当構造によれ
ば従来構造と同じ最大電流の下で耐圧を大きくできる。
Ｎo ，ｔo 、同一Ｌg でＢＶGDO ＝εＥth 2 Ｌg ／２・
ｅ・Ｎo ・ｔo であるから第１項は明らかなようにｌg
の寄与分だけ上式より大きい。また第２項もＬg ＜ｔo
とすれば正となり結局式１で示される耐圧つまり当構造
における耐圧はＬg ＜ｔo であれば必ず従来構造より高
くなる。また最大電流はこの場合Ｎo ・ｔo に対応した
ものとなり従来構造と同一である。つまり当構造によれ
ば従来構造と同じ最大電流の下で耐圧を大きくできる。
【００１６】例えば材料をＧａＡｓとし、Ｌg ＝ｔo ＝
０．３μm 、ｌg ＝０．１μm 、ｔ1 ＝０．２μm 、Ｎ
o ＝１×１０17cm-3、Ｅth＝７００kV／cmとすると従来
構造でＢＶGDO １５．３Ｖに対しＢＶGD＝２０．４Ｖ
となり〜５Ｖの耐圧向上となる。また上記は多くの仮定
を含んだ１次元モデルによる考察であるが実際には先に
述べたように端部への電界集中も緩和されこの分の耐圧
向上も見込まれる。 ＜実施例２＞図２は本発明の第２の実施例を示す断面図
である。実施例１と異なるのは凸部１の濃度が活性層平
面部と違いＮ1 となっている点である。この場合の耐圧
ＢＶGD1 は同様の手法により、下記の数２となる。
０．３μm 、ｌg ＝０．１μm 、ｔ1 ＝０．２μm 、Ｎ
o ＝１×１０17cm-3、Ｅth＝７００kV／cmとすると従来
構造でＢＶGDO １５．３Ｖに対しＢＶGD＝２０．４Ｖ
となり〜５Ｖの耐圧向上となる。また上記は多くの仮定
を含んだ１次元モデルによる考察であるが実際には先に
述べたように端部への電界集中も緩和されこの分の耐圧
向上も見込まれる。 ＜実施例２＞図２は本発明の第２の実施例を示す断面図
である。実施例１と異なるのは凸部１の濃度が活性層平
面部と違いＮ1 となっている点である。この場合の耐圧
ＢＶGD1 は同様の手法により、下記の数２となる。
【００１７】
【数２】
【００１８】数１と比較して明らかなように２項が異な
る。実施例１の場合の条件としてＬg ＜ｔo が必要であ
ったがＬg を小さくする事は製作上においてもかなり困
難である。この場合Ｎ1 <<Ｎo つまり凸部１の濃度を充
分低くしておけば上記制限はなくなる。例えばＬg ＝
０．５μm 、ｔo ＝０．３μm 、ｌg ＝０．１μm 、ｔ
1 ＝０．２μm 、Ｎo ＝１×１０17cm-3、Ｎ1 ＝１×１
０15cm-3、Ｅth＝７００keV とすると従来の耐圧ＢＶ
GDO ＝２５．５Ｖに対し当構造では２７．３Ｖとなる。
また実施例１にも示したが当構造の場合端部への電界集
中が緩和されるのでこの分の耐圧向上も見込まれる。
る。実施例１の場合の条件としてＬg ＜ｔo が必要であ
ったがＬg を小さくする事は製作上においてもかなり困
難である。この場合Ｎ1 <<Ｎo つまり凸部１の濃度を充
分低くしておけば上記制限はなくなる。例えばＬg ＝
０．５μm 、ｔo ＝０．３μm 、ｌg ＝０．１μm 、ｔ
1 ＝０．２μm 、Ｎo ＝１×１０17cm-3、Ｎ1 ＝１×１
０15cm-3、Ｅth＝７００keV とすると従来の耐圧ＢＶ
GDO ＝２５．５Ｖに対し当構造では２７．３Ｖとなる。
また実施例１にも示したが当構造の場合端部への電界集
中が緩和されるのでこの分の耐圧向上も見込まれる。
【００１９】
【発明の効果】以上説明したように本発明は、活性層上
ゲート形成領域に活性層凸部を設けこの部分の上部及び
側面部、活性層平面に接触しないようにゲートメタルを
形成したので、従来構造と同一最大電流の下で耐圧が向
上する。
ゲート形成領域に活性層凸部を設けこの部分の上部及び
側面部、活性層平面に接触しないようにゲートメタルを
形成したので、従来構造と同一最大電流の下で耐圧が向
上する。
【図１】本発明の一実施例を示す断面図。
【図２】本発明の第２の実施例を示す断面図。
【図３】従来構造を示す断面図。
１ 活性層凸部 ２ ゲート電極金属 ３ 空乏層端 ４ 活性層 ５ 半導体基板
Claims (2)
- 【請求項１】 平坦面を形成する活性層を有する電界効
果トランジスタにおいて、 前記活性層の平坦面上のゲート形成領域に設けられる凸
部と、該凸部の上部側に設けられるゲートメタルとを有
し、 該ゲートメタルと前記平坦面とは、互いに離間して配さ
れたなることを特徴とする電界効果トランジスタ。 - 【請求項２】 請求項１記載の電界効果トランジスタに
おいて、前記凸部の濃度は、前記平坦面側の濃度に比べ
て低いことを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3341262A JP2778607B2 (ja) | 1991-12-24 | 1991-12-24 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3341262A JP2778607B2 (ja) | 1991-12-24 | 1991-12-24 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175241A true JPH05175241A (ja) | 1993-07-13 |
| JP2778607B2 JP2778607B2 (ja) | 1998-07-23 |
Family
ID=18344682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3341262A Expired - Fee Related JP2778607B2 (ja) | 1991-12-24 | 1991-12-24 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2778607B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5372475A (en) * | 1976-12-09 | 1978-06-27 | Matsushita Electric Ind Co Ltd | Field effect transistor |
| JPS6213081A (ja) * | 1985-07-10 | 1987-01-21 | Sharp Corp | 電界効果トランジスタ |
-
1991
- 1991-12-24 JP JP3341262A patent/JP2778607B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5372475A (en) * | 1976-12-09 | 1978-06-27 | Matsushita Electric Ind Co Ltd | Field effect transistor |
| JPS6213081A (ja) * | 1985-07-10 | 1987-01-21 | Sharp Corp | 電界効果トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2778607B2 (ja) | 1998-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518127B2 (en) | Trench DMOS transistor having a double gate structure | |
| US5504359A (en) | Vertical FET device with low gate to source overlap capacitance | |
| US6870220B2 (en) | Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses | |
| US5710455A (en) | Lateral MOSFET with modified field plates and damage areas | |
| US8193593B2 (en) | Multi-layer gate dielectric | |
| US5569937A (en) | High breakdown voltage silicon carbide transistor | |
| US7476932B2 (en) | U-shape metal-oxide-semiconductor (UMOS) gate structure for high power MOS-based semiconductor devices | |
| US20070126055A1 (en) | Trench insulated gate field effect transistor | |
| US9847395B2 (en) | Semiconductor device including a contact structure directly adjoining a mesa section and a field electrode | |
| JPH01192174A (ja) | 半導体装置の製造方法 | |
| JPH03289176A (ja) | 半導体装置 | |
| JPS6237545B2 (ja) | ||
| JP2020150185A (ja) | 半導体装置 | |
| JPS6113664A (ja) | 大きな降伏電圧を有する半導体装置 | |
| JPH08274335A (ja) | シリコンカーバイドｍｏｓｆｅｔ | |
| KR100560230B1 (ko) | 횡형 박막 실리콘-온-인슐레이터 장치 | |
| KR20000051294A (ko) | 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법 | |
| US20020017682A1 (en) | Semiconductor device | |
| CN108682691A (zh) | 横向扩散金属氧化物半导体器件的制造方法及半导体器件 | |
| KR20040061025A (ko) | 이중 게이트 산화물 고전압 반도체 디바이스 및 이의 제조방법 | |
| JP2778607B2 (ja) | 電界効果トランジスタ | |
| US5627385A (en) | Lateral silicon carbide transistor | |
| JP2001102569A (ja) | 半導体デバイス | |
| JPH04229662A (ja) | 縦型ｍｏｓトランジスタとその製造方法 | |
| JPH1174511A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980408 |
|
| LAPS | Cancellation because of no payment of annual fees |