JPH05173509A - 液晶表示装置の駆動方法 - Google Patents
液晶表示装置の駆動方法Info
- Publication number
- JPH05173509A JPH05173509A JP34273291A JP34273291A JPH05173509A JP H05173509 A JPH05173509 A JP H05173509A JP 34273291 A JP34273291 A JP 34273291A JP 34273291 A JP34273291 A JP 34273291A JP H05173509 A JPH05173509 A JP H05173509A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- liquid crystal
- drain
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】駆動回路の一部を内蔵したＴＦＴ液晶表示装置
において、表示品質向上のための駆動方法を提供する。 【構成】複数のドレイン電圧で階調表示する場合に、ド
レイン電圧が基準電圧より大きい時のＴＦＴの書き込み
時間を基準電圧より低いドレイン電圧の場合の書き込み
時間よりも長くする。 【効果】充電能力が低くなる、基準電圧より高いドレイ
ン電圧が印加される時の電圧書き込み率を高くでき、表
示品質が向上する。
において、表示品質向上のための駆動方法を提供する。 【構成】複数のドレイン電圧で階調表示する場合に、ド
レイン電圧が基準電圧より大きい時のＴＦＴの書き込み
時間を基準電圧より低いドレイン電圧の場合の書き込み
時間よりも長くする。 【効果】充電能力が低くなる、基準電圧より高いドレイ
ン電圧が印加される時の電圧書き込み率を高くでき、表
示品質が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置、例え
ば、ＴＦＴ（薄膜トランジスタ）を用いたアクティブマ
トリクス構成の液晶表示装置、特に、液晶表示装置に置
いて多階調表示を行う場合に適した駆動方法に関する。
ば、ＴＦＴ（薄膜トランジスタ）を用いたアクティブマ
トリクス構成の液晶表示装置、特に、液晶表示装置に置
いて多階調表示を行う場合に適した駆動方法に関する。
【０００２】
【従来の技術】ＴＦＴアクティブマトリクス構成の液晶
表示装置に置いて多階調表示を行う駆動方式に関して
は、例えば、１９９０年、日経エレクトロニクス及び日
経マイクロデバイス編集、フラットパネルディスプレ
イ、１１月、多階調即ちカラー表示を行う場合は１６色
以上の多色表示の駆動方法がある。このなかでは、多階
調表示を行う場合の一つの方法であるフレームレイトコ
ントロール方法（以下ＦＲＣと略記）が示されている。
表示装置に置いて多階調表示を行う駆動方式に関して
は、例えば、１９９０年、日経エレクトロニクス及び日
経マイクロデバイス編集、フラットパネルディスプレ
イ、１１月、多階調即ちカラー表示を行う場合は１６色
以上の多色表示の駆動方法がある。このなかでは、多階
調表示を行う場合の一つの方法であるフレームレイトコ
ントロール方法（以下ＦＲＣと略記）が示されている。
【０００３】
【発明が解決しようとする課題】ＴＦＴ液晶表示装置
は、小型低消費電力のディスプレイ装置として、主とし
てマイクロコンピュータにおけるモニター等に用いられ
ている。このような用途として、アクティブマトリクス
液晶表示装置は、表示品質は優れているものの、ＣＲＴ
（冷陰極管）に比べて、部材原価、特に、液晶を駆動す
るＴＦＴ（画素ＴＦＴ）を駆動するドライバＩＣ（集積
回路）の原価が高いと言う問題がある。これに対して、
画素ＴＦＴを形成すると同時に透明基板上にドライバＩ
Ｃの機能の一部あるいは全てを内蔵してドライバＩＣの
数を低減する試みがある。
は、小型低消費電力のディスプレイ装置として、主とし
てマイクロコンピュータにおけるモニター等に用いられ
ている。このような用途として、アクティブマトリクス
液晶表示装置は、表示品質は優れているものの、ＣＲＴ
（冷陰極管）に比べて、部材原価、特に、液晶を駆動す
るＴＦＴ（画素ＴＦＴ）を駆動するドライバＩＣ（集積
回路）の原価が高いと言う問題がある。これに対して、
画素ＴＦＴを形成すると同時に透明基板上にドライバＩ
Ｃの機能の一部あるいは全てを内蔵してドライバＩＣの
数を低減する試みがある。
【０００４】しかし、透明基板上に内蔵する回路を構成
するＴＦＴの性能がＳｉ基板上に形成される集積回路と
同等の駆動能力を有する場合は問題がないが、実際に透
明基板上に形成されるＴＦＴの駆動能力を表す指標であ
る移動度は低く、ＦＲＣ駆動方式を用いて、周辺駆動回
路を内蔵したアクティブマトリクス方式を用いた液晶表
示装置の表示品質が低下すると言う問題があった。
するＴＦＴの性能がＳｉ基板上に形成される集積回路と
同等の駆動能力を有する場合は問題がないが、実際に透
明基板上に形成されるＴＦＴの駆動能力を表す指標であ
る移動度は低く、ＦＲＣ駆動方式を用いて、周辺駆動回
路を内蔵したアクティブマトリクス方式を用いた液晶表
示装置の表示品質が低下すると言う問題があった。
【０００５】本発明の目的は、ＦＲＣ駆動方式を採用し
た周辺回路内蔵型のアクティブマトリクス方式の液晶表
示装置の表示品質を良好に保つ駆動方法を提供すること
にある。
た周辺回路内蔵型のアクティブマトリクス方式の液晶表
示装置の表示品質を良好に保つ駆動方法を提供すること
にある。
【０００６】
【課題を解決するための手段】本発明は、前記の目的を
次の手段によって達成するものである。本発明の目的
は、内蔵回路ＴＦＴのドレイン電圧の振幅の中心電圧を
基準電圧とし、前記基準電圧より高く液晶への印加電圧
となるドレイン電圧ＶＤと、画素ＴＦＴをオン状態とす
るパルス状のゲート電圧ＶＧとのオーバラップ時間を、
前記基準電圧より低く液晶への印加電圧となるドレイン
電圧ＶＤと、画素ＴＦＴをオン状態とするパルス状のゲ
ート電圧ＶＧとのオーバラップ時間よりも長くしたＦＲ
Ｃ駆動方式を採用することにより達成される。
次の手段によって達成するものである。本発明の目的
は、内蔵回路ＴＦＴのドレイン電圧の振幅の中心電圧を
基準電圧とし、前記基準電圧より高く液晶への印加電圧
となるドレイン電圧ＶＤと、画素ＴＦＴをオン状態とす
るパルス状のゲート電圧ＶＧとのオーバラップ時間を、
前記基準電圧より低く液晶への印加電圧となるドレイン
電圧ＶＤと、画素ＴＦＴをオン状態とするパルス状のゲ
ート電圧ＶＧとのオーバラップ時間よりも長くしたＦＲ
Ｃ駆動方式を採用することにより達成される。
【０００７】
【作用】本発明の目的については、画素ＴＦＴの充電能
力が低下する基準電圧より高いドレイン電圧ＶＤの時
に、基準電圧より高いドレイン電圧ＶＤと画素ＴＦＴを
オン状態とするパルス状のゲート電圧ＶＧとのオーバラ
ップ時間を、基準電圧より低いドレイン電圧ＶＤと画素
ＴＦＴをオン状態とするパルス状のゲート電圧ＶＧとの
オーバラップ時間よりも長くすることによって、液晶へ
の印加電圧となるソース電圧ＶＳの充電不足を防止し、
表示むらのないＦＲＣ駆動方式を採用した駆動回路内蔵
型のアクティブマトリクス型の液晶表示装置が実現でき
る。
力が低下する基準電圧より高いドレイン電圧ＶＤの時
に、基準電圧より高いドレイン電圧ＶＤと画素ＴＦＴを
オン状態とするパルス状のゲート電圧ＶＧとのオーバラ
ップ時間を、基準電圧より低いドレイン電圧ＶＤと画素
ＴＦＴをオン状態とするパルス状のゲート電圧ＶＧとの
オーバラップ時間よりも長くすることによって、液晶へ
の印加電圧となるソース電圧ＶＳの充電不足を防止し、
表示むらのないＦＲＣ駆動方式を採用した駆動回路内蔵
型のアクティブマトリクス型の液晶表示装置が実現でき
る。
【０００８】
【実施例】以下、本発明の実施例について、図面を用い
て説明する。
て説明する。
【０００９】図２は本発明の駆動方法を用いたアクティ
ブマットリクス型の液晶表示装置の１実施例を示したも
のである。
ブマットリクス型の液晶表示装置の１実施例を示したも
のである。
【００１０】同図で、液晶表示部８はマトリクス状に配
置された複数の液晶セル（ＬＣ）に対して、それぞれＴ
ＦＴを設け、このＴＦＴのスイッチング動作によって各
液晶セルを駆動するようにしたものである。ここで、横
方向に並んだＴＦＴの各ゲートから共通に引き出した電
極であるゲートラインＧ１〜ＧＭに対して、ゲート駆動
回路１から順次ゲート電圧を印加し、各ゲートライン毎
にＴＦＴのゲートをオンしていく。
置された複数の液晶セル（ＬＣ）に対して、それぞれＴ
ＦＴを設け、このＴＦＴのスイッチング動作によって各
液晶セルを駆動するようにしたものである。ここで、横
方向に並んだＴＦＴの各ゲートから共通に引き出した電
極であるゲートラインＧ１〜ＧＭに対して、ゲート駆動
回路１から順次ゲート電圧を印加し、各ゲートライン毎
にＴＦＴのゲートをオンしていく。
【００１１】一方、縦方向に並んだＴＦＴの各ドレイン
から共通に引き出した電極であるドレインラインＤ１〜
ＤＮに対して、上記オンゲート電圧を印加されたゲート
ライン毎に、データ電圧をデータ駆動回路２からサンプ
リング回路３を経て順次印加し、各液晶セルに与えてい
く。また、サンプリング回路３は、上記ドレインライン
に対してサンプリング用ＴＦＴを持ち、サンプリング用
ＴＦＴのゲート端子に画素ＴＦＴゲートオン電圧が印加
している間に、複数の電圧φ１，φ２を供給する。但
し、この出力電圧φ１，φ２はサンプリング駆動回路９
より供給されるが、画面制御回路１０（ゲート駆動回路
１やデータ駆動回路２へも制御信号を送信する）にてフ
レームを判定し、フレーム毎にサンプリング駆動回路９
（本回路は画面制御回路１０に内蔵してもよい）に極性
反転指令を出す。また、サンプリング回路３に入力され
るドレイン信号はサンプリングの信号数に応じてまとめ
ることができるため、サンプリング回路３からデータ駆
動回路２に接続されるドレインライン数を低減できる。
から共通に引き出した電極であるドレインラインＤ１〜
ＤＮに対して、上記オンゲート電圧を印加されたゲート
ライン毎に、データ電圧をデータ駆動回路２からサンプ
リング回路３を経て順次印加し、各液晶セルに与えてい
く。また、サンプリング回路３は、上記ドレインライン
に対してサンプリング用ＴＦＴを持ち、サンプリング用
ＴＦＴのゲート端子に画素ＴＦＴゲートオン電圧が印加
している間に、複数の電圧φ１，φ２を供給する。但
し、この出力電圧φ１，φ２はサンプリング駆動回路９
より供給されるが、画面制御回路１０（ゲート駆動回路
１やデータ駆動回路２へも制御信号を送信する）にてフ
レームを判定し、フレーム毎にサンプリング駆動回路９
（本回路は画面制御回路１０に内蔵してもよい）に極性
反転指令を出す。また、サンプリング回路３に入力され
るドレイン信号はサンプリングの信号数に応じてまとめ
ることができるため、サンプリング回路３からデータ駆
動回路２に接続されるドレインライン数を低減できる。
【００１２】これらの回路の内、少なくともサンプリン
グ回路３を画素ＴＦＴ同様にガラス等を材料とする基板
４上に形成できれば、サンプリングＴＦＴのサンプリン
グ信号数に対応して、サンプリング回路３とデータ駆動
回路２間の接続数は低減できるため、ガラス基板４上に
形成した表示装置本体と外部駆動回路間との接続線が低
減でき、データ駆動回路２も簡略化できる。図３に示し
たようにサンプリング信号数が２の場合、ドレインライ
ンＤ１とＤ２がひとまとめにされＤＫ１としてデータ駆
動回路２に接続され、結果として画素ＴＦＴ及びサンプ
リング回路３の形成された基板とデータ駆動回路２との
接続数は半減、すなわちデータ駆動回路２を構成するド
ライバＩＣ数を半減できる。サンプリング回路３は画素
ＴＦＴとほぼ同じ工程で形成できるので、ドライバＩＣ
数を半減した効果により、液晶表示装置のコストを低減
できる効果がある。
グ回路３を画素ＴＦＴ同様にガラス等を材料とする基板
４上に形成できれば、サンプリングＴＦＴのサンプリン
グ信号数に対応して、サンプリング回路３とデータ駆動
回路２間の接続数は低減できるため、ガラス基板４上に
形成した表示装置本体と外部駆動回路間との接続線が低
減でき、データ駆動回路２も簡略化できる。図３に示し
たようにサンプリング信号数が２の場合、ドレインライ
ンＤ１とＤ２がひとまとめにされＤＫ１としてデータ駆
動回路２に接続され、結果として画素ＴＦＴ及びサンプ
リング回路３の形成された基板とデータ駆動回路２との
接続数は半減、すなわちデータ駆動回路２を構成するド
ライバＩＣ数を半減できる。サンプリング回路３は画素
ＴＦＴとほぼ同じ工程で形成できるので、ドライバＩＣ
数を半減した効果により、液晶表示装置のコストを低減
できる効果がある。
【００１３】次に、図４及び図１を用いて第一の実施例
の動作を説明する。図４は画素TFTのドレイン電圧とし
てＶＤＰ０，ＶＤＭ０，ＶＤＰ１、及びＶＤＭ１、ゲー
ト電圧としてＶＧを加え、ゲート線に沿って隣あうＥ１
及びＥ２画素に対してＦＲＣ駆動を行った場合の駆動波
形を示す。ここで、ＶＤＰ０とＶＤＭ０，ＶＤＰ１とＶ
ＤＭ１の関係は、それぞれ、基準電圧ＶＣに対して対称
な電圧であり、ＶＣとの差電圧の絶対値は等しい関係に
ある。ここで、更に、ＶＤＰ０あるいはVDM0とＶＣとの
差電圧の絶対値はＶＤＰ１あるいはＶＤＭ１とＶＣとの
差電圧の絶対値より小さく設定されている。ＦＲＣ駆動
方式を用いず階調表示を行う場合には、液晶に対して交
流電圧を印加する必要があり、ＶＤＰ０とＶＤＭ０で１
階調、ＶＤＰ１とＶＤＭ１で１階調の２階調表示が可能
である。
の動作を説明する。図４は画素TFTのドレイン電圧とし
てＶＤＰ０，ＶＤＭ０，ＶＤＰ１、及びＶＤＭ１、ゲー
ト電圧としてＶＧを加え、ゲート線に沿って隣あうＥ１
及びＥ２画素に対してＦＲＣ駆動を行った場合の駆動波
形を示す。ここで、ＶＤＰ０とＶＤＭ０，ＶＤＰ１とＶ
ＤＭ１の関係は、それぞれ、基準電圧ＶＣに対して対称
な電圧であり、ＶＣとの差電圧の絶対値は等しい関係に
ある。ここで、更に、ＶＤＰ０あるいはVDM0とＶＣとの
差電圧の絶対値はＶＤＰ１あるいはＶＤＭ１とＶＣとの
差電圧の絶対値より小さく設定されている。ＦＲＣ駆動
方式を用いず階調表示を行う場合には、液晶に対して交
流電圧を印加する必要があり、ＶＤＰ０とＶＤＭ０で１
階調、ＶＤＰ１とＶＤＭ１で１階調の２階調表示が可能
である。
【００１４】ＦＲＣ駆動方式で上記の２組の電圧のみで
さらに階調数を増やす場合は、図４のＥ１画素に対応す
る波形が示す通り、ＶＧのパルス電圧が印加される周期
を１フレームとした場合、４フレームを一つの単位とし
てＶＤＰ０，ＶＤＭ０，ＶＤＰ１，ＶＤＭ１を繰り返し
結果として、ＶＤＰ０あるいはＶＤＭ０とＶＣとの差電
圧の絶対値とＶＤＰ１あるいはＶＤＭ１とＶＣとの差電
圧の絶対値のほぼ中間の絶対値の電圧で決まる階調を新
たに表示できる。隣合うＥ２画素に対しては、ＦＲＣで
は従来の２フレーム単位から４フレーム単位になるので
画面のチラツキが大きくなる。そこで、これを空間的処
理で対応するためＥ１画素とは極性が異なり、さらに電
圧も変える必要があるため、４フレームを一つの単位と
して、ＶＤＭ１，ＶＤＰ１，ＶＤＭ０，ＶＤＰ０を繰り
返し表示する。
さらに階調数を増やす場合は、図４のＥ１画素に対応す
る波形が示す通り、ＶＧのパルス電圧が印加される周期
を１フレームとした場合、４フレームを一つの単位とし
てＶＤＰ０，ＶＤＭ０，ＶＤＰ１，ＶＤＭ１を繰り返し
結果として、ＶＤＰ０あるいはＶＤＭ０とＶＣとの差電
圧の絶対値とＶＤＰ１あるいはＶＤＭ１とＶＣとの差電
圧の絶対値のほぼ中間の絶対値の電圧で決まる階調を新
たに表示できる。隣合うＥ２画素に対しては、ＦＲＣで
は従来の２フレーム単位から４フレーム単位になるので
画面のチラツキが大きくなる。そこで、これを空間的処
理で対応するためＥ１画素とは極性が異なり、さらに電
圧も変える必要があるため、４フレームを一つの単位と
して、ＶＤＭ１，ＶＤＰ１，ＶＤＭ０，ＶＤＰ０を繰り
返し表示する。
【００１５】図１は本発明の１実施例となる駆動方法を
示す図である。同図（ａ）はサンプリングＴＦＴのゲー
ト電圧φと外部ドライバＩＣから供給されるドレイン電
圧ＶＤＤ（ＶＤＤＰ０，ＶＤＤＭ０，ＶＤＤＰ１及びＶ
ＤＤＭ１）の関係を示したものである。それぞれ奇数番
目（Ｄ１，Ｄ３）及び偶数番目（Ｄ２，Ｄ４）のドレイ
ン線への印加電圧波形を示す。同図（ｂ）は画素ＴＦＴ
のゲート電圧ＶＧと前記サンプリングＴＦＴからの出力
電圧である画素ＴＦＴのＥ１，Ｅ２のドレイン電圧であ
るＶＤ（ＶＤＰ０，ＶＤＭ０，ＶＤＰ１，ＶＤＭ１））
の電圧波形を示したものである。この波形は図３の回路
の１番目すなわちＧ１に対するもので、それぞれ画素Ｔ
ＦＴに対するドレイン線の奇数番目（ここではＤ１ライ
ンのＥ１，Ｅ３），偶数番目（ここではＤ２ラインの画
素Ｅ２，Ｅ４）の駆動波形に対応する。
示す図である。同図（ａ）はサンプリングＴＦＴのゲー
ト電圧φと外部ドライバＩＣから供給されるドレイン電
圧ＶＤＤ（ＶＤＤＰ０，ＶＤＤＭ０，ＶＤＤＰ１及びＶ
ＤＤＭ１）の関係を示したものである。それぞれ奇数番
目（Ｄ１，Ｄ３）及び偶数番目（Ｄ２，Ｄ４）のドレイ
ン線への印加電圧波形を示す。同図（ｂ）は画素ＴＦＴ
のゲート電圧ＶＧと前記サンプリングＴＦＴからの出力
電圧である画素ＴＦＴのＥ１，Ｅ２のドレイン電圧であ
るＶＤ（ＶＤＰ０，ＶＤＭ０，ＶＤＰ１，ＶＤＭ１））
の電圧波形を示したものである。この波形は図３の回路
の１番目すなわちＧ１に対するもので、それぞれ画素Ｔ
ＦＴに対するドレイン線の奇数番目（ここではＤ１ライ
ンのＥ１，Ｅ３），偶数番目（ここではＤ２ラインの画
素Ｅ２，Ｅ４）の駆動波形に対応する。
【００１６】本実施例では、サンプリングＴＦＴのＴＲ
１とＴＲ２のゲート電圧であるφ１とφ２の電圧がフレ
ーム毎に反転している。これに対し、従来の駆動方法で
は、図５に示すようにφ１とφ２はフレーム毎に反転し
ていない。
１とＴＲ２のゲート電圧であるφ１とφ２の電圧がフレ
ーム毎に反転している。これに対し、従来の駆動方法で
は、図５に示すようにφ１とφ２はフレーム毎に反転し
ていない。
【００１７】本発明の駆動方法を用いるならば、同図
（ｂ）に示すように、画素ＴＦＴの充電能力が問題にな
るドレイン電圧ＶＤが基準電圧ＶＣより高い場合（ＶＤ
Ｐ０及びＶＤＭ０）、すなわち、ΔＶＧＤの小さい場合
のゲート電圧ＶＧとドレイン電圧の交差時間はｔＧとな
り、逆に充電能力に余裕のあるドレイン電圧ＶＤが基準
電圧ＶＣより低い（ＶＤＭ０，ＶＤＭ１）、即ち、ΔＶ
ＧＤの大きい場合の交差時間はｔＧ／２となる。交差時
間がｔＧ／２となってもΔＶＧＤが充分大きいため、充
電能力が大きくＦＲＣ駆動を用いて多階調表示を行って
も液晶表示装置の表示性能上は問題にならない。このよ
うに、本駆動方法によれば、ＦＲＣ駆動におけるｔＧ期
間に対応するφ１とφ２が画素ＴＦＴの充電能力の小さ
くなる駆動条件に対して優先して充電が行われ、ＶＧと
ＶＤの交差時間を長くできるので充電不足による表示む
らの発生を防止できる。また、従来の駆動のタイミング
を用いた図５の駆動方法においても、画素ＴＦＴの充電
が苦しくなる基準電圧より高いドレイン電圧ＶＤの時の
ゲート電圧ＶＧが、基準電圧より低いドレイン電圧ＶＤ
の時のゲート電圧ＶＧよりも高い所定の電圧で駆動する
新駆動方法を採用することによっても、表示品質の良い
ＦＲＣ駆動を用いた液晶表示装置が提供できる。
（ｂ）に示すように、画素ＴＦＴの充電能力が問題にな
るドレイン電圧ＶＤが基準電圧ＶＣより高い場合（ＶＤ
Ｐ０及びＶＤＭ０）、すなわち、ΔＶＧＤの小さい場合
のゲート電圧ＶＧとドレイン電圧の交差時間はｔＧとな
り、逆に充電能力に余裕のあるドレイン電圧ＶＤが基準
電圧ＶＣより低い（ＶＤＭ０，ＶＤＭ１）、即ち、ΔＶ
ＧＤの大きい場合の交差時間はｔＧ／２となる。交差時
間がｔＧ／２となってもΔＶＧＤが充分大きいため、充
電能力が大きくＦＲＣ駆動を用いて多階調表示を行って
も液晶表示装置の表示性能上は問題にならない。このよ
うに、本駆動方法によれば、ＦＲＣ駆動におけるｔＧ期
間に対応するφ１とφ２が画素ＴＦＴの充電能力の小さ
くなる駆動条件に対して優先して充電が行われ、ＶＧと
ＶＤの交差時間を長くできるので充電不足による表示む
らの発生を防止できる。また、従来の駆動のタイミング
を用いた図５の駆動方法においても、画素ＴＦＴの充電
が苦しくなる基準電圧より高いドレイン電圧ＶＤの時の
ゲート電圧ＶＧが、基準電圧より低いドレイン電圧ＶＤ
の時のゲート電圧ＶＧよりも高い所定の電圧で駆動する
新駆動方法を採用することによっても、表示品質の良い
ＦＲＣ駆動を用いた液晶表示装置が提供できる。
【００１８】
【発明の効果】本発明によれば、ＦＲＣ駆動方式を用い
て多階調表示を行う場合、薄膜トランジスタの液晶容量
に対する充電不足に起因した表示むらをなくすことがで
きる。また、駆動回路の一部を内蔵した液晶表示装置を
充電不足なく駆動できるのでドライバＩＣ数の大幅な低
減が可能になる。接続の信頼性も大幅に向上する。以上
により、低価格で高品質の液晶表示装置及び液晶表示装
置を搭載したマイクロコンピュータ装置を提供できる。
て多階調表示を行う場合、薄膜トランジスタの液晶容量
に対する充電不足に起因した表示むらをなくすことがで
きる。また、駆動回路の一部を内蔵した液晶表示装置を
充電不足なく駆動できるのでドライバＩＣ数の大幅な低
減が可能になる。接続の信頼性も大幅に向上する。以上
により、低価格で高品質の液晶表示装置及び液晶表示装
置を搭載したマイクロコンピュータ装置を提供できる。
【図１】本発明の一実施例に係る駆動電圧波形を示す図
である。
である。
【図２】本発明の一実施例に係る液晶表示装置の構成図
である。
である。
【図３】駆動回路内蔵方式の液晶表示装置の回路図であ
る。
る。
【図４】ＦＲＣ駆動を示すタイミング図である。
【図５】従来の方法における駆動電圧波形を示す図であ
る。
る。
ＶＧ…画素ＴＦＴのゲート電圧、ＶＤ…画素ＴＦＴのド
レイン（データ）電圧、ＶＤＤ…サンプリングＴＦＴの
ドレイン（データ）電圧、φ…サンプリングＴＦＴのゲ
ート電圧、tＧ…ゲート選択時間、ΔＶＧＤ…ゲート電
圧とドレイン電圧の差電圧、ＣＬＣ…液晶容量、１…ゲ
ート駆動回路、２…データ駆動回路、３…サンプリング
回路、４…画素ＴＦＴが形成された基板。
レイン（データ）電圧、ＶＤＤ…サンプリングＴＦＴの
ドレイン（データ）電圧、φ…サンプリングＴＦＴのゲ
ート電圧、tＧ…ゲート選択時間、ΔＶＧＤ…ゲート電
圧とドレイン電圧の差電圧、ＣＬＣ…液晶容量、１…ゲ
ート駆動回路、２…データ駆動回路、３…サンプリング
回路、４…画素ＴＦＴが形成された基板。
Claims (3)
- 【請求項１】薄膜トランジスタをスイッチング素子とし
て用いた液晶表示装置の映像信号を与えるドレイン電圧
が所定の電圧に対して、前記所定の電圧に対して正，負
であり前記所定の電圧との差電圧が等しい電圧を一組み
として、前記差電圧が異なる２組みの電圧以上の電圧数
を持ち、前記１つの電圧値が印加されている期間を１フ
レームとして、少なくとも前記２組みの電圧の組合せが
印加されている４フレームを一つの駆動単位とする液晶
表示装置の駆動方法において、 薄膜トランジスタのゲート電圧が前記所定の電圧より高
い前記ゲート電圧のオンパルス幅と、前記所定の電圧よ
り高く薄膜トランジスタから液晶に印加されるドレイン
電圧とのオーバラップ時間が、前記所定の電圧より低い
前記ドレイン電圧とのオーバラップ時間より長いことを
特徴とする液晶表示装置の駆動方法。 - 【請求項２】請求項１において、前記所定の電圧より高
い前記ドレイン電圧と時間的にオーバラップする前記ゲ
ート電圧が、前記所定の電圧より低い前記ドレイン電圧
とオーバラップする前記ゲート電圧より高いことを特徴
とする液晶表示装置の駆動方法。 - 【請求項３】薄膜トランジスタをスイッチング素子とし
て用いた液晶表示装置の映像信号を与えるドレイン電圧
が所定の電圧に対して、前記所定の電圧に対して正，負
であり前記所定の電圧との差電圧が等しい電圧を一組み
として、前記差電圧が異なる２組みの電圧以上の電圧数
を持ち、前記１つの電圧値が印加されている期間を１フ
レームとして、少なくとも前記２組みの電圧の組合わせ
が印加されている４フレームを一つの駆動単位とする液
晶表示装置の駆動方法において、 表示を行うデータ電圧を供給するドレイン端子を持つ複
数の薄膜トランジスタと前記ドレイン端子が接続された
ドレイン配線上に、少なくとも１つ以上前記データ電圧
を供給するトランジスタを備え、前記データ電圧を供給
するトランジスタのゲート電圧がフレーム毎に前記所定
の電圧に対して正，負の電圧となることを特徴とする液
晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34273291A JPH05173509A (ja) | 1991-12-25 | 1991-12-25 | 液晶表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34273291A JPH05173509A (ja) | 1991-12-25 | 1991-12-25 | 液晶表示装置の駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05173509A true JPH05173509A (ja) | 1993-07-13 |
Family
ID=18356064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34273291A Pending JPH05173509A (ja) | 1991-12-25 | 1991-12-25 | 液晶表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05173509A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005257710A (ja) * | 2004-03-09 | 2005-09-22 | Hitachi Displays Ltd | 表示装置 |
-
1991
- 1991-12-25 JP JP34273291A patent/JPH05173509A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005257710A (ja) * | 2004-03-09 | 2005-09-22 | Hitachi Displays Ltd | 表示装置 |
| JP4694134B2 (ja) * | 2004-03-09 | 2011-06-08 | 株式会社 日立ディスプレイズ | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7215311B2 (en) | LCD and driving method thereof | |
| US5526012A (en) | Method for driving active matris liquid crystal display panel | |
| KR100234720B1 (ko) | Tft-lcd의 구동회로 | |
| US6172663B1 (en) | Driver circuit | |
| JP2001282205A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| JP2739821B2 (ja) | 液晶表示装置 | |
| JPH07181927A (ja) | 画像表示装置 | |
| JPH10105126A (ja) | 液晶表示装置 | |
| JPH07318901A (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| JP4062766B2 (ja) | 電子機器および表示装置 | |
| EP1246159A2 (en) | Active matrix display device with faster static memory circuit implemented at pixel level | |
| JPH0980386A (ja) | 液晶表示装置 | |
| JPH08137443A (ja) | 画像表示装置 | |
| JP2001133808A (ja) | 液晶表示装置およびその駆動方法 | |
| US7728804B2 (en) | Liquid crystal display device and driving method thereof | |
| JP4022990B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3638737B2 (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| JPH07281641A (ja) | アクティブマトリクス型液晶ディスプレイ | |
| JP2000020033A (ja) | 液晶表示装置 | |
| JP2005128101A (ja) | 液晶表示装置 | |
| JP4061701B2 (ja) | 液晶表示装置 | |
| JPH05173509A (ja) | 液晶表示装置の駆動方法 | |
| JP3160143B2 (ja) | 液晶表示装置 | |
| JPH09329809A (ja) | 液晶表示装置 | |
| JPH07199156A (ja) | 液晶表示装置 |