JPH05167263A - 高密度実装回路基板の製造方法 - Google Patents
高密度実装回路基板の製造方法Info
- Publication number
- JPH05167263A JPH05167263A JP3353235A JP35323591A JPH05167263A JP H05167263 A JPH05167263 A JP H05167263A JP 3353235 A JP3353235 A JP 3353235A JP 35323591 A JP35323591 A JP 35323591A JP H05167263 A JPH05167263 A JP H05167263A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- circuit board
- solder bump
- epoxy resin
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【構成】 くぼみ部分２に半導体素子３を収容し、それ
をチップコート用エポキシ樹脂６によって被覆した内装
基板１と、表装基板８とを半田９を介して加圧・昇温下
で貼り合わせを行い実装回路基板を製作する。エポキシ
樹脂６の硬化の際発生する有機系付着物１０の半田バン
プランド７への被着を防止するため、あらかじめ高い相
互拡散特性を有する金めっきを厚さ０．１μｍから０．
５μｍで半田バンプランド７の表面に被覆する。 【効果】 エポキシ樹脂の硬化工程で起こる有機系付着
物が半田接合界面に介在しないため、熱衝撃に強い良好
な接合が得られ、高信頼性の高密度実装回路基板が製作
できる。
をチップコート用エポキシ樹脂６によって被覆した内装
基板１と、表装基板８とを半田９を介して加圧・昇温下
で貼り合わせを行い実装回路基板を製作する。エポキシ
樹脂６の硬化の際発生する有機系付着物１０の半田バン
プランド７への被着を防止するため、あらかじめ高い相
互拡散特性を有する金めっきを厚さ０．１μｍから０．
５μｍで半田バンプランド７の表面に被覆する。 【効果】 エポキシ樹脂の硬化工程で起こる有機系付着
物が半田接合界面に介在しないため、熱衝撃に強い良好
な接合が得られ、高信頼性の高密度実装回路基板が製作
できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子を内装した
高密度実装回路基板の製造方法に関する。
高密度実装回路基板の製造方法に関する。
【０００２】
【従来の技術】図３は従来例の説明図で、実装回路基板
の製造を次のような手順で行っていた。内装基板１の一
部に座ぐり加工等でくぼみ部分２を設け、内部に収容し
た半導体素子３を金ワイヤ４でサーモソニック法により
回路パターンのボンディングパッド５に接続する。
の製造を次のような手順で行っていた。内装基板１の一
部に座ぐり加工等でくぼみ部分２を設け、内部に収容し
た半導体素子３を金ワイヤ４でサーモソニック法により
回路パターンのボンディングパッド５に接続する。
【０００３】ボンディングパッド５は、例えば１８μｍ
の厚さの銅箔の表面にボンディングするため軟質の金め
っきを少なくとも１．４μｍ以上被覆する。また、実装
した半導体素子３を保護するため、チップコート用エポ
キシ樹脂６を塗布し、例えば１６０℃、４時間の熱処理
を行って硬化させる。
の厚さの銅箔の表面にボンディングするため軟質の金め
っきを少なくとも１．４μｍ以上被覆する。また、実装
した半導体素子３を保護するため、チップコート用エポ
キシ樹脂６を塗布し、例えば１６０℃、４時間の熱処理
を行って硬化させる。
【０００４】銅箔をエッチング加工した内装基板１の半
田バンプランド７と表装基板８の半田バンプランド７´
を半田９を介して接合する。この接合は圧力を加えなが
ら昇温し半田を溶融して行う。
田バンプランド７と表装基板８の半田バンプランド７´
を半田９を介して接合する。この接合は圧力を加えなが
ら昇温し半田を溶融して行う。
【０００５】
【発明が解決しようとする課題】しかしながら接合を行
う際、チップコート用エポキシ樹脂６を硬化するときに
発生した有機系付着物１０が半田バンプランド７の表面
に被着し、半田９と半田バンプランド７の界面において
良好な接合が行われず接合強度の低下をきたした。この
ため、熱衝撃試験等を実施すると、半田バンプ接合部分
に剥離を生じるような不具合があった。
う際、チップコート用エポキシ樹脂６を硬化するときに
発生した有機系付着物１０が半田バンプランド７の表面
に被着し、半田９と半田バンプランド７の界面において
良好な接合が行われず接合強度の低下をきたした。この
ため、熱衝撃試験等を実施すると、半田バンプ接合部分
に剥離を生じるような不具合があった。
【０００６】なお、この種の被着物は、複合基板間の狭
い領域に発生するため、洗浄による除去やプラズマ現象
を利用する清浄化処理が有効に作用できないという背景
がある。
い領域に発生するため、洗浄による除去やプラズマ現象
を利用する清浄化処理が有効に作用できないという背景
がある。
【０００７】
【課題を解決するための手段】本発明はこれらの課題を
解決することを目的とし、目的を達成するために半田バ
ンプランド表面に半田材料と拡散性の良好な材料による
僅少量の厚さの被覆層を設け、特に金により厚さ０．１
μｍから０．５μｍの被覆層としたことを特徴とするも
ので、以下実施例につき図面により詳細に説明する。
解決することを目的とし、目的を達成するために半田バ
ンプランド表面に半田材料と拡散性の良好な材料による
僅少量の厚さの被覆層を設け、特に金により厚さ０．１
μｍから０．５μｍの被覆層としたことを特徴とするも
ので、以下実施例につき図面により詳細に説明する。
【０００８】
【実施例】図１は本発明の実施例で、内装基板１の一部
に座ぐり加工等でくぼみ部分２を設け半導体素子３を収
容し、金ワイヤ４をサーモソニック法により回路パター
ンのボンディングパッド５に接続する。あらかじめボン
ディングパッド５の表面は電解めっきによる軟質金めっ
きを少なくとも１．４μｍ以上行っておく。さらに半田
バンプランド７の表面には、例えば無電解金めっき１１
を厚さ０．３μｍで被覆しておく。
に座ぐり加工等でくぼみ部分２を設け半導体素子３を収
容し、金ワイヤ４をサーモソニック法により回路パター
ンのボンディングパッド５に接続する。あらかじめボン
ディングパッド５の表面は電解めっきによる軟質金めっ
きを少なくとも１．４μｍ以上行っておく。さらに半田
バンプランド７の表面には、例えば無電解金めっき１１
を厚さ０．３μｍで被覆しておく。
【０００９】実装した半導体素子３の保護のためにチッ
プコート用エポキシ樹脂６を塗布し、１６０℃、４時間
の熱処理を行って硬化させる。内装基板１と表装基板８
に設けた半田バンプランド７、７´を半田９（重量比錫
６０％、鉛４０％の共晶半田）を用い、基板上下から圧
力を加えながら２３０℃で６０秒半田を溶融して接合す
る。
プコート用エポキシ樹脂６を塗布し、１６０℃、４時間
の熱処理を行って硬化させる。内装基板１と表装基板８
に設けた半田バンプランド７、７´を半田９（重量比錫
６０％、鉛４０％の共晶半田）を用い、基板上下から圧
力を加えながら２３０℃で６０秒半田を溶融して接合す
る。
【００１０】半田バンプ接合界面において、半田バンプ
ランド７の僅少な厚さの無電解金めっき１１は、昇温に
伴い被着した有機系付着物１０を介して半田の錫と相互
拡散現象を起こし、溶融し、半田バンプランド７から消
失する。その際、有機系付着物１０はこれら金属の拡散
現象に伴い破壊され、比重が金属より小さいため溶融半
田の表面へ抽出される。
ランド７の僅少な厚さの無電解金めっき１１は、昇温に
伴い被着した有機系付着物１０を介して半田の錫と相互
拡散現象を起こし、溶融し、半田バンプランド７から消
失する。その際、有機系付着物１０はこれら金属の拡散
現象に伴い破壊され、比重が金属より小さいため溶融半
田の表面へ抽出される。
【００１１】したがって、半田バンプランド７は有機系
付着物が介在しない良好な接合体となり得る。
付着物が介在しない良好な接合体となり得る。
【００１２】さらに付け加えると、チップコート用エポ
キシ樹脂６の硬化時に発生する有機系付着物１０の量
は、使用する材料系によっても変動するが、カルボキシ
ル酸を硬化剤とした２液性の無溶剤型エポキシ樹脂を使
用した場合は、１６０℃、４時間の硬化処理で半田バン
プランド７のすべての表面に僅少な厚さの有機物を確認
した。この有機物は樹脂硬化時に発生した被着物層と考
えられ、次のような結果を得た。
キシ樹脂６の硬化時に発生する有機系付着物１０の量
は、使用する材料系によっても変動するが、カルボキシ
ル酸を硬化剤とした２液性の無溶剤型エポキシ樹脂を使
用した場合は、１６０℃、４時間の硬化処理で半田バン
プランド７のすべての表面に僅少な厚さの有機物を確認
した。この有機物は樹脂硬化時に発生した被着物層と考
えられ、次のような結果を得た。
【００１３】半田バンプランドの金めっきの厚さと前記
の効果には関係があり、金めっきが厚い場合、使用する
半田材料との相互拡散による表面処理の金めっきの消失
が低下し、拡散に伴う瞬時的有機物被着層の破壊現象と
半田溶融面外への排出現象とが低下する傾向が認められ
た。
の効果には関係があり、金めっきが厚い場合、使用する
半田材料との相互拡散による表面処理の金めっきの消失
が低下し、拡散に伴う瞬時的有機物被着層の破壊現象と
半田溶融面外への排出現象とが低下する傾向が認められ
た。
【００１４】また薄い場合には、このような効果が認め
られなかった。この現象は薄い場合には半田との相互拡
散を発生せず、被着物の破壊と排出効果が伴わないため
と考えられる。
られなかった。この現象は薄い場合には半田との相互拡
散を発生せず、被着物の破壊と排出効果が伴わないため
と考えられる。
【００１５】図２に半田バンプランドへ被覆した金めっ
きの厚さと、錫６０％、鉛４０％（重量比）の共晶半田
による接合試料の接合部分の引張り強度との関係を示
す。この図から金の厚さが０．１μｍから０．５μｍの
範囲で良好な引張り強度が得られることがわかる。
きの厚さと、錫６０％、鉛４０％（重量比）の共晶半田
による接合試料の接合部分の引張り強度との関係を示
す。この図から金の厚さが０．１μｍから０．５μｍの
範囲で良好な引張り強度が得られることがわかる。
【００１６】
【発明の効果】以上説明したように、半田接合時に半田
と大きな相互拡散を行う薄層を半田バンプランド面に設
けたので、チップコート樹脂の硬化時に発生する有機系
付着物が半田接合界面に介在することがなくなる。した
がって良好な機械的接合力を得ることができ、高い信頼
性を有する半導体素子内装の高密度実装回路基板を製作
することができる。
と大きな相互拡散を行う薄層を半田バンプランド面に設
けたので、チップコート樹脂の硬化時に発生する有機系
付着物が半田接合界面に介在することがなくなる。した
がって良好な機械的接合力を得ることができ、高い信頼
性を有する半導体素子内装の高密度実装回路基板を製作
することができる。
【図１】本発明の実施例を示す断面説明図。
【図２】金めっき被覆の厚さと接合部の引張り強度との
関係を示す図。
関係を示す図。
【図３】従来例の断面説明図。
【符号の説明】 １ 内装基板 ２ くぼみ部分 ３ 半導体素子 ６ チップコート用エポキシ樹脂 ７、７´ 半田バンプランド ８ 表装基板 ９ 半田 １０ 有機系付着物 １１ 無電解金めっき
Claims (1)
- 【請求項１】 回路パターンとくぼみ部分を有しかつ該
くぼみ部分に半導体素子を収容しそれを樹脂により被覆
して成る内装基板と、回路パターンを有する表装基板と
を錫を含む半田を介して加圧・昇温下で貼り合わせる製
造方法において、 あらかじめ基板の半田バンプランドの表面を０．１μｍ
から０．５μｍの厚さで金を被覆したことを特徴とする
高密度実装回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3353235A JPH07123184B2 (ja) | 1991-12-17 | 1991-12-17 | 高密度実装回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3353235A JPH07123184B2 (ja) | 1991-12-17 | 1991-12-17 | 高密度実装回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05167263A true JPH05167263A (ja) | 1993-07-02 |
| JPH07123184B2 JPH07123184B2 (ja) | 1995-12-25 |
Family
ID=18429471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3353235A Expired - Fee Related JPH07123184B2 (ja) | 1991-12-17 | 1991-12-17 | 高密度実装回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123184B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101041011B1 (ko) * | 2003-02-13 | 2011-06-16 | 신꼬오덴기 고교 가부시키가이샤 | 전자 부품 실장 구조 및 그 제조 방법 |
-
1991
- 1991-12-17 JP JP3353235A patent/JPH07123184B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101041011B1 (ko) * | 2003-02-13 | 2011-06-16 | 신꼬오덴기 고교 가부시키가이샤 | 전자 부품 실장 구조 및 그 제조 방법 |
| US7964950B2 (en) | 2003-02-13 | 2011-06-21 | Shinko Electric Industries Co., Ltd. | Electronic parts packaging structure and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07123184B2 (ja) | 1995-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3127151B2 (ja) | 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法 | |
| KR100454381B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TW393709B (en) | Flip chip assembly with via interconnection | |
| KR100545008B1 (ko) | 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 | |
| KR100272399B1 (ko) | 전자부품의 제조방법 및 이에 의해 제조된 전자부품 | |
| JPH06168980A (ja) | 半導体チップ実装方法および基板構造体 | |
| US5982629A (en) | Silicon semiconductor device,electrode structure therefor, and circuit board mounted therewith | |
| JP2003197673A (ja) | 半導体装置およびその製造方法 | |
| JPS6317337B2 (ja) | ||
| JPH10173006A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| JPH05167263A (ja) | 高密度実装回路基板の製造方法 | |
| JPH01120039A (ja) | Ｉｃチップ接続法 | |
| WO2003100850A1 (fr) | Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production | |
| JP3785822B2 (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
| JP2003133474A (ja) | 電子装置の実装構造 | |
| JP2585891B2 (ja) | ボンディングツール | |
| JP3204142B2 (ja) | 半導体装置製造方法およびリードフレーム | |
| JPH09293961A (ja) | 電子部品の実装方法 | |
| KR0131392B1 (ko) | 볼 그리드 어레이 패키지의 반도체 칩 부착방법 및 그 구조 | |
| JPS58103198A (ja) | 電子部品の取付け方法 | |
| JP3036455B2 (ja) | 半導体装置の製造方法 | |
| JPH11288968A (ja) | 半導体回路構造体、半導体の接合構造と半導体の接合方法 | |
| JPH0732170B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |