JPH0516686B2 - - Google Patents

Info

Publication number
JPH0516686B2
JPH0516686B2 JP59267844A JP26784484A JPH0516686B2 JP H0516686 B2 JPH0516686 B2 JP H0516686B2 JP 59267844 A JP59267844 A JP 59267844A JP 26784484 A JP26784484 A JP 26784484A JP H0516686 B2 JPH0516686 B2 JP H0516686B2
Authority
JP
Japan
Prior art keywords
output
circuit
voltage
bootstrap
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59267844A
Other languages
Japanese (ja)
Other versions
JPS61144904A (en
Inventor
Fumyuki Niwa
Kenji Izumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP59267844A priority Critical patent/JPS61144904A/en
Publication of JPS61144904A publication Critical patent/JPS61144904A/en
Publication of JPH0516686B2 publication Critical patent/JPH0516686B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はブートストラツプ付増幅回路に関し、
特に電源投入時その瞬間に発生するシヨツク音を
なくしたスイツチオン時シヨツク音防止回路に関
するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an amplifier circuit with a bootstrap,
In particular, the present invention relates to a switch-on shock noise prevention circuit that eliminates the shock noise that occurs at the moment the power is turned on.

〔従来の技術〕[Conventional technology]

第3図はブートストラツプ付BTL
(BALANCEDTRANSFORMERLESS、以下
BTLと記す)増幅回路の出力段、ブートストラ
ツプライン及び帰還回路の一般的な回路構成であ
る。トランジスタ14a,15a,16aを含む
出力部とトランジスタ14b,15b,16bを
含む出力部とはそれぞれ位相が180゜異なる入力信
号を増幅する増幅部の出力部で、各出力部からの
出力点V0a,V0b間にスピーカ18が接続されて
いる。今、トランジスタ14a,15a,16a
を含む増幅部を第1のチヤンネルとし、トランジ
スタ14b,15b,16bを含む増幅部を第2
のチヤンネルとする。
Figure 3 shows BTL with bootstrap
(BALANCEDTRANSFORMERLESS, hereafter
This is a general circuit configuration of the output stage, bootstrap line, and feedback circuit of an amplifier circuit (denoted as BTL). The output section including the transistors 14a, 15a, and 16a and the output section including the transistors 14b, 15b, and 16b are output sections of an amplification section that amplify input signals whose phases differ by 180 degrees, and the output point from each output section is V 0a. , V0b is connected between the speakers 18 and V0b. Now, transistors 14a, 15a, 16a
The amplifying section including the transistors 14b, 15b, and 16b is the first channel, and the amplifying section including the transistors 14b, 15b, and 16b is the second channel.
channel.

Vccラインから抵抗11a,11bを通つてブ
ートストラツプライン50a,50bがあり、ブ
ートストラツプライン50a,50bと出力点
V0a,V0bはブートストラツプコンデンサー17
a,17bにより接続されている。又、出力点
V0a,V0bは帰還抵抗19a,19b,20a,
20b,コンデンサー21a,21bで構成され
る帰還回路を通して各チヤンネルの増幅部の負帰
還入力端子60a,60bに接続されている。又
トランジスター1、抵抗2、コンデンサー3でフ
イルターを形成し、Vccラインに乗つてくるリツ
プル分を除去して各増幅部の前段回路部分に電源
を供給している。
There are bootstrap lines 50a, 50b from the Vcc line through resistors 11a, 11b, and the bootstrap lines 50a, 50b and the output point.
V 0a and V 0b are bootstrap capacitors 17
a, 17b. Also, output point
V 0a , V 0b are feedback resistors 19a, 19b, 20a,
20b, and is connected to negative feedback input terminals 60a and 60b of the amplifier section of each channel through a feedback circuit composed of capacitors 21a and 21b. In addition, a filter is formed by transistor 1, resistor 2, and capacitor 3, which removes the ripples that come on the Vcc line and supplies power to the circuits in the front stage of each amplifier section.

電源投入時、電源端子Vccから抵抗11a,1
1b、コンデンサー17a,17b、抵抗19
a,19b,20a,20b、コンデンサー21
a,21bを通して接地端子GNDへ電流が流れ、
出力点V0a,V0bには電圧が発生する。この時、
全体の回路はまだ不動作状態であり、出力点
V0a,V0bの電圧値は電源投入時 V0a(V0b)=R19+R20/R11+R19+R20×V ……(1) V:電源電圧端子Vccの電位となる。尚、R11
は抵抗11a,11bの抵抗値、R19は抵抗19
a,19bの抵抗値、R20は抵抗20a,20b
の抵抗値である。即ち、電源投入瞬時には出力点
の電圧V0a,V0bは(1)式の電圧まで持ち上がるこ
とになり、この電圧が電源投入瞬時、各チヤンネ
ル毎のシヨツク音の原因となる。
When the power is turned on, the resistor 11a, 1 is connected from the power supply terminal Vcc.
1b, capacitors 17a, 17b, resistor 19
a, 19b, 20a, 20b, capacitor 21
A current flows to the ground terminal GND through a and 21b,
A voltage is generated at the output points V 0a and V 0b . At this time,
The whole circuit is still inactive and the output point
When the power is turned on, the voltage values of V 0a and V 0b are V 0a (V 0b )=R 19 +R 20 /R 11 +R 19 +R 20 ×V (1) V: the potential of the power supply voltage terminal Vcc. In addition, R 11
is the resistance value of resistors 11a and 11b, R19 is the resistance value of resistor 19
The resistance value of a, 19b, R 20 is the resistance value of resistance 20a, 20b
is the resistance value of That is, the voltages V 0a and V 0b at the output points rise to the voltage expressed by equation (1) at the moment the power is turned on, and this voltage causes the shock noise in each channel at the moment the power is turned on.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

BTL回路構成の増幅回路はその回路構成上、
電源投入時には第1のチヤンネルも第2チヤンネ
ルも同じ動きをすることから、各々チヤンネルに
発生する出力電圧の瞬時上昇は原理上同じであ
り、この出力電圧の瞬時上昇のバラツキに基づく
シヨツク音は互いにほぼ相殺される。従つて、理
想状態ではこの種シヨツク音は問題にならない。
ところが、各増幅部を構成するコンデンサーや抵
抗にバラツキがあれば、そのバラツキの分だけシ
ヨツク音は発生する。音響アンプの高性能化とと
もに、少しのシヨツク音も耳ざわりになつてい
る。実際問題として、このコンデンサや抵抗のバ
ラツキをなくすことは非常に困難である。
Due to the circuit configuration of the amplifier circuit with BTL circuit configuration,
Since both the first channel and the second channel operate in the same way when the power is turned on, the instantaneous rise in output voltage generated in each channel is in principle the same, and the shock noise caused by the variation in the instantaneous rise in output voltage is different from each other. almost canceled out. Therefore, under ideal conditions, this type of shock noise does not pose a problem.
However, if there are variations in the capacitors and resistors that make up each amplification section, shock noise will be generated by that variation. As the performance of audio amplifiers has improved, even the slightest shock noise has become annoying. As a practical matter, it is extremely difficult to eliminate this variation in capacitors and resistors.

本発明の目的は、特に耳ざわりな電源投入時に
発生するシヨツク音を完全になくしたBTL増幅
回路を提供することにある。
An object of the present invention is to provide a BTL amplifier circuit that completely eliminates the shock noise that occurs when the power is turned on, which is especially unpleasant to the ears.

〔問題点を解決するための手段〕[Means for solving problems]

本発明によれば、安定化電源で動作する前段部
とブートストラツプ回路を有する出力部とを備え
た増幅回路と、安定化電源の出力電圧を分圧する
回路と、分圧回路から発生する電圧が所定値以下
と以上とで異なる出力を出す比較器と、この比較
器の前述の所定値以下時の出力により電源ライン
とブートストラツプラインとを分離し、前述の所
定値以上時の出力で接続する手段とを有する増幅
回路を得る。
According to the present invention, there is provided an amplifier circuit including a front stage section that operates with a stabilized power supply and an output section having a bootstrap circuit, a circuit that divides the output voltage of the stabilized power supply, and a voltage generated from the voltage divider circuit. A comparator that outputs different outputs when it is below and above a predetermined value, and the power supply line and the bootstrap line are separated by the output of this comparator when it is below the predetermined value, and connected by the output when it is above the predetermined value. obtaining an amplifier circuit having means.

〔実施例〕〔Example〕

以下に、この発明を図面を参照してより詳細に
説明する。
The present invention will be explained in more detail below with reference to the drawings.

第1図はこの発明の一実施例によるスイツチオ
ン時シヨツク音防止効果を説明するための回路図
である。1は安定化電源の出力トランジスタであ
るNPNトランジスターで、コレクタは電源Vcc
に接続され、エミツタは各増幅部の前段回路の電
圧源となつている。安定化電源はリツプル除去回
路や定電圧源回路で構成される。2は抵抗で、
NPNトランジスター1のコレクタとベースを接
続している。また抵抗2とコンデンサーとで時定
数回路を構成している。抵抗2の抵抗値をR2、
コンデンサー3の容量値をC3とすると、ここで
構成される時定数回路の時定数(τ1)は τ1=R2×C3 ……(1) で表わされる。抵抗4,5,6は電源投入時
NPNトランジスター1のエミツタ電位を分圧す
る分圧回路となつている。抵抗4,5,6の抵抗
値をそれぞれR4,R5,R6とすると、電源投入当
初はNPNトランジスタ1の出力は低いので、
NPNトランジスター7a、及び7bのベースに
は (NPNトランジスタ1のエミツタ電位)× R6/R4+R5+R6 ……(2) の電圧が発生する。
FIG. 1 is a circuit diagram for explaining the effect of preventing shock noise at switch-on according to an embodiment of the present invention. 1 is an NPN transistor which is the output transistor of the stabilized power supply, and the collector is connected to the power supply Vcc.
The emitter serves as a voltage source for the preceding stage circuit of each amplifier section. The stabilized power supply consists of a ripple removal circuit and a constant voltage source circuit. 2 is resistance,
The collector and base of NPN transistor 1 are connected. Further, a time constant circuit is configured by the resistor 2 and the capacitor. The resistance value of resistor 2 is R2,
Assuming that the capacitance value of the capacitor 3 is C3, the time constant (τ 1 ) of the time constant circuit configured here is expressed as τ 1 =R2×C3 (1). Resistors 4, 5, and 6 are set when the power is turned on.
It is a voltage dividing circuit that divides the emitter potential of NPN transistor 1. If the resistance values of resistors 4, 5, and 6 are R4, R5, and R6, respectively, the output of NPN transistor 1 is low when the power is turned on, so
A voltage of (emitter potential of NPN transistor 1)×R6/R4+R5+R6 (2) is generated at the bases of NPN transistors 7a and 7b.

ダイオード8a,8b,8c,8dから成る定
電圧回路はNPNトランジスタ1の電位がある一
定電圧以上になつた場合にNPNトランジスタ7
a,7bのベース電位を一定値にクランプする様
に設けてあるダイオード8a,8b,8c,8d
の順方向電圧をV1,V2,V3,V4とすると、トラ
ンジスター7a,7bのベース電位V5は、次の
(3)式であらわされる。
A constant voltage circuit consisting of diodes 8a, 8b, 8c, and 8d switches NPN transistor 7 when the potential of NPN transistor 1 exceeds a certain voltage.
Diodes 8a, 8b, 8c, and 8d are provided to clamp the base potentials of a and 7b to a constant value.
Let the forward voltages of
It is expressed by equation (3).

V5=(V1+V2+V3+V4)×R6/R5+R6 ……(3) ここで、定電圧を構成するダイオード数は回路
構成により決定する。トランジスター7aのコレ
クタは抵抗9a、又トランジスター7bのコレク
タは抵抗9bを通してそれぞれPNPトランジス
タ10a,10bのベースに接続されている。
PNPトランジスタ10a,10bのエミツタは
Vccラインに接続され、又コレクタはそれぞれブ
ートストラツプ抵抗11a,11bを通してブー
トストラツプライン50a,50bに接続されて
いる。このためNPNトランジスタ7a,7bの
オン、オフに伴い、PNPトランジスター10a,
10bもオン、オフする。即ちPNPトランジス
ター10a,10bはVccラインとブートストラ
ツプライン50a,50bを接続するスイツチ回
路の役割を果している。
V 5 =(V 1 +V 2 +V 3 +V 4 )×R6/R5+R6 (3) Here, the number of diodes that constitute the constant voltage is determined by the circuit configuration. The collector of the transistor 7a is connected through a resistor 9a, and the collector of the transistor 7b is connected to the bases of PNP transistors 10a and 10b, respectively, through a resistor 9b.
The emitters of PNP transistors 10a and 10b are
Vcc line, and its collectors are connected to bootstrap lines 50a, 50b through bootstrap resistors 11a, 11b, respectively. Therefore, as the NPN transistors 7a and 7b turn on and off, the PNP transistors 10a and 10b turn on and off.
10b is also turned on and off. That is, the PNP transistors 10a and 10b play the role of a switch circuit that connects the Vcc line and the bootstrap lines 50a and 50b.

ここで抵抗12a,12bはNPNトランジス
ター7a,7bのバラツキによるオンタイミング
(オフタイミング)の違いを補償するための抵抗
で、抵抗13a,13bはPNPトランジスター
10a,10bがリーク電流により誤動作しない
様に挿入してある。
Here, resistors 12a and 12b are resistors to compensate for differences in on timing (off timing) due to variations in NPN transistors 7a and 7b, and resistors 13a and 13b are inserted to prevent PNP transistors 10a and 10b from malfunctioning due to leakage current. It has been done.

NPNトランジスター14a,14bは増幅部
の最終段パワートランジスター15a,15bの
ドライバーであり、パワートランジスタ15a、
と16a、又、15bと16bでそれぞれB級
SEPP回路を構成している。18は負荷(スピー
カ)で第1チヤンネルの出力点V0aと第2チヤン
ネルの出力点V0b間に接続され、BTL回路構成を
成している。17a,17bはブートストラツプ
コンデンサーである。抵抗19aと20a及び1
9bと20bにより帰還量が決められる帰還回路
を有している。抵抗19aと20aとの接続点6
0aおよび抵抗19bと20bとの接続点60b
はそれぞれ各チヤンネルの負帰還端子に接続され
ている。コンデンサー21a,21bは本増幅器
に於てDC全帰還回路を構成するためのものであ
る。
The NPN transistors 14a, 14b are drivers for the final stage power transistors 15a, 15b of the amplifier section, and the power transistors 15a,
and 16a, and 15b and 16b are B grade respectively.
It constitutes the SEPP circuit. A load (speaker) 18 is connected between the output point V 0a of the first channel and the output point V 0b of the second channel, forming a BTL circuit configuration. 17a and 17b are bootstrap capacitors. Resistors 19a and 20a and 1
It has a feedback circuit in which the amount of feedback is determined by 9b and 20b. Connection point 6 between resistors 19a and 20a
0a and connection point 60b between resistors 19b and 20b
are connected to the negative feedback terminal of each channel. The capacitors 21a and 21b are for constructing a DC total feedback circuit in this amplifier.

このように形成されたBTL増幅回路の全体を
第2図にブロツク図で示している。入力信号源は
初段アンプ40の非反転入力端子に接続されてい
る。この初段アンプ40の出力からは互いに位相
が180゜異なる2つの信号を出力するようにされて
いる。一方の出力は第1チヤンネルの増幅器30
aの非反転入力端に加えられ、他方の出力は第2
のチヤンネルの増幅器30bの非反転入力端に加
えられている。各チヤンネルの増幅部30a,3
0bにはそれぞれ、コンデンサ17aと17bと
のブートストラツプ回路と、抵抗19a,20a
およびコンデンサ21aならびに抵抗19b,2
0bおよびコンデンサ21bとの負帰還回路とが
設けられている。各増幅部30aと30bの出力
点間にスピーカー18が接続されている。
The entire BTL amplifier circuit formed in this manner is shown in a block diagram in FIG. The input signal source is connected to the non-inverting input terminal of the first stage amplifier 40. The first stage amplifier 40 outputs two signals whose phases differ by 180 degrees from each other. One output is the first channel amplifier 30
is applied to the non-inverting input terminal of a, and the other output is the second
is applied to the non-inverting input terminal of the amplifier 30b of the channel. Amplifying section 30a, 3 of each channel
0b has a bootstrap circuit of capacitors 17a and 17b, and resistors 19a and 20a, respectively.
and capacitor 21a and resistor 19b, 2
0b and a negative feedback circuit with the capacitor 21b. A speaker 18 is connected between the output points of each amplifier section 30a and 30b.

次に第1,2図回路の動作を説明する。 Next, the operation of the circuits shown in FIGS. 1 and 2 will be explained.

電源入力時、Vccラインは瞬時にして電圧Vcc
まで持ちあがるNPNトランジスタ1のエミツタ
ライン20はコンデンサー3と抵抗2の時定数で
立ち上がる。ここでNPNトランジスタ1のエミ
ツタラインの定常状態の電圧をV6とするとNPN
トランジスタ1の過渡的な電圧推移V6′は V6′=V6(1−e−1/C3R2t) ……(4) で表わされる。ここでV6′<(V1+V2+V3+V4
の時NPNトランジスタ7a,7bのベース電位
は前述(2)式で表わされる。即ち、次の(5)式の関係
を得る。
When power is input, the Vcc line instantly changes to voltage Vcc.
The emitter line 20 of the NPN transistor 1 rises up to the point where it rises due to the time constant of the capacitor 3 and resistor 2. Here, if the steady state voltage of the emitter line of NPN transistor 1 is V 6 , then NPN
The transient voltage transition V 6 ' of the transistor 1 is expressed as V 6 '=V 6 (1-e-1/C3R2t) (4). Here, V 6 ′<(V 1 +V 2 +V 3 +V 4 )
At this time, the base potential of the NPN transistors 7a and 7b is expressed by the above-mentioned equation (2). That is, the following relationship (5) is obtained.

V5=V6′×R6/R4+R5+R6…… (5) この時V5<(NPNトランジスタ7a,7bの
オン電圧)ならばNPNトランジスターはカツト
オフしておりPNPトランジスター10a,10
bもカツトオフ状態でVccラインとブートストラ
ツプライン50a,50bとは接続されない、そ
れ故、第1のチヤンネルの出力点V02及び第2の
チヤンネルの出力点V0bには電圧が生じない。こ
のため電源投入瞬時に於てシヨツク音が生じるこ
とはない。
V 5 = V 6 ′×R6/R4+R5+R6... (5) At this time, if V 5 <(ON voltage of NPN transistors 7a, 7b), the NPN transistor is cut off, and the PNP transistors 10a, 10
b is also in the cut-off state and the Vcc line and the bootstrap lines 50a and 50b are not connected, so no voltage is generated at the output point V 02 of the first channel and the output point V 0b of the second channel. Therefore, there is no shock noise when the power is turned on.

次にV6′(V1+V2+V3+V4)までNPNトラ
ンジスター1のエミツタ電位が上がるとベース電
位は(2)式より V5=(V1+V2+V3+V4)×R6/R5+R6 ……(6) にクランプされる。この時、V5(NPNトラン
ジスター7a、7bのオン電圧)に設定すること
により、NPNトランジスター7a,7bはオン
し、抵抗9a,9bを通してPnPトランジスタ1
0a,10bのベース電流を引つぱる。これ故、
PNPトランジスター10a,10bはオン状態
により、Vccラインとブートストラツプライン5
0a,50bはそれぞれPNPトランジスタ10
a及び10b又、ブートストラツプ抵抗11a,
11bを通して接続され、増幅回路全体が正常動
作を開始する。
Next, when the emitter potential of NPN transistor 1 rises to V 6 ′ (V 1 +V 2 +V 3 +V 4 ), the base potential becomes V 5 = (V 1 +V 2 +V 3 +V 4 )×R6/R5+R6 from equation (2). ...(6) is clamped. At this time, by setting V 5 (ON voltage of NPN transistors 7a, 7b), NPN transistors 7a, 7b are turned on, and PnP transistor 1 is turned on through resistors 9a, 9b.
Pull the base currents of 0a and 10b. Therefore,
The PNP transistors 10a and 10b are connected to the Vcc line and the bootstrap line 5 depending on the on state.
0a and 50b are each PNP transistor 10
a and 10b and bootstrap resistors 11a,
11b, and the entire amplifier circuit starts normal operation.

この時、第2図に示すBTL方式増幅器におい
て、増幅器30a,30bの反転入力端子電位は
抵抗19a,b,20a,bコンデンサ21a,
bでそれぞれ構成される帰還回路の時定数で、充
電される時間が有す為、増幅器30a,30bの
非反転入力端子の電位と反転入力端子の電位は非
反転入力端子の電位が高くなり、出力は電源Vcc
近くまで持ち上がる。その後、帰還回路の時定数
により非反転入力端子の電位と反転入力端子の電
位は等しくなり出力は安定し、定常動作点の電位
となる。以上より電源投入時、Vccラインとブー
トストラツプライン50a,50bはオープン状
態であり、第1図におけるブートストラツプコン
デンサ17a,17bにバラツキがあつたり、そ
の他の素子にバラツキがあつてもシヨツク音は発
生しない。又、Vccラインとブートストラツプラ
イン50a,50bがPNPトランジスター10
a,10bにより接続された後は第1のチヤンネ
ルの出力点V0aと第2のチヤンネルの出力点V0b
は共に電源Vcc近くまで持ち上がるため、第と第
2のチヤンネルの出力点間のバランスは取られ
る。その後、各チヤンネルの負帰還端子側の充電
時定数により出力は安定する。この時抵抗19
a,19b,20a,20bおよびコンデンサー
21a,21bからなる帰還回路の内コンデンサ
ー21a,21bのバラツキが考えられるが、帰
還回路の時定数は大きく、このため負帰還端子で
の電圧の変化はなだらかであり、大きなシヨツク
音は発生しない。
At this time, in the BTL type amplifier shown in FIG.
Since there is a time for charging due to the time constant of the feedback circuit respectively constituted by b, the potential of the non-inverting input terminal and the potential of the inverting input terminal of the amplifiers 30a and 30b are higher than that of the non-inverting input terminal. Output is power supply Vcc
Lift up close. Thereafter, due to the time constant of the feedback circuit, the potential at the non-inverting input terminal becomes equal to the potential at the inverting input terminal, and the output becomes stable and reaches the potential at the steady operating point. From the above, when the power is turned on, the Vcc line and the bootstrap lines 50a, 50b are in an open state, and even if there are variations in the bootstrap capacitors 17a, 17b in Fig. 1, or other elements, the shock noise will occur. do not. Also, the Vcc line and bootstrap lines 50a and 50b are connected to PNP transistors 10.
After being connected by a and 10b, the output point of the first channel V 0a and the output point of the second channel V 0b
Since both are raised close to the power supply Vcc, the output points of the second and second channels are balanced. Thereafter, the output becomes stable due to the charging time constant on the negative feedback terminal side of each channel. At this time resistance 19
In the feedback circuit consisting of a, 19b, 20a, 20b and capacitors 21a, 21b, variations in capacitors 21a, 21b are considered, but the time constant of the feedback circuit is large, so the voltage change at the negative feedback terminal is gradual. Yes, there is no loud shock sound.

〔発明の効果〕〔Effect of the invention〕

このように、本発明はブートストラツプ付
BTL方式増幅回路に於て、電源投入時に従来生
じていたブートストラツプコンデンサー17a,
17bの微分によるシヨツク音が解消され、耳ざ
わりな雑音が軽減される。
Thus, the present invention
In the BTL type amplifier circuit, the bootstrap capacitor 17a, which conventionally occurs when the power is turned on,
The shock noise caused by the differentiation of 17b is eliminated, and the harsh noise is reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例によるスイツチオ
ン時シヨツク音防止回路を備えたBTL増幅回路
の主要部を示す回路図、第2図は本実施例による
BTL方式増幅回路の全体回路構成を示すブロツ
ク図、第3図は従来のBTL増幅回路の主要部を
示す回路図である。 1,7a,7b,10a,10b,14a,1
4b,15a,15b,16a,16b……トラ
ンジスター、2,4,5,6,9a,9b,12
a,12b,13a,13b,11a,11b,
19a,19b,20a,20b……抵抗、3,
17a,17b,20a,20b……コンデンサ
ー、8a,8b,8c,8d……ダイオード、1
8……負荷(スピーカー)、40……初段アンプ、
30a,30b……増幅器、50a,50b……
ブートストラツプライン。
FIG. 1 is a circuit diagram showing the main parts of a BTL amplifier circuit equipped with a switch-on shock noise prevention circuit according to an embodiment of the present invention, and FIG. 2 is a circuit diagram according to this embodiment.
A block diagram showing the overall circuit configuration of a BTL type amplifier circuit. FIG. 3 is a circuit diagram showing the main parts of a conventional BTL amplifier circuit. 1, 7a, 7b, 10a, 10b, 14a, 1
4b, 15a, 15b, 16a, 16b...transistor, 2, 4, 5, 6, 9a, 9b, 12
a, 12b, 13a, 13b, 11a, 11b,
19a, 19b, 20a, 20b...Resistance, 3,
17a, 17b, 20a, 20b...Capacitor, 8a, 8b, 8c, 8d...Diode, 1
8...Load (speaker), 40...First stage amplifier,
30a, 30b...Amplifier, 50a, 50b...
bootstrap line.

Claims (1)

【特許請求の範囲】[Claims] 1 安定化電源で駆動される前段部とブートスト
ラツプ回路を各々備え前記前段部から互いに位相
の異なる信号を受ける第1及び第2の出力部とを
有する増幅器と、前記安定化電源の出力が所定値
以下の時第1の出力を得、前記所定値以上の時第
2の出力を得る電圧判定回路と、前記第1の出力
で前記各々のブートストラツプ回路内の抵抗と電
源ラインとを切り離しかつ前記第2の出力で前記
各々のブートストラツプ回路内の抵抗と電源ライ
ンとを接続する手段とを有し、前記第1の出力部
の出力点と前記第2の出力部の出力点との間には
スピーカが接続されることを特徴とするスイツチ
オン時シヨツク音防止回路を備えた増幅回路。
1. An amplifier having a front-stage section driven by a regulated power supply and first and second output sections each including a bootstrap circuit and receiving signals of different phases from the front-stage section; a voltage determination circuit that obtains a first output when the voltage is below the predetermined value and a second output when the voltage is above the predetermined value; means for connecting a resistor in each of the bootstrap circuits and a power supply line at the second output, between an output point of the first output section and an output point of the second output section; An amplifier circuit equipped with a shock noise prevention circuit when a switch is turned on, characterized in that a speaker is connected to the amplifier circuit.
JP59267844A 1984-12-19 1984-12-19 Amplifier circuit provided with shock noise preventing circuit at switch-on Granted JPS61144904A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59267844A JPS61144904A (en) 1984-12-19 1984-12-19 Amplifier circuit provided with shock noise preventing circuit at switch-on

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59267844A JPS61144904A (en) 1984-12-19 1984-12-19 Amplifier circuit provided with shock noise preventing circuit at switch-on

Publications (2)

Publication Number Publication Date
JPS61144904A JPS61144904A (en) 1986-07-02
JPH0516686B2 true JPH0516686B2 (en) 1993-03-05

Family

ID=17450407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59267844A Granted JPS61144904A (en) 1984-12-19 1984-12-19 Amplifier circuit provided with shock noise preventing circuit at switch-on

Country Status (1)

Country Link
JP (1) JPS61144904A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53129569A (en) * 1977-04-18 1978-11-11 Matsushita Electric Ind Co Ltd Power amplifier circuit
JPS5830211A (en) * 1981-08-18 1983-02-22 Rohm Co Ltd Amplifying circuit
JPS59108408A (en) * 1982-12-13 1984-06-22 Matsushita Electric Ind Co Ltd Amplifier
JPS59147505A (en) * 1983-02-10 1984-08-23 Rohm Co Ltd Amplifier circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53129569A (en) * 1977-04-18 1978-11-11 Matsushita Electric Ind Co Ltd Power amplifier circuit
JPS5830211A (en) * 1981-08-18 1983-02-22 Rohm Co Ltd Amplifying circuit
JPS59108408A (en) * 1982-12-13 1984-06-22 Matsushita Electric Ind Co Ltd Amplifier
JPS59147505A (en) * 1983-02-10 1984-08-23 Rohm Co Ltd Amplifier circuit

Also Published As

Publication number Publication date
JPS61144904A (en) 1986-07-02

Similar Documents

Publication Publication Date Title
JPS644375B2 (en)
JPS648923B2 (en)
EP0054943A1 (en) Power amplifier for supplying electric power to a load by switching of power supply voltage
US4015215A (en) Push-pull power amplifier circuit
JPH0618294B2 (en) Audio output amplifier
EP0156411B1 (en) Darlington transistor arrangement
JP3338847B2 (en) Class D power amplifier
JPH0516686B2 (en)
JPS6040018Y2 (en) power amplifier circuit
JP2001284969A (en) Power amplifier
JPS6126845B2 (en)
JPH071871Y2 (en) Semiconductor integrated circuit
JP4483010B2 (en) Power amplifier protection circuit
JPS6127210Y2 (en)
JPH0161247B2 (en)
JPS6223133Y2 (en)
JPS6223136Y2 (en)
JPS6130325Y2 (en)
JP2797504B2 (en) Power amplifier circuit
JPH036022Y2 (en)
JPH0421940B2 (en)
JP2598121Y2 (en) Power amplifier circuit
JPS6231523B2 (en)
JPH01268302A (en) Amplifier circuit
JPS6115619Y2 (en)