JPS6126845B2 - - Google Patents

Info

Publication number
JPS6126845B2
JPS6126845B2 JP54138044A JP13804479A JPS6126845B2 JP S6126845 B2 JPS6126845 B2 JP S6126845B2 JP 54138044 A JP54138044 A JP 54138044A JP 13804479 A JP13804479 A JP 13804479A JP S6126845 B2 JPS6126845 B2 JP S6126845B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
circuit
amplifier
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54138044A
Other languages
Japanese (ja)
Other versions
JPS5661808A (en
Inventor
Masami Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP13804479A priority Critical patent/JPS5661808A/en
Publication of JPS5661808A publication Critical patent/JPS5661808A/en
Publication of JPS6126845B2 publication Critical patent/JPS6126845B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply

Description

【発明の詳細な説明】 本発明は、電源投入時に負荷となるスピーカか
ら不快なシヨツク音が発生するのを防止する為の
トランジスタ増幅器におけるシヨツク音防止回路
に係り、特にIC(集積回路)化されたトランジ
スタ増幅器に利用して効果のあるシヨツク音防止
回路を提供せんとするものである。
[Detailed Description of the Invention] The present invention relates to a shock noise prevention circuit in a transistor amplifier for preventing unpleasant shock noise from being generated from a speaker serving as a load when the power is turned on. The object of the present invention is to provide an effective shock noise prevention circuit that can be used in transistor amplifiers.

出力端がコンデンサを介して負荷に接続された
SEPP(シングルエツドプツシユプル)増幅回路
においては、電源投入時に前記出力端の電圧が零
から安定値(+1/2Vcc)に急激に立上る為にシ
ヨツク音を発生する。その為、従来から前記シヨ
ツク音の発生を防止する為の様々な回路が提案さ
れている。例えば、第1図は電源ラインにリツプ
ルフイルタ用のトランジスタ1を挿入し、該リツ
プルフイルタを介して遅延された電源電圧が正側
ドライバトランジスタ2のベースに印加される様
にして、シヨツク音の発生を防止せんとするもの
である。第1図の回路において、電源スイツチ3
が投入されると、リツプルフイルタ用のトランジ
スタ1のベース電圧は、抵抗4とコンデンサ5と
で決まる時定数で上昇し、第2図Aの如くなる。
又、前記トランジスタ1のエミツタ電圧も第2図
Bに示す如く、ベース電圧よりもVBE(トランジ
スタのベース・エミツタ間電圧)だけ低い値で
徐々に上昇する。従つて、増幅器の出力端Cの電
圧は、第2図Cの如く、前記トランジスタ1のエ
ミツタ電圧に応じて徐々に上昇し、前段の差動増
幅回路がバランスする時刻t1で安定状態となり
シヨツク音の発生が防止されるものである。しか
して、第1図の回路は、安定化する迄の時間が、
リツプルフイルタの抵抗4とコンデンサ5によつ
て定まる時定数に従うので、誤動作せず立上り方
のバラツキが少ないという利点を有する。又、増
幅器の出力端Cの電圧が、電源投入直後から上昇
し始めるので、NF(ネガテイブフイードバツ
ク)経路を通してNFコンデンサ7のチヤージも
電源投入直後から開始され、その結果スターテイ
ングタイムが速いという利点が得られる。しかし
ながら、第1図の回路は、格別にリツプルフイル
タを設けなければならず、回路の複雑化及びIC
化したときの外付部品の増加を招く、最大ドライ
ブ時の損失電圧が、抵抗4による電圧降下とトラ
ンジスタ1のVBEとにより増加し、電源利用率が
低下する。前記電源利用率の低下を防止する為、
前記抵抗4の値を小とすると、リツプルフイルタ
効果が減少し、ハム音が発生しやすくなる、等の
欠点を有し、完全なものではない。
Output end connected to load via capacitor
In a SEPP (single edge push pull) amplifier circuit, when the power is turned on, the voltage at the output terminal suddenly rises from zero to a stable value (+1/2Vcc), which generates a shock noise. Therefore, various circuits have been proposed to prevent the occurrence of the shock noise. For example, in FIG. 1, a ripple filter transistor 1 is inserted into the power supply line, and the power supply voltage delayed through the ripple filter is applied to the base of the positive side driver transistor 2, thereby reducing shock noise. The aim is to prevent the occurrence of In the circuit shown in Figure 1, power switch 3
When the ripple filter transistor 1 is turned on, the base voltage of the ripple filter transistor 1 increases with a time constant determined by the resistor 4 and the capacitor 5, and becomes as shown in FIG. 2A.
Further, as shown in FIG. 2B, the emitter voltage of the transistor 1 also gradually increases to a value lower than the base voltage by V BE (the voltage between the base and emitter of the transistor). Therefore, the voltage at the output terminal C of the amplifier gradually increases in accordance with the emitter voltage of the transistor 1 , as shown in FIG . This prevents the occurrence of shot noise. Therefore, in the circuit shown in Figure 1, the time required for stabilization is
Since it follows the time constant determined by the resistor 4 and capacitor 5 of the ripple filter, it has the advantage that it does not malfunction and there is little variation in the way it rises. Also, since the voltage at the output terminal C of the amplifier starts to rise immediately after the power is turned on, charging of the NF capacitor 7 via the NF (negative feedback) path also starts immediately after the power is turned on, resulting in a fast starting time. Benefits can be obtained. However, the circuit shown in Figure 1 requires a special ripple filter, which increases the complexity of the circuit and the IC.
The loss voltage at maximum drive, which causes an increase in the number of external components when the power supply is switched on, increases due to the voltage drop caused by the resistor 4 and the V BE of the transistor 1, and the power supply utilization rate decreases. In order to prevent the decrease in the power utilization rate,
If the value of the resistor 4 is made small, the ripple filter effect will be reduced and hum noise will be more likely to be generated, which is not perfect.

第3図は、従来のシヨツク音防止回路の別の例
を示すものである。第3図の回路は、格別に設け
られた制御トランジスタ8のエミツタを基準電位
点Dに、ベースを差動増幅回路のベースバイア
ス回路のコンデンサ10の一端に接続し、そのコ
レクタ電流によつて帰還コンデンサ11の急速充
電及びプリドライバトランジスタ12の強制制御
を行つてシヨツク音の発生を防止するものであ
る。しかして、第3図の回路は、電源投入直後か
ら、増幅器が安定状態に達する直前迄の間、プリ
ドライバトランジスタ12を強制的にオンさせ、
正側ドライバトランジスタ13及び正側パワート
ランジスタ14を強制的にオフさせておくことが
出来るので、過渡状態におけるハムの進入を完全
に防止出来るという利点を有する。しかしなが
ら、前記第3図の回路は、シヨツク音を小さく押
さえる為には、回路が安定化する直前迄制御トラ
ンジスタを導通状態にしておかなければならず、
その為、スターテイングタイムが長くなるという
欠点を有するとともに、定常時に制御トランジス
タ8のベース電圧とエミツタ電圧が接近するの
で、電源電圧の急激な変動により誤動作し易いと
いう欠点を有する。第3図における点D、E及び
Fの電圧変化を第4図に示す。
FIG. 3 shows another example of a conventional shock noise prevention circuit. In the circuit shown in FIG. 3, the emitter of a specially provided control transistor 8 is connected to a reference potential point D, and the base is connected to one end of a capacitor 10 of a base bias circuit of a differential amplifier circuit 9 . This is to prevent the occurrence of shock noise by rapidly charging the feedback capacitor 11 and forcibly controlling the predriver transistor 12. Therefore, the circuit shown in FIG. 3 forcibly turns on the pre-driver transistor 12 from immediately after the power is turned on until just before the amplifier reaches a stable state.
Since the positive side driver transistor 13 and the positive side power transistor 14 can be forcibly turned off, there is an advantage that the introduction of hum in a transient state can be completely prevented. However, in the circuit shown in FIG. 3, in order to suppress the shock noise, the control transistor must be kept conductive until just before the circuit stabilizes.
Therefore, there is a drawback that the starting time becomes long, and since the base voltage and emitter voltage of the control transistor 8 are close to each other in a steady state, there is a drawback that malfunction is likely to occur due to sudden fluctuations in the power supply voltage. FIG. 4 shows voltage changes at points D, E, and F in FIG. 3.

本発明は、上述の種々の点に鑑み成されたもの
で、以下本発明の実施例に基き、図面を参照しな
がら説明する。
The present invention has been made in view of the various points mentioned above, and will be described below based on embodiments of the present invention with reference to the drawings.

第5図において、15は一対の同導電型トラン
ジスタ16及び17から成る差動増幅回路、18
は段間トランジスタ、19はプリドライバトラン
ジスタ20、ドライバトランジスタ21及び2
2、パワートランジスタ23及び24から成る
SEPP増幅回路、25は該SEPP増幅回路19
出力端Jにコンデンサ26を介して接続された負
荷となるスピーカ、27はシヨツク音防止回路
で、該シヨツク音防止回路27は、ベースが前記
差動増幅回路15の一方のトランジスタ16のベ
ースバイアス回路中のコンデンサ28(以下バイ
アスコンデンサと称す)に接続された第1トラン
ジスタ29と、ベースが前記第1トランジスタ2
9のコレクタに、エミツタが電源ラインに接続さ
れた第2トランジスタ30と、前記第1トランジ
スタ29のエミツタと前記第2トランジスタ30
のコレクタとの間に接続された第1抵抗31と、
前記第1トランジスタ29のエミツタとアース間
に接続された第2抵抗32と、ベースが前記第2
トランジスタ30のコレクタに、エミツタが前記
ドライバトランジスタ21のベースに、コレクタ
がプリドライバトランジスタ20のベースにそれ
ぞれ接続された第3トランジスタ33とから構成
されている。
In FIG. 5, reference numeral 15 denotes a differential amplifier circuit consisting of a pair of transistors 16 and 17 of the same conductivity type; 18;
19 is an interstage transistor, 19 is a pre-driver transistor 20, and driver transistors 21 and 2.
2. Consisting of power transistors 23 and 24
25 is a speaker serving as a load connected to the output terminal J of the SEPP amplifier circuit 19 via a capacitor 26; 27 is a shock noise prevention circuit; the shock noise prevention circuit 27 has a base connected to the differential A first transistor 29 connected to a capacitor 28 (hereinafter referred to as a bias capacitor) in a base bias circuit of one transistor 16 of the amplifier circuit 15 ;
9, a second transistor 30 whose emitter is connected to the power supply line, and the emitter of the first transistor 29 and the second transistor 30.
a first resistor 31 connected between the collector of the
a second resistor 32 connected between the emitter of the first transistor 29 and ground, and a base connected to the second resistor 32;
The third transistor 33 includes a collector of the transistor 30, an emitter connected to the base of the driver transistor 21, and a collector connected to the base of the pre-driver transistor 20.

次に動作を説明する。電源スイツチ34が投入
されていない状態においては、バイアスコンデン
サ28、負帰還コンデンサ35、及び出力コンデ
ンサ26は、放電状態にある。いま、時刻t0で電
源スイツチ34を投入すると、バイアスコンデン
サ28は第1バイアス抵抗36とバイアスコンデ
ンサ28とで決められる時定数に従つて充電さ
れ、点Gの電圧は第1バイアス抵抗36と第2バ
イアス抵抗37とによつて決められる値に向つて
上昇する。前記点Gの電圧の上昇につれ、第1ト
ランジスタ29のコレクタ電流が増し、第2トラ
ンジスタ30のコレクタ電流も増加する。しかし
て、第1トランジスタ29のベース電圧をVG
すれば、エミツタ電圧VHは VH=VG−VBE …(1) (ただしVBEは第1トランジスタ29のベー
ス・エミツタ間電圧) となり、第2トランジスタ30のコレクタ電圧V
Iは、 VI=R+R/RH =R+R/R(VG−VBE) …(2) 〔ただしR1は第1抵抗31の抵抗値、R2は第
2抵抗32の抵抗値〕 となる。従つて、第1トランジスタ29のベース
電圧の上昇により、そのエミツタ電圧すなわち、
点Hの電圧は第6図Hの如く上昇していき、第2
トランジスタ30のコレクタ電圧すなわち、点I
の電圧は第6図Iの如く上昇していく。
Next, the operation will be explained. When the power switch 34 is not turned on, the bias capacitor 28, negative feedback capacitor 35, and output capacitor 26 are in a discharged state. Now, when the power switch 34 is turned on at time t0 , the bias capacitor 28 is charged according to the time constant determined by the first bias resistor 36 and the bias capacitor 28, and the voltage at point G is 2 bias resistor 37. As the voltage at the point G increases, the collector current of the first transistor 29 increases, and the collector current of the second transistor 30 also increases. Therefore, if the base voltage of the first transistor 29 is V G , the emitter voltage V H is V H = V G - V BE (1) (where V BE is the base-emitter voltage of the first transistor 29). Therefore, the collector voltage of the second transistor 30 is V
I is V I = R 1 + R 2 / R 2 V H = R 1 + R 2 / R 2 (V G - V BE )...(2) [However, R 1 is the resistance value of the first resistor 31, and R 2 is Resistance value of second resistor 32] Therefore, due to the increase in the base voltage of the first transistor 29, its emitter voltage, that is,
The voltage at point H increases as shown in Figure 6 H, and the second
The collector voltage of transistor 30, that is, point I
The voltage increases as shown in FIG. 6I.

電源投入直後においては、点Iの電圧がほとん
ど零であるから、第3トランジスタ33は十分に
順バイアスされ、抵抗38を介して流入する電流
は前記第3トランジスタ33のエミツタ・コレク
タ路を介して側路される。その為、負帰還コンデ
ンサ35及び出力コンデンサ26は充電されず、
増幅器の出力点Jの電圧は略零となつている。時
間の経過につれて、第1トランジスタ29のベー
ス電圧、すなわち点Gの電圧が上昇すると、それ
に応じて点H及び点Iの電圧も上昇し、第3トラ
ンジスタ33のベース電圧がエミツタ電圧に近ず
いていく。その為、前記第3トランジスタ33の
エミツタ電流が徐々に減少し、抵抗38を介して
流入する電流の残り分は、正側ドライバトランジ
スタ21及びパワートランジスタ23を介して負
帰還コンデンサ35及び出力コンデンサ26を充
電する為に用いられる。そして、前記第3トラン
ジスタ33のエミツタ電流の減少に従つて前記残
り分は増加するから、結局出力点Jの電圧は、第
6図Jの如く、点Iの電圧に従つて徐々に上昇し
ていく。
Immediately after the power is turned on, the voltage at point I is almost zero, so the third transistor 33 is sufficiently forward biased, and the current flowing through the resistor 38 flows through the emitter-collector path of the third transistor 33. Being sidetracked. Therefore, the negative feedback capacitor 35 and the output capacitor 26 are not charged.
The voltage at the output point J of the amplifier is approximately zero. As time passes, as the base voltage of the first transistor 29, that is, the voltage at point G increases, the voltages at points H and I also increase accordingly, and the base voltage of the third transistor 33 approaches the emitter voltage. go. Therefore, the emitter current of the third transistor 33 gradually decreases, and the remaining current flowing through the resistor 38 is passed through the positive side driver transistor 21 and the power transistor 23 to the negative feedback capacitor 35 and the output capacitor 26. It is used to charge the battery. Since the remaining amount increases as the emitter current of the third transistor 33 decreases, the voltage at the output point J gradually increases in accordance with the voltage at the point I, as shown in FIG. 6J. go.

十分なる時間が経過し、バイアスコンデンサ2
8の充電が完了すると、第1トランジスタ29の
ベース電圧(点Gの電圧)は、第1及び第2バイ
アス抵抗36及び37の値で決まる所定値に達
し、それに応じて点H及び点Iの電圧も所定値に
達する。例えば、第1及び第2バイアス抵抗36
及び37の値を等しくし、第1及び第2抵抗31
及び32の値を等しく設定すれば、点Gの電圧は
1/2VCC(ただしVCCは電源電圧)となり、点H
の電圧は、第(1)式から〔1/2VCC−VBE〕とな
り、点Iの電圧は、第(2)式から〔VCC−2VBE
となる。そして、点Iの電圧が所定値に達した時
は、最早第3トランジスタ33は逆バイアス状態
となり、点Jの電圧は、1/2VCCとなつて定常状
態となつている。
After sufficient time has passed, bias capacitor 2
8, the base voltage of the first transistor 29 (voltage at point G) reaches a predetermined value determined by the values of the first and second bias resistors 36 and 37, and accordingly, the voltage at points H and I increases. The voltage also reaches a predetermined value. For example, the first and second bias resistors 36
and 37 are made equal, and the first and second resistors 31
If the values of and 32 are set equal, the voltage at point G is
1/2V CC (however, V CC is the power supply voltage), and the point H
From equation (1), the voltage at point I becomes [1/2V CC -V BE ], and from equation (2), the voltage at point I becomes [V CC -2V BE ].
becomes. When the voltage at point I reaches a predetermined value, the third transistor 33 is already in a reverse bias state, and the voltage at point J is 1/2V CC , which is in a steady state.

定常状態における増幅器の増幅動作は、通常の
増幅器と何ら変わらないので省略する。又、シヨ
ツク音防止回路は、第3トランジスタ33のベー
ス電圧(点Iの電圧)が〔VCC−2VBE〕に固定
されているから、前記第3トランジスタ33のエ
ミツタ電圧が〔VCC−VBE〕以上にならない限り
増幅器に対して何ら影響しない。ちなみに、無信
号状態においては、増幅器の出力中点Jの電圧が
1/2VCCであるから、前記第3トランジスタ33
のエミツタ電圧は〔1/2VCC+2VBE〕となり、従
つて相当大なる入力信号が印加されても、第3ト
ランジスタ33が順バイアスされることはない。
The amplification operation of the amplifier in a steady state is no different from that of a normal amplifier, so a description thereof will be omitted. Furthermore, in the shock noise prevention circuit, since the base voltage (voltage at point I) of the third transistor 33 is fixed to [V CC -2V BE ], the emitter voltage of the third transistor 33 is fixed to [V CC -V BE ]. There is no effect on the amplifier unless the value exceeds BE ]. By the way, in a no-signal state, the voltage at the midpoint J of the amplifier's output is
Since the voltage is 1/2V CC , the third transistor 33
The emitter voltage is [1/2V CC +2V BE ], so even if a considerably large input signal is applied, the third transistor 33 will not be forward biased.

第5の図実施例においては、第1トランジスタ
29のコレクタに得られる電圧は、第2トランジ
スタ30のベースに作用して前記第1トランジス
タ29のコレクタからエミツタへの帰還回路を構
成している。その為、点Iは、点Hと等しいハム
除去機能を有する。従つて、電源投入から定常状
態に達する迄のハムは確実に除去される。
In the embodiment shown in FIG. 5, the voltage obtained at the collector of the first transistor 29 acts on the base of the second transistor 30 to form a feedback circuit from the collector to the emitter of the first transistor 29. Therefore, point I has the same hum removal function as point H. Therefore, hum from the time the power is turned on until the steady state is reached is reliably eliminated.

以上述べた如く、本発明に係るシヨツク音防止
回路は、増幅器のバイアス回路の徐々に増加する
電圧を利用し、該電圧を数倍に昇圧することによ
り制御トランジスタを駆動しているから、格別に
徐々に増加する電圧を得る為の回路を必要としな
いという利点を有する。そして、特に別途にコン
デンサを設ける必要が無く、しかも制御トランジ
スタを駆動する為の電圧が抵抗比によつてのみ設
定出来るので、IC化した時に大きな利点が得ら
れる。又、電源投入後直ちに帰還コンデンサ及び
出力コンデンサの充電が開始されるので、スター
テイングタイムが短くて済むという利点が得られ
る。更に、定常状態においては、制御トランジス
タが十分逆バイアスされるので、大信号による誤
動作を略確実に防止出来、リツプルフイルタを用
いる事無くハムリジエクシヨンの良好な回路が得
られる等、多くの利点を有する優れたものであ
る。
As described above, the shock noise prevention circuit according to the present invention utilizes the gradually increasing voltage of the bias circuit of the amplifier and boosts the voltage several times to drive the control transistor, so it is particularly effective. It has the advantage that no circuit is required to obtain a gradually increasing voltage. In addition, there is no need to provide a separate capacitor, and the voltage for driving the control transistor can be set only by the resistance ratio, which provides a great advantage when integrated into an IC. Further, since charging of the feedback capacitor and the output capacitor starts immediately after the power is turned on, there is an advantage that the starting time is short. Furthermore, in a steady state, the control transistor is sufficiently reverse biased, so malfunctions caused by large signals can almost certainly be prevented, and a circuit with good ham-rejection can be obtained without using a ripple filter. It is an excellent product with advantages.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第3図は従来のシヨツク音防止回路
を示す回路図、第2図及び第4図はその各部の電
圧変化を示す特性図、第5図は本発明の一実施例
を示す回路図、第6図はその各部の電圧変化を示
す特性図である。 主な図番の説明、19……SEPP増幅回路、
7……シヨツク音防止回路、29,30,33…
…トランジスタ、31,32,36,37……抵
抗。
1 and 3 are circuit diagrams showing a conventional shock noise prevention circuit, FIGS. 2 and 4 are characteristic diagrams showing voltage changes at each part, and FIG. 5 is a circuit showing an embodiment of the present invention. 6 are characteristic diagrams showing voltage changes at each part. Explanation of main drawing numbers, 19 ...SEPP amplifier circuit, 2
7... Shock noise prevention circuit, 29, 30, 33...
...transistor, 31, 32, 36, 37...resistance.

Claims (1)

【特許請求の範囲】[Claims] 1 電源投入時に増幅器の不平衡状態に起因して
発生するシヨツク音を防止する為の回路であつ
て、電源を投入したとき電圧が安定状態に向かつ
て徐々に上昇する増幅器中の一点の電圧を検出す
る検出回路と、該検出回路の出力電圧を所定倍に
昇圧する為の回路と、エミツタが増幅器を構成す
る増幅トランジスタのベースに接続され、ベース
に印加される前記昇圧する為の回路の出力電圧に
応じて導通度が変化する制御トランジスタとから
成り、電源投入後時間の経過に従つて前記制御ト
ランジスタのエミツタ電圧を上昇させ、前記増幅
トランジスタの導通度を増すことにより増幅器の
出力点の電圧を上昇させるとともに、電源投入か
ら所定の時間が経過したとき前記昇圧する為の回
路の出力電圧を所定値とし、前記制御トランジス
タを逆バイアス状態にすることを特徴とするシヨ
ツク音防止回路。
1 This is a circuit to prevent the shock noise that occurs due to an unbalanced state of the amplifier when the power is turned on.It is a circuit that prevents the shock noise that occurs due to the unbalanced state of the amplifier when the power is turned on. A detection circuit for detecting, a circuit for boosting the output voltage of the detection circuit to a predetermined times, and an output of the boosting circuit whose emitter is connected to the base of an amplification transistor constituting an amplifier, and the output of the boosting circuit is applied to the base. The voltage at the output point of the amplifier is increased by increasing the emitter voltage of the control transistor and increasing the conductivity of the amplification transistor as time passes after the power is turned on. A shock noise prevention circuit characterized in that the output voltage of the boosting circuit is set to a predetermined value and the control transistor is placed in a reverse bias state when a predetermined time has elapsed from power-on.
JP13804479A 1979-10-24 1979-10-24 Shock noise preventing circuit Granted JPS5661808A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13804479A JPS5661808A (en) 1979-10-24 1979-10-24 Shock noise preventing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13804479A JPS5661808A (en) 1979-10-24 1979-10-24 Shock noise preventing circuit

Publications (2)

Publication Number Publication Date
JPS5661808A JPS5661808A (en) 1981-05-27
JPS6126845B2 true JPS6126845B2 (en) 1986-06-23

Family

ID=15212691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13804479A Granted JPS5661808A (en) 1979-10-24 1979-10-24 Shock noise preventing circuit

Country Status (1)

Country Link
JP (1) JPS5661808A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108735U (en) * 1990-02-23 1991-11-08
JPH041947U (en) * 1990-04-19 1992-01-09

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58158004A (en) * 1982-03-16 1983-09-20 Matsushita Electric Ind Co Ltd Amplifier circuit for recording sound
DE4329638C2 (en) * 1993-09-02 1996-10-24 Telefunken Microelectron Loudspeaker
WO2002015388A2 (en) * 2000-08-11 2002-02-21 Maxim Integrated Products, Inc. Amplifier circuits and methods to provide smooth transition of amplifier outputs during powering sequences

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108735U (en) * 1990-02-23 1991-11-08
JPH041947U (en) * 1990-04-19 1992-01-09

Also Published As

Publication number Publication date
JPS5661808A (en) 1981-05-27

Similar Documents

Publication Publication Date Title
US5642076A (en) No turn-on pop noise amplifier
US5307025A (en) Audio power amplifier with noise prevention at turn-on and turn-off
US5682121A (en) No turn-on pop noise amplifier
US4015215A (en) Push-pull power amplifier circuit
JPS6126845B2 (en)
US3935513A (en) Protective circuit for transistor amplifier
JPS5979613A (en) Power amplifier for amplifying audio
JPH0486109A (en) Muting system
US4462000A (en) Amplifier comprising means for eliminating direct voltage transients on the amplifier output
JPH0145150Y2 (en)
JPS5815969B2 (en) FET
JPH02137506A (en) Shock noise prevention circuit
JP2557628B2 (en) Rituple Filter
JPS625538B2 (en)
JP2793071B2 (en) Pop noise prevention circuit
JPS643363B2 (en)
JPS6352482B2 (en)
JPH0352024Y2 (en)
JPH0513047Y2 (en)
JP3258383B2 (en) Amplifier circuit
JP2556844B2 (en) Automatic level control amplifier
JP3338274B2 (en) Power amplifier circuit
JPH024504Y2 (en)
JPH0458201B2 (en)
JPS5937604B2 (en) Shock noise prevention circuit