JPH05165676A - Trace control system for microprogram controller - Google Patents
Trace control system for microprogram controllerInfo
- Publication number
- JPH05165676A JPH05165676A JP3331985A JP33198591A JPH05165676A JP H05165676 A JPH05165676 A JP H05165676A JP 3331985 A JP3331985 A JP 3331985A JP 33198591 A JP33198591 A JP 33198591A JP H05165676 A JPH05165676 A JP H05165676A
- Authority
- JP
- Japan
- Prior art keywords
- trace
- address
- information
- microprogram
- controlling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、マイクロプログラム制
御装置のトレース制御方式に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a trace control system for a micro program controller.
【0002】[0002]
【従来の技術】マイクロプログラム制御装置のトレース
制御方式として、例えば特開平2−201662号公
報、特開平2−244236号公報等に示されるものが
提案されている。図3はこのような従来のマイクロプロ
グラム制御装置のトレース制御方式の概要を示す図で、
マイクロアドレストレース回路の構成を示している。2. Description of the Related Art As a trace control system of a microprogram controller, those disclosed in, for example, JP-A-2-201662 and JP-A-2-244236 have been proposed. FIG. 3 is a diagram showing an outline of a trace control method of such a conventional microprogram controller.
The structure of a micro address trace circuit is shown.
【0003】同図において、1はマイクロアドレスを生
成するマイクロシーケンサ、2はマイクロプログラムを
格納するプログラムメモリ、3はトレースを取るための
ストップアドレスを格納するレジスタ、4はトレース用
のレジスタで、このレジスタ4を通してトレースメモリ
5に実行したマイクロプログラムのアドレスが格納され
る。6はマイクロシーケンサ1からのアドレスとレジス
タ3からのアドレスを比較する比較器である。In the figure, 1 is a micro sequencer for generating a micro address, 2 is a program memory for storing a micro program, 3 is a register for storing a stop address for taking a trace, and 4 is a trace register. The address of the executed microprogram is stored in the trace memory 5 through the register 4. Reference numeral 6 is a comparator for comparing the address from the microsequencer 1 with the address from the register 3.
【0004】上記のように構成されたマイクロアドレス
トレース回路において、オペレータ(操作員)が目的と
するマイクロアドレスまでのトレースを取る場合は、先
ずマイクロプログラムの実行を一時停止させてからその
目的とするマイクロアドレスを不図示のシステム制御装
置によりレジスタ3にセットする。そして、マイクロプ
ログラムを起動させると、マイクロアドレスがマイクロ
シーケンサ1により生成され、そのアドレスに対応した
マイクロプログラムがプログラムメモリ2から出力さ
れ、これにより各ハードウエアの制御が行われる。In the micro-address trace circuit configured as described above, when the operator (operator) traces up to the desired micro-address, first the execution of the micro program is temporarily stopped and then the purpose is reached. The micro address is set in the register 3 by the system controller (not shown). Then, when the micro program is activated, a micro address is generated by the micro sequencer 1, and the micro program corresponding to the address is output from the program memory 2 to control each hardware.
【0005】また同時に、上記マイクロシーケンサ1に
より生成されたマイクロアドレスはレジスタ4を経由し
てトレースメモリ5に記録されるが、レジスタ3にセッ
トされているアドレスとマイクロシーケンサ1から出力
されたアドレスが比較器6による比較結果で一致する
と、レジスタ4の出力が抑止されてトレースメモリ5へ
の記録は停止される。また、この一致信号はマイクロシ
ーケンサ1に伝達され、その一致したアドレス以降のア
ドレス生成は強制的に抑止され、マイクロプログラムの
実行は停止される。At the same time, the microaddress generated by the microsequencer 1 is recorded in the trace memory 5 via the register 4, and the address set in the register 3 and the address output from the microsequencer 1 are When the comparison result by the comparator 6 indicates a match, the output of the register 4 is suppressed and the recording in the trace memory 5 is stopped. Further, this coincidence signal is transmitted to the micro sequencer 1, the generation of addresses after the coincident address is forcibly suppressed, and the execution of the micro program is stopped.
【0006】[0006]
【発明が解決しようとする課題】従来のマイクロプログ
ラム制御装置のトレース制御方式は以上のように構成さ
れているので、任意のアドレスでトレースを停止する場
合にはマイクロプログラムの実行を停止しなければなら
ず、したがってトレース情報を取った後に継続してマイ
クロプログラムを実行することができず、計算機システ
ムが停止してしまうという問題点があった。Since the trace control method of the conventional microprogram controller is constructed as described above, when the trace is stopped at an arbitrary address, the execution of the microprogram must be stopped. Therefore, there is a problem that the computer system cannot be executed because the microprogram cannot be continuously executed after the trace information is obtained.
【0007】この発明は、上記のような問題点を解消す
るためになされたもので、マイクロプログラムの実行を
停止することなく任意のアドレスでトレースを停止する
ことができるマイクロプログラム制御装置のトレース制
御方式を提供することを目的としている。The present invention has been made in order to solve the above problems, and trace control of a microprogram controller capable of stopping tracing at an arbitrary address without stopping execution of a microprogram. It is intended to provide a scheme.
【0008】[0008]
【課題を解決するための手段】この発明に係るマイクロ
プログラム制御装置のトレース制御方式は、マイクロア
ドレスを生成するアドレス生成回路を外部からの情報に
従って制御するアドレス生成制御手段と、トレースメモ
リへの情報書込を制御する書込制御手段を備えたもので
ある。A trace control system of a microprogram controller according to the present invention comprises address generation control means for controlling an address generation circuit for generating a microaddress according to information from the outside, and information to a trace memory. A writing control means for controlling writing is provided.
【0009】またこの発明に係るマイクロプログラム制
御装置のトレース制御方式は、マイクロアドレスを生成
するアドレス生成回路を制御スイッチの状態に応じて制
御するアドレスを生成制御手段と、ドレースメモリへの
情報書込を制御する書込制御手段を備えたものである。Further, the trace control method of the micro program control device according to the present invention, the address generation control means for controlling the address generation circuit for generating the micro address according to the state of the control switch, and the information writing to the drace memory. And a writing control means for controlling.
【0010】[0010]
【作用】この発明のマイクロプログラム制御装置のトレ
ース制御方式においては、外部からの情報に従ってアド
レス生成回路のアドレス生成が制御され、書込制御手段
によりトレースメモリへの情報書込が制御される。In the trace control system of the microprogram controller of the present invention, the address generation of the address generation circuit is controlled according to the information from the outside, and the writing control means controls the information writing to the trace memory.
【0011】またこの発明のマイクロプログラム制御装
置のトレース制御方式においては、制御スイッチの状態
に応じてアドレス生成回路のアドレス生成が制御され、
書込制御手段によりトレースメモリへの情報書込が制御
される。Further, in the trace control method of the microprogram controller of the present invention, the address generation of the address generation circuit is controlled according to the state of the control switch,
The writing control means controls the writing of information to the trace memory.
【0012】[0012]
【実施例】図1は本発明の一実施例によるマイクロプロ
グラム制御装置のトレース制御方式の概略を示すブロッ
ク図であり、図3と同一符号は同一構成部分を示してい
る。図において、1はマイクロアドレスを生成するマイ
クロシーケンサ(アドレス生成回路)、2はマイクロプ
ログラムを格納するプログラムメモリ、3は不図示のシ
ステム制御装置からのストップアドレスを格納するレジ
スタ、4はトレース用のレジスタ、5は実行したマイク
ロプログラムのアドレスを格納するトレースメモリ、6
はレジスタ3からのアドレスとマイクロシーケンサ1か
らのアドレスを比較する比較器、7はマイクロシーケン
サ1のアドレス生成とトレースメモリ5の書込機能のロ
ック制御を行うトレースロック制御回路で、ゲート(こ
こではANDゲート)7aとフリップフロップ7bによ
り構成されている。1 is a block diagram showing an outline of a trace control system of a microprogram controller according to an embodiment of the present invention, and the same reference numerals as those in FIG. 3 denote the same components. In the figure, 1 is a micro sequencer (address generation circuit) for generating a micro address, 2 is a program memory for storing a micro program, 3 is a register for storing a stop address from a system controller (not shown), and 4 is a trace. Register 5 is a trace memory for storing the address of the executed micro program, 6
Is a comparator for comparing the address from the register 3 with the address from the micro sequencer 1, and 7 is a trace lock control circuit for performing address control of the micro sequencer 1 and lock control of the write function of the trace memory 5, and the gate (here, The AND gate) 7a and the flip-flop 7b.
【0013】上記トレースロック制御回路7のゲート7
aは、外部(システム制御装置)からの情報に従ってマ
イクロシーケンサ1のアドレス生成を制御するアドレス
生成制御手段として設けられており、比較器6の出力信
号が入力され、出力側はマイクロシーケンサ1と接続さ
れている。またフリップフロップ7bは、トレースメモ
リ5へのアドレス情報書込を制御する書込制御手段とし
て設けられており、同様に比較器6の出力信号が入力さ
れ、出力側はレジスタ4と接続されている。Gate 7 of the trace lock control circuit 7
a is provided as address generation control means for controlling the address generation of the microsequencer 1 according to information from the outside (system control device), the output signal of the comparator 6 is input, and the output side is connected to the microsequencer 1. Has been done. The flip-flop 7b is provided as a write control means for controlling the writing of address information to the trace memory 5, similarly the output signal of the comparator 6 is input, and the output side is connected to the register 4. .
【0014】次に動作について説明する。マイクロアド
レスのトレースを取る場合、オペレータによりその目的
のアドレスとマイクロアドレス生成抑止情報を不図示の
システム制御装置を介してレジスタ3とトレース制御回
路7にそれぞれセットする。ここで、マイクロアドレス
生成情報とは“0”または“1”の信号で、例えば目的
のアドレスに到達した後も続けてユーザプログラムを実
行させる場合は“0”にし、ユーザプログラムの実行を
停止させたい場合は“1”にする。Next, the operation will be described. When the trace of the micro address is taken, the operator sets the target address and the micro address generation inhibition information in the register 3 and the trace control circuit 7 via the system control device (not shown). Here, the micro address generation information is a signal of "0" or "1". For example, when the user program is continuously executed after reaching the target address, it is set to "0" and the execution of the user program is stopped. Set to "1" if you want.
【0015】そして、現在実行しているマイクロアドレ
ス(マイクロシーケンサ1の出力アドレス)が目的のア
ドレスと一致すると、比較器6から一致信号として1パ
ルスの“1”の信号が出力される。この時、制御回路7
にセットされた上記抑止情報が“1”であるとゲート7
aの出力は“1”となりマイクロシーケンサ1の動作が
抑止され、次以降のアドレスは生成されない。When the currently executed micro address (the output address of the micro sequencer 1) matches the target address, the comparator 6 outputs a one-pulse "1" signal as a match signal. At this time, the control circuit 7
If the above inhibition information set in the
The output of "a" becomes "1", the operation of the microsequencer 1 is suppressed, and the subsequent addresses are not generated.
【0016】一方、上記抑止情報が“0”であると、比
較器6でのアドレスが一致してもゲート7aの出力は
“0”で、マイクロシーケンサ1は抑止されないで次以
降のアドレスを生成し続ける。On the other hand, if the inhibition information is "0", the output of the gate 7a is "0" even if the addresses in the comparator 6 match, and the microsequencer 1 is not inhibited and the next and subsequent addresses are generated. Keep doing
【0017】また、現在実行のアドレスが目的のアドレ
スと一致すると、フリップフロップ7bはセットされ、
ハードウエアによるリセット信号が入力されるまではそ
の状態を保持する。そして、このフリップフロップ7b
の出力が“1”の状態でレジスタ4の出力は抑止され、
上記目的のアドレス以降の実行アドレスはトレースメモ
リ5に記録されない。When the currently executed address matches the target address, the flip-flop 7b is set,
The state is maintained until a reset signal is input by hardware. And this flip-flop 7b
The output of register 4 is suppressed when the output of is 1
Execution addresses after the target address are not recorded in the trace memory 5.
【0018】このように、トレース抑止状態におけるマ
イクロアドレスの生成をオペレータにより制御できるよ
うに構成したので、目的に応じてマイクロプログラムの
実行を停止させたり、継続させることもできる。したが
って、故障解析や不具合の原因の究明が容易である。ま
た、ユーザプログラムを停止させることなく、目的のア
ドレスまでトレース情報を取ることができる。Since the operator can control the generation of the micro address in the trace inhibition state as described above, the execution of the micro program can be stopped or continued depending on the purpose. Therefore, failure analysis and investigation of the cause of failure are easy. Also, trace information can be acquired up to the target address without stopping the user program.
【0019】図2はこの発明の他の実施例を示すブロッ
ク図であり、図1と同一符号は同一構成部分を示してい
る。この実施例は、トレースロック制御回路7に制御ス
イッチ7cを設けたもので、このスイッチ7cのオン,
オフの状態に応じてマイクロシーケンサ1のアドレス生
成を制御するようにしたものである。FIG. 2 is a block diagram showing another embodiment of the present invention, and the same reference numerals as those in FIG. 1 indicate the same components. In this embodiment, the trace lock control circuit 7 is provided with a control switch 7c.
The address generation of the microsequencer 1 is controlled according to the off state.
【0020】上記構成の回路の動作は前述の実施例と同
様であるが、現在実行のマイクロアドレスが目的のアド
レスと一致した以降のマイクロシーケンサ1の制御を制
御スイッチ7cで行うことができる。例えば、アドレス
が一致した後もユーザプログラムを続行させたい場合に
は制御スイッチをオン(“0”)にし、停止させたい場
合はオフ(“1”)の状態にしておく。The operation of the circuit having the above-mentioned configuration is the same as that of the above-described embodiment, but the control of the micro sequencer 1 after the currently executed micro address matches the target address can be performed by the control switch 7c. For example, the control switch is turned on ("0") when the user program is desired to continue even after the addresses match, and is turned off ("1") when the user program is to be stopped.
【0021】このような構成としても前述の実施例と同
様、マイクロプログラムの実行を停止することなく任意
のアドレスでトレースを停止することができる。またこ
の実施例においては、制御装置本体の電源投入の都度シ
ステム制御装置により設定しなくても、目的のアドレス
までのトレース情報をユーザプログラムを停止すること
なく取ることができる。With such a structure, as in the above-described embodiment, the trace can be stopped at an arbitrary address without stopping the execution of the microprogram. Further, in this embodiment, the trace information up to the target address can be obtained without stopping the user program without setting by the system control device each time the power of the control device main body is turned on.
【0022】[0022]
【発明の効果】以上のように、この発明によれば、外部
情報によってアドレス生成を制御し、またトレース情報
の書込を制御するようにしたので、マイクロプログラム
の実行を停止することなく任意のアドレスでトレースを
停止することができるという効果がある。As described above, according to the present invention, the address generation is controlled by the external information, and the writing of the trace information is controlled. Therefore, it is possible to arbitrarily execute the microprogram without stopping the execution of the microprogram. The effect is that the trace can be stopped at the address.
【0023】また、制御スイッチを設けることで、制御
装置本体の電源投入の都度設定しなくても、プログラム
を停止することなくトレース情報を取ることができる。Further, by providing the control switch, the trace information can be obtained without stopping the program even if the control device is not set each time the power is turned on.
【図1】この発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図2】この発明の他の実施例を示すブロック図であ
る。FIG. 2 is a block diagram showing another embodiment of the present invention.
【図3】従来例を示すブロック図である。FIG. 3 is a block diagram showing a conventional example.
1 マイクロシーケンサ(アドレス生成回路) 2 プログラムメモリ 5 トレースメモリ 6 比較器 7 トレースロック制御回路 7a ゲート(アドレス生成制御手段) 7b フリップフロップ(書込制御手段) 7c 制御スイッチ なお、図中同一符号は同一または相当部分を示す。 1 micro sequencer (address generation circuit) 2 program memory 5 trace memory 6 comparator 7 trace lock control circuit 7a gate (address generation control means) 7b flip-flop (writing control means) 7c control switch Or shows a considerable part.
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成4年5月18日[Submission date] May 18, 1992
【手続補正1】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】0009[Correction target item name] 0009
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【0009】またこの発明に係るマイクロプログラム制
御装置のトレース制御方式は、マイクロアドレスを生成
するアドレス生成回路を制御スイッチの状態に応じて制
御するアドレス生成制御手段と、トレースメモリへの情
報書込を制御する書込制御手段を備えたものである。Further trace control arrangement of the micro-program control unit according to the present invention, the address producing formation control means for controlling the state of the control switch address generating circuit for generating a micro-address information to the trace memory A writing control means for controlling writing is provided.
Claims (2)
成回路と、実行したマイクロプログラムのトレース情報
を記憶するトレースメモリを備えたマイクロプログラム
制御装置のトレース制御方式において、上記アドレス生
成回路のアドレス生成を外部からの情報に従って制御す
るアドレス生成制御手段と、トレースメモリへの情報書
込みを制御する書込制御手段を備えたことを特徴とする
マイクロプログラム制御装置のトレース制御方式。1. A trace control method of a microprogram control device comprising an address generation circuit for generating a microaddress and a trace memory for storing trace information of an executed microprogram, wherein the address generation of the address generation circuit is performed externally. A trace control system for a microprogram controller, comprising: an address generation control means for controlling the information according to the above information, and a write control means for controlling the information writing to the trace memory.
成回路と、実行したマイクロプログラムのトレース情報
を記憶するトレースメモりを備えたマイクロプログラム
制御装置のトレース制御方式において、上記アドレス生
成回路のアドレス生成を制御スイッチの状態に応じて制
御するアドレス生成制御手段と、トレースメモリへの情
報書込を制御する書込制御手段を備えたことを特徴とす
るマイクロプログラム制御装置のトレース制御方式。2. A trace control system of a microprogram control device, comprising: an address generation circuit for generating a microaddress; and a trace memory for storing trace information of an executed microprogram, wherein the address generation circuit controls the address generation. A trace control method for a microprogram controller, comprising: an address generation control means for controlling according to a state of a switch; and a write control means for controlling information writing to a trace memory.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3331985A JPH05165676A (en) | 1991-12-16 | 1991-12-16 | Trace control system for microprogram controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3331985A JPH05165676A (en) | 1991-12-16 | 1991-12-16 | Trace control system for microprogram controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05165676A true JPH05165676A (en) | 1993-07-02 |
Family
ID=18249856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3331985A Pending JPH05165676A (en) | 1991-12-16 | 1991-12-16 | Trace control system for microprogram controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05165676A (en) |
-
1991
- 1991-12-16 JP JP3331985A patent/JPH05165676A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1078889A (en) | Microcomputer | |
JPH0157824B2 (en) | ||
JPH05165676A (en) | Trace control system for microprogram controller | |
JPH02103643A (en) | Interruption generation circuit for debug | |
JPS62223895A (en) | Semiconductor device | |
JPH0540730A (en) | Micro computer | |
JPH05334099A (en) | Write circuit for state setting register | |
JPH03184136A (en) | Address trace circuit | |
JPS63265332A (en) | Program jump system | |
JPS6266333A (en) | Indirect address register control system | |
JPS62232799A (en) | One chip microcomputer with built-in eprom | |
JPH04149733A (en) | Sequence control system | |
JPH01266642A (en) | Memory controller | |
JPH0764952A (en) | Microprogram control unit with built-in flash memory | |
JPS60203870A (en) | Test pattern forming circuit | |
JPH0330029A (en) | Input/output simulation device of computer | |
JPH0357308A (en) | Frequency synthesizer | |
JPH0581117A (en) | Storage element | |
JPH04101256A (en) | I/o port address system | |
JPH08202610A (en) | Register control circuit | |
JPH02181249A (en) | Peripheral controller | |
JPS61294556A (en) | Detection system for program malfunction | |
JPS62123554A (en) | Resetting system for multi-processor | |
JPH04112251A (en) | Microcomputer | |
JPS617966A (en) | Input/output control device |