JPH0764952A - Microprogram control unit with built-in flash memory - Google Patents

Microprogram control unit with built-in flash memory

Info

Publication number
JPH0764952A
JPH0764952A JP5162407A JP16240793A JPH0764952A JP H0764952 A JPH0764952 A JP H0764952A JP 5162407 A JP5162407 A JP 5162407A JP 16240793 A JP16240793 A JP 16240793A JP H0764952 A JPH0764952 A JP H0764952A
Authority
JP
Japan
Prior art keywords
flash memory
circuit
write
built
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5162407A
Other languages
Japanese (ja)
Inventor
Takashi Furumura
高 古村
Shohei Moriwaki
昇平 森脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5162407A priority Critical patent/JPH0764952A/en
Publication of JPH0764952A publication Critical patent/JPH0764952A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Microcomputers (AREA)

Abstract

PURPOSE:To reload the contents of a flash memory after mounting an MCU with the built-in flash memory by utilizing an internal circuit mounted on the same substrate without using an exterior circuit and an exclusive jig. CONSTITUTION:After setting a write mode to the flash memory 1, the reloading data of the flash memory 1 are supplied from an external bus 9 through a serial I/O signal line 10 to a serial I/O circuit 4 mounted on the same substrate S, the reloading data supplied to the serial I/O circuit 4 are successively written in the write address of the flash memory 1 automatically generated by a latch and write control circuit 11 with an automatic address generation function and the contents of the entire area of the flash memory 1 are reloaded.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、フラッシュメモリ,CP
U ,バスインタフェース回路などが同一基板に実装され
たマイクロプログラム制御ユニット(以下、MCU とい
う)に関し、さらに詳述すれば実装状態のフラッシュメ
モリ内蔵MCU におけるフラッシュメモリの内容の書き換
え機能に関する。
The present invention relates to a flash memory, CP
It relates to a micro program control unit (hereinafter referred to as an MCU) in which a U and a bus interface circuit are mounted on the same board. More specifically, it relates to a function for rewriting the contents of the flash memory in the mounted flash memory MCU.

【0002】[0002]

【従来の技術】図5は、実装状態におけるフラッシュメ
モリの内容書き換えを外付け回路を用いて行なう従来の
フラッシュメモリ内蔵MCU の内容の書き換え機構を示し
た図である。図中、1は書き換え可能なフラッシュメモ
リ、2はCPU 、3はフラッシュメモリ内蔵MCU を用いた
システムの内部デバイスとの間でデータを入出力するた
めの入出力ポート回路、6はフラッシュメモリ1への書
き込みを許可/禁止する書き込み制御信号をフラッシュ
メモリ1などに与えてフラッシュメモリ1に対する書き
込み/読み出しモードを設定する書き込み制御信号線、
13はフラッシュメモリ内蔵MCU の内部バス、15はフラッ
シュメモリ1への書き込みタイミングなどを制御する書
き込み制御回路であって、フラッシュメモリ1,CPU
2,入出力ポート回路3,書き込み制御信号線6,内部
バス13、書き込み制御回路15は同一の基板Sに実装され
ている。
2. Description of the Related Art FIG. 5 is a diagram showing a content rewriting mechanism of a conventional MCU with a built-in flash memory, which rewrites the content of a flash memory in a mounted state using an external circuit. In the figure, 1 is a rewritable flash memory, 2 is a CPU, 3 is an input / output port circuit for inputting / outputting data to / from an internal device of a system using a flash memory built-in MCU, 6 is a flash memory 1 A write control signal line for giving a write control signal for permitting / prohibiting the write of to the flash memory 1 or the like to set a write / read mode for the flash memory 1,
13 is an internal bus of the MCU with built-in flash memory, 15 is a write control circuit for controlling the write timing to the flash memory 1, flash memory 1, CPU
2, the input / output port circuit 3, the write control signal line 6, the internal bus 13, and the write control circuit 15 are mounted on the same substrate S.

【0003】さらに、図中、9はフラッシュメモリ内蔵
MCU を用いたシステム内を走る外部バス、16は書き込み
制御信号の状態によって入出力ポート回路3へ送る信号
としてMCU 外部からのポート信号またはフラッシュメモ
リ1書き換え用のアドレス/データ信号のいずれかを選
択し、入出力ポート回路3への接続をポート信号線7,8
またはアドレス入力信号線17/データ入力信号線18に切
り替えるポート接続信号切り替え回路である。
Further, in the figure, 9 is a built-in flash memory
An external bus running in the system using the MCU, 16 selects either a port signal from the outside of the MCU or an address / data signal for rewriting the flash memory 1 as a signal to be sent to the input / output port circuit 3 depending on the state of the write control signal. Then, connect the I / O port circuit 3 to the port signal lines 7 and 8.
Alternatively, it is a port connection signal switching circuit for switching to the address input signal line 17 / data input signal line 18.

【0004】次に、図5に示した構成の従来例1におけ
るフラッシュメモリの内容書き換えの動作について説明
する。まず、基板Sに実装されたMCU 内部のフラッシュ
メモリ1への書き込みを許可/禁止する書き込み制御信
号6を書き込み許可のレベルに設定することにより、フ
ラッシュメモリ1,入出力ポート回路3,書き込み制御
回路15,ポート接続信号切り替え回路16を書き込みモー
ドにする。
Next, the operation of rewriting the contents of the flash memory in the conventional example 1 having the configuration shown in FIG. 5 will be described. First, the flash memory 1, the input / output port circuit 3, and the write control circuit are set by setting the write control signal 6 for permitting / prohibiting the writing to the flash memory 1 inside the MCU mounted on the substrate S to the write permission level. 15. Set the port connection signal switching circuit 16 to the write mode.

【0005】ポート接続信号切り替え回路16が書き込み
モードとなることにより、外部よりアドレス入力信号線
17を介して与えられるアドレス信号が入出力ポート回路
3より書き込み制御回路15へと取り込まれるとともに、
外部からデータ入力信号線18を介して与えられるデータ
信号が入出力ポート回路3より書き込み制御回路15へと
取り込まれる。書き込み制御回路15に取り込まれたアド
レス信号とデータ信号とは書き込み制御回路15により制
御されるそれぞれの入力タイミングでフラッシュメモリ
1へ送り込まれ、そのアドレス信号の示すフラッシュメ
モリ1のアドレスに新たなデータ信号が書き込まれる。
When the port connection signal switching circuit 16 enters the write mode, the address input signal line is externally supplied.
An address signal given via 17 is taken into the write control circuit 15 from the input / output port circuit 3, and
A data signal given from the outside through the data input signal line 18 is taken into the write control circuit 15 from the input / output port circuit 3. The address signal and the data signal taken into the write control circuit 15 are sent to the flash memory 1 at respective input timings controlled by the write control circuit 15, and a new data signal is added to the address of the flash memory 1 indicated by the address signal. Is written.

【0006】図6は、実装状態におけるフラッシュメモ
リの内容書き換えをプローブ式書き込み治具を用いて行
なう他の従来のフラッシュメモリ内蔵MCU の内容の書き
換え機構を示した図である。なお、前述の従来例と同
一、または相当部分には同一符号を付してその説明を省
略する。この従来例では、先の従来例におけるポート接
続信号切り替え回路16に代えて、フラッシュメモリ1の
内容書き換えのために外部から基板Sにプローブを当て
るためのプローブ用接点19と、プローブで使用する信号
の保護抵抗20が設けられている。
FIG. 6 is a diagram showing a content rewriting mechanism of another conventional MCU with a built-in flash memory that rewrites the content of the flash memory in a mounted state using a probe-type writing jig. Incidentally, the same or corresponding parts as those of the above-mentioned conventional example are designated by the same reference numerals, and the description thereof will be omitted. In this conventional example, instead of the port connection signal switching circuit 16 in the previous conventional example, a probe contact 19 for externally applying a probe to the substrate S for rewriting the contents of the flash memory 1 and a signal used in the probe. A protective resistor 20 of is provided.

【0007】次に、図6に示した構成の従来例2におけ
るフラッシュメモリの内容書き換えの動作について説明
する。まず、基板S上の外部から内部フラッシュメモリ
書き換えのために基板S上のプローブ用端子19に当てら
れたプローブから、基板Sに実装されたMCU 内部のフラ
ッシュメモリ1への書き込みを許可/禁止する書き込み
制御信号6を書き込み許可のレベルに設定することによ
り、フラッシュメモリ1,入出力ポート回路3,書き込
み制御回路15を書き込みモードにする。この時、プロー
ブから供給される外部信号は保護抵抗10を設けることで
基板S上のフラッシュメモリ内蔵MCU に対して有効とな
る。
Next, the operation of rewriting the contents of the flash memory in the conventional example 2 having the configuration shown in FIG. 6 will be described. First, the writing / writing to the flash memory 1 inside the MCU mounted on the board S from the probe applied to the probe terminal 19 on the board S for rewriting the internal flash memory from the outside on the board S is permitted / prohibited. By setting the write control signal 6 to the write permission level, the flash memory 1, the input / output port circuit 3, and the write control circuit 15 are set to the write mode. At this time, the external signal supplied from the probe becomes effective for the flash memory built-in MCU on the substrate S by providing the protection resistor 10.

【0008】次に、プローブをプローブ用端子19に当て
て入力されたフラッシュメモリ1への書き込みアドレス
信号は入出力ポート回路3より書き込み制御回路15へ伝
えられるとともに、プローブ用端子19にプローブを当て
て入力されたフラッシュメモリ1への書き込みデータ信
号も入出力ポート回路3より書き込み制御回路15に取り
込まれる。書き込み制御回路15に取り込まれたアドレス
信号とデータ信号とは書き込み制御回路15により制御さ
れるそれぞれの入力タイミングでフラッシュメモリ1へ
送り込まれ、そのアドレス信号の示すフラッシュメモリ
1のアドレスに新たなデータ信号が書き込まれる。
Next, the write address signal to the flash memory 1 input by applying the probe to the probe terminal 19 is transmitted from the input / output port circuit 3 to the write control circuit 15, and the probe is applied to the probe terminal 19 as well. The write data signal to the flash memory 1 inputted as described above is also taken into the write control circuit 15 from the input / output port circuit 3. The address signal and the data signal taken into the write control circuit 15 are sent to the flash memory 1 at respective input timings controlled by the write control circuit 15, and a new data signal is added to the address of the flash memory 1 indicated by the address signal. Is written.

【0009】[0009]

【発明が解決しようとする課題】従来のフラッシュメモ
リ内蔵MCU は、一旦基板に実装した後のフラッシュメモ
リの書き換えに外付け回路,専用の書き換え治具用の接
点を必要とするので、フラッシュメモリ内蔵MCU を用い
た場合にシステム規模が大型化するという問題がある。
The conventional MCU with a built-in flash memory requires an external circuit and a contact for a dedicated rewriting jig to rewrite the flash memory once mounted on the board. There is a problem that the system scale becomes large when using the MCU.

【0010】本発明はこのような問題点を解決するため
になされたものであって、フラッシュメモリ内蔵MCU の
同一基板に実装された内部回路を利用してフラッシュメ
モリの内容書き換えを行なう機能を設けることにより、
システム規模を小型に抑えるフラッシュメモリ内蔵MCU
の提供を目的とする。
The present invention has been made to solve such a problem, and is provided with a function of rewriting the contents of a flash memory by utilizing an internal circuit mounted on the same substrate of a flash memory built-in MCU. By
MCU with built-in flash memory that keeps system size small
For the purpose of providing.

【0011】[0011]

【課題を解決するための手段】第1の発明に係るフラッ
シュメモリ内蔵MCU は、実装状態にあるフラッシュメモ
リ内蔵MCU と同一基板に実装されているバスインターフ
ェース回路,シリアルI/O 回路などの外部バスとの間の
インターフェース回路を利用し、フラッシュメモリへの
書き込みアドレスを自動発生してフラッシュメモリ全域
の内容を書き換える書き込み制御回路を設けたことを特
徴とする。
An MCU with a built-in flash memory according to a first aspect of the present invention is an external bus such as a bus interface circuit and a serial I / O circuit mounted on the same substrate as a mounted MCU with a built-in flash memory. It is characterized in that a write control circuit for automatically generating a write address to the flash memory and rewriting the entire contents of the flash memory is provided by using an interface circuit between and.

【0012】第2の発明に係るフラッシュメモリ内蔵MC
U は、実装状態にあるフラッシュメモリ内蔵MCU と同一
基板に実装されているバスインターフェース回路,シリ
アルI/O 回路などの外部バスとの間のインターフェース
回路を利用し、フラッシュメモリの書き換えデータに付
加されたフラッシュメモリの書き込みアドレスに書き換
えデータを書き込む書き込み制御回路を設けたことを特
徴とする。
MC with built-in flash memory according to the second invention
U is added to the rewrite data of the flash memory by using the interface circuit between the built-in flash memory built-in MCU and the external bus such as the bus interface circuit and serial I / O circuit mounted on the same board. A write control circuit for writing rewrite data to a write address of the flash memory is provided.

【0013】[0013]

【作用】第1の発明に係るフラッシュメモリ内蔵MCU
は、フラッシュメモリ内蔵MCU と同一基板に実装されて
いるバスインターフェース回路,シリアルI/O 回路など
の外部バスとのインターフェース回路にフラッシュメモ
リの書き換えデータを与え、書き込み制御回路がアドレ
スを自動発生してこのアドレスのフラッシュメモリに書
き換えデータを順次書き込み、フラッシュメモリの内容
を書き換える。
Operation: MCU with built-in flash memory according to the first invention
Provides the flash memory rewrite data to the bus interface circuit mounted on the same substrate as the MCU with built-in flash memory, the interface circuit with the external bus such as the serial I / O circuit, and the write control circuit automatically generates the address. Rewriting data is sequentially written to the flash memory at this address, and the contents of the flash memory are rewritten.

【0014】第2の発明に係るフラッシュメモリ内蔵MC
U は、フラッシュメモリ内蔵MCU と同一基板に実装され
ているバスインターフェース回路,シリアルI/O 回路な
どの外部バスとのインターフェース回路にフラッシュメ
モリの書き換えデータの書き込みアドレスを書き換えデ
ータに付加したデータを与え、書き込み制御回路がこの
データに含まれるフラッシュメモリの書き込みアドレス
に書き換えデータを書き込み、フラッシュメモリの内容
を書き換える。
MC with built-in flash memory according to the second invention
U gives the data added with the write address of the flash memory rewrite data to the rewrite data to the bus interface circuit mounted on the same board as the MCU with built-in flash memory and the interface circuit with the external bus such as the serial I / O circuit. The write control circuit writes the rewrite data to the write address of the flash memory included in this data, and rewrites the content of the flash memory.

【0015】[0015]

【実施例】以下、本発明をその実施例を示す図に基づい
て説明する。 実施例1.図1は本発明に係るフラッシュメモリ内蔵MC
U の構成を示すブロック図である。図中、1は書き換え
可能なフラッシュメモリ、2はCPU 、3はフラッシュメ
モリ内蔵MCU を用いたシステムの他のデバイスとの間で
データを入出力するための入出力ポート回路、4はシス
テム内を走る外部バス9との間でシリアルI/O 信号線10
を介してデータをシリアルに入出力し、外部バス9から
入力したフラッシュメモリ1の書き換えデータを後述す
る自動アドレス発生機能付きラッチ・書き込み制御回路
11に与えるするシリアルI/O 回路、6はフラッシュメモ
リ1への書き込みを許可/禁止すべく、システム全体を
制御する図示しないMPU などから与えられる書き込み制
御信号をフラッシュメモリ1などに与えてフラッシュメ
モリ1に対する書き込み/読み出しモードを設定する書
き込み制御信号線、13はフラッシュメモリ内蔵MCU の内
部バス、11はフラッシュメモリ1への書き込みアドレス
を自動発生するとともに、シリアルI/O 回路4から与え
られたデータをラッチし、その書き込みタイミングなど
を制御してフラッシュメモリ1に書き込む自動アドレス
発生機能付きラッチ・書き込み制御回路である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings showing its embodiments. Example 1. FIG. 1 shows an MC with a built-in flash memory according to the present invention.
It is a block diagram which shows the structure of U. In the figure, 1 is a rewritable flash memory, 2 is a CPU, 3 is an input / output port circuit for inputting / outputting data from / to other devices of a system using a flash memory built-in MCU, and 4 is a system internal circuit. Serial I / O signal line 10 to / from external bus 9
Latch / write control circuit with automatic address generation function which will be described later by serially inputting / outputting data through the rewriting data of the flash memory 1 input from the external bus 9.
A serial I / O circuit to be given to 11, and a flash memory 1 is given a write control signal from an MPU or the like (not shown) that controls the entire system in order to enable / disable writing to the flash memory 1. A write control signal line that sets the write / read mode for 1; 13 is the internal bus of the MCU with built-in flash memory; 11 is the address for automatically writing to the flash memory 1 and the data given from the serial I / O circuit 4. Is a latch / write control circuit with an automatic address generation function for latching the data, controlling the write timing, and writing the data in the flash memory 1.

【0016】フラッシュメモリ1,CPU 2,入出力ポー
ト回路3,シリアルI/O 回路4,書き込み制御信号線
6,シリアルI/O 信号線10,自動アドレス発生機能付き
ラッチ・書き込み制御回路11,内部バス13は同一の基板
Sに実装されている。また、図中、7,8 は入出力ポート
回路3に対する外部信号入出力用のポート信号線であ
る。
Flash memory 1, CPU 2, input / output port circuit 3, serial I / O circuit 4, write control signal line 6, serial I / O signal line 10, latch / write control circuit 11 with automatic address generation function, internal The buses 13 are mounted on the same substrate S. Further, in the figure, 7 and 8 are port signal lines for inputting / outputting external signals to / from the input / output port circuit 3.

【0017】次に実施例1の動作について説明する。ま
ず、基板Sに実装されたMCU 内部のフラッシュメモリ1
を書き込み/読み出し状態に設定する書き込み制御信号
6を書き込み状態に設定することにより、フラッシュメ
モリ1,入出力ポート回路3,シリアルI/O 回路4,自
動アドレス発生機能付きラッチ・書き込み制御回路11を
書き込みモードにする。
Next, the operation of the first embodiment will be described. First, the flash memory 1 inside the MCU mounted on the board S
Is set to the write / read state. By setting the write control signal 6 to the write state, the flash memory 1, the input / output port circuit 3, the serial I / O circuit 4, and the latch / write control circuit 11 with the automatic address generation function are set. Enter write mode.

【0018】これにより、シリアルI/O 回路4は外部バ
ス9から順次シリアル転送されるフラッシュメモリ1の
書き換えデータ信号を受信し、自動アドレス発生機能付
きラッチ・書き込み制御回路11へ送り出す。自動アドレ
ス発生機能付きラッチ・書き込み制御回路11はフラッシ
ュメモリ1への書き込みアドレスを自動発生してラッチ
するとともに、シリアルI/O 回路4からのデータをラッ
チし、アドレス及びデータをそれぞれの出力タイミング
に応じてフラッシュメモリ1に送り出し、自動発生した
フラッシュメモリ1の先頭番地から最終番地までの全領
域に書き換えデータを順次書き込む。
As a result, the serial I / O circuit 4 receives the rewrite data signal of the flash memory 1 serially transferred from the external bus 9 and sends it to the latch / write control circuit 11 with the automatic address generating function. The latch / write control circuit 11 with the automatic address generation function automatically generates and latches the write address to the flash memory 1, and also latches the data from the serial I / O circuit 4 and outputs the address and the data at each output timing. In response to this, the data is sent to the flash memory 1, and the rewriting data is sequentially written in the entire area from the first address to the last address of the flash memory 1 which is automatically generated.

【0019】実施例2.図2は本発明に係るフラッシュ
メモリ内蔵MCU の第2の実施例構成を示すブロック図で
あって、実施例1と同一または相当部分には同一符号を
付してその説明を省略する。本実施例は、シリアルI/O
信号線10を介して外部バス9からシリアルに入力される
フラッシュメモリ1の書き換えデータにフラッシュメモ
リ1への書き換えデータの書き込みアドレスを付加して
シリアルI/O 回路4に供給する構成であって、実施例1
における自動アドレス発生機能付きラッチ・書き込み制
御回路11の代わりに、シリアルI/O 回路4からの書き込
みアドレスを含む書き換えデータをラッチし、フラッシ
ュメモリ1のこの書き込みアドレスに、書き換えデータ
をその出力タイミングに応じてに書き込むラッチ・書き
込み制御回路12が設けられている。
Example 2. FIG. 2 is a block diagram showing the configuration of the second embodiment of the MCU with a built-in flash memory according to the present invention. The same or corresponding parts as those of the first embodiment are designated by the same reference numerals and their description is omitted. In this embodiment, serial I / O
The rewriting data of the flash memory 1 serially input from the external bus 9 through the signal line 10 is added with the write address of the rewriting data to the flash memory 1 and supplied to the serial I / O circuit 4. Example 1
Instead of the latch / write control circuit 11 with the automatic address generation function, the rewrite data including the write address from the serial I / O circuit 4 is latched, and the rewrite data is output to this write address of the flash memory 1 at its output timing. A latch / write control circuit 12 for writing in response is provided.

【0020】次に、実施例2の動作について説明する。
まず、基板Sに実装されたMCU 内部のフラッシュメモリ
1を書き込み/読み出し状態に設定する書き込み制御信
号6を書き込み状態に設定することにより、フラッシュ
メモリ1,入出力ポート回路3,シリアルI/O 回路4,
ラッチ・書き込み制御回路12を書き込みモードにする。
Next, the operation of the second embodiment will be described.
First, the flash memory 1, the I / O port circuit 3, the serial I / O circuit is set by setting the write control signal 6 that sets the flash memory 1 inside the MCU mounted on the board S to the write / read state. 4,
The latch / write control circuit 12 is set to the write mode.

【0021】これにより、シリアルI/O 回路4は外部バ
ス9から順次シリアル転送されるフラッシュメモリ1へ
の書き換えデータ及びその書き込みアドレスからなる書
き換えデータ信号を受信してラッチ・書き込み制御回路
12へ送り出す。ラッチ・書き込み制御回路12は書き換え
データ信号の最初の2バイトを書き込みアドレスとし、
その次の1バイトを書き換えデータとして、それぞれの
信号をそれぞれの取り込みタイミングでラッチし、それ
ぞれの出力タイミングに応じてフラッシュメモリ1に送
り出し、書き込みアドレスにより指定されるフラッシュ
メモリ1のアドレスに書き換えデータが書き込まれる。
As a result, the serial I / O circuit 4 receives the rewriting data to the flash memory 1 serially transferred from the external bus 9 and the rewriting data signal including the write address, and the latch / write control circuit receives the rewriting data signal.
Send to 12. The latch / write control circuit 12 uses the first 2 bytes of the rewrite data signal as the write address,
The next 1 byte is used as rewrite data, each signal is latched at each fetch timing, sent to the flash memory 1 according to each output timing, and the rewrite data is written to the address of the flash memory 1 designated by the write address. Written.

【0022】実施例3.図3は本発明に係るフラッシュ
メモリ内蔵MCU の第3の実施例構成を示すブロック図で
あって、実施例1と同一又は相当部分には同一符号を付
してその説明を省略する。本実施例は、実施例1のシリ
アルI/O 回路4に代えて、フラッシュメモリ1の内容書
き換えに、バスインターフェース回路5を利用するもの
であって、フラッシュメモリ1の書き換えデータは外部
バス9からバスインターフェース信号線14を介してバス
インターフェース回路5に入力される。
Example 3. FIG. 3 is a block diagram showing the configuration of a third embodiment of an MCU with a built-in flash memory according to the present invention. The same or corresponding parts as those of the first embodiment are designated by the same reference numerals and the description thereof will be omitted. In this embodiment, instead of the serial I / O circuit 4 of the first embodiment, the bus interface circuit 5 is used for rewriting the contents of the flash memory 1, and the rewriting data of the flash memory 1 is transferred from the external bus 9. It is input to the bus interface circuit 5 via the bus interface signal line 14.

【0023】次に、実施例3の動作について説明する。
まず、基板Sに実装されたMCU 内部のフラッシュメモリ
1を書き込み/読み出し状態に設定する書き込み制御信
号6を書き込み状態に設定することにより、フラッシュ
メモリ1,入出力ポート回路3,バスインターフェース
回路5,自動アドレス発生機能付きラッチ・書き込み制
御回路11を書き込みモードにする。
Next, the operation of the third embodiment will be described.
First, by setting the write control signal 6 for setting the flash memory 1 inside the MCU mounted on the board S to the write / read state, the flash memory 1, the input / output port circuit 3, the bus interface circuit 5, The latch / write control circuit 11 with the automatic address generation function is set to the write mode.

【0024】これにより、バスインターフェース回路5
は外部バス9から順次転送されるフラッシュメモリ1の
書き換えデータ信号を受信し、自動アドレス発生機能付
きラッチ・書き込み制御回路11へ送り出す。自動アドレ
ス発生機能付きラッチ・書き込み制御回路11はフラッシ
ュメモリ1への書き込みアドレスを自動発生してラッチ
するとともに、バスインターフェース回路5からのデー
タをラッチし、アドレス及びデータをそれぞれの出力タ
イミングに応じてフラッシュメモリ1に送り出し、自動
発生したフラッシュメモリ1の先頭番地から最終番地ま
での全領域に書き換えデータを順次書き込む。
As a result, the bus interface circuit 5
Receives the rewrite data signal of the flash memory 1 sequentially transferred from the external bus 9 and sends it to the latch / write control circuit 11 with the automatic address generating function. The latch / write control circuit 11 with an automatic address generation function automatically generates and latches a write address to the flash memory 1 and latches the data from the bus interface circuit 5 according to the output timing of each address and data. The rewriting data is sent to the flash memory 1 and the rewriting data is sequentially written in the entire area from the first address to the last address of the flash memory 1 which is automatically generated.

【0025】実施例4.図4は本発明に係るフラッシュ
メモリ内蔵MCU の第4の実施例構成を示すブロック図で
あって、実施例3と同一又は相当部分には同一符号を付
してその説明を省略する。本実施例は、バスインターフ
ェース信号線14を介して外部バス9から入力されるフラ
ッシュメモリ1の書き換えデータにフラッシュメモリ1
への書き換えデータの書き込みアドレスを付加してバス
インターフェース回路5に供給する構成であって、実施
例3における自動アドレス発生機能付きラッチ・書き込
み制御回路11の代わりに、バスインターフェース回路5
からの書き込みアドレスを含む書き換えデータをラッチ
し、フラッシュメモリ1のこの書き込みアドレスに、書
き換えデータをその出力タイミングに応じてに書き込む
ラッチ・書き込み制御回路12が設けられている。
Example 4. FIG. 4 is a block diagram showing the configuration of a fourth embodiment of an MCU with a built-in flash memory according to the present invention. The same or corresponding parts as those of the third embodiment are designated by the same reference numerals and the description thereof will be omitted. In this embodiment, the rewrite data of the flash memory 1 input from the external bus 9 via the bus interface signal line 14 is used as the flash memory 1
It is configured to add a write address of rewrite data to the bus interface circuit 5 and supply it to the bus interface circuit 5 instead of the latch / write control circuit 11 with the automatic address generation function in the third embodiment.
A latch / write control circuit 12 is provided for latching rewrite data including a write address from, and writing the rewrite data at this write address of the flash memory 1 in accordance with its output timing.

【0026】次に、実施例4の動作について説明する。
まず、基板Sに実装されたMCU 内部のフラッシュメモリ
1を書き込み/読み出し状態に設定する書き込み制御信
号6を書き込み状態に設定することにより、フラッシュ
メモリ1,入出力ポート回路3,バスインターフェース
回路5,ラッチ・書き込み制御回路12を書き込みモード
にする。
Next, the operation of the fourth embodiment will be described.
First, by setting the write control signal 6 for setting the flash memory 1 inside the MCU mounted on the board S to the write / read state, the flash memory 1, the input / output port circuit 3, the bus interface circuit 5, The latch / write control circuit 12 is set to the write mode.

【0027】これにより、バスインターフェース回路5
は外部バス9から順次転送されるフラッシュメモリ1へ
の書き換えデータ及びその書き込みアドレスからなる書
き換えデータ信号を受信してラッチ・書き込み制御回路
12へ送り出す。ラッチ・書き込み制御回路12は書き換え
データ信号の最初の2バイトを書き込みアドレスとし、
その次の1バイトを書き換えデータとして、それぞれの
信号をそれぞれの取り込みタイミングでラッチし、それ
ぞれの出力タイミングに応じてフラッシュメモリ1に送
り出し、書き込みアドレスにより指定されるフラッシュ
メモリ1のアドレスに書き換えデータが書き込まれる。
As a result, the bus interface circuit 5
Is a latch / write control circuit which receives the rewrite data to the flash memory 1 sequentially transferred from the external bus 9 and the rewrite data signal including the write address.
Send to 12. The latch / write control circuit 12 uses the first 2 bytes of the rewrite data signal as the write address,
The next 1 byte is used as rewrite data, each signal is latched at each fetch timing, sent to the flash memory 1 according to each output timing, and the rewrite data is written to the address of the flash memory 1 designated by the write address. Written.

【0028】[0028]

【発明の効果】以上のように、本発明に係るフラッシュ
メモリ内蔵MCU は同一基板に実装されている内部回路を
利用して、実装後のフラッシュメモリの内容を書き換え
るので、フラッシュメモリの内奥書き換えのための外付
け回路,書き換え治具用の接点を必要とせず、実装状態
のままでその内容の書き換えが可能となるという優れた
効果を奏する。
As described above, since the MCU with a built-in flash memory according to the present invention rewrites the contents of the mounted flash memory by using the internal circuit mounted on the same substrate, the inner part of the flash memory can be rewritten. It is possible to rewrite the contents in the mounted state without the need for an external circuit and a contact for a rewriting jig.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るフラッシュメモリ内蔵MCU の実施
例1の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a first embodiment of an MCU with a built-in flash memory according to the present invention.

【図2】本発明に係るフラッシュメモリ内蔵MCU の実施
例2の構成を示すブロック図である。
FIG. 2 is a block diagram showing a configuration of a second embodiment of an MCU with a built-in flash memory according to the present invention.

【図3】本発明に係るフラッシュメモリ内蔵MCU の実施
例3の構成を示すブロック図である。
FIG. 3 is a block diagram showing the configuration of a third embodiment of the MCU with a built-in flash memory according to the present invention.

【図4】本発明に係るフラッシュメモリ内蔵MCU の実施
例4の構成を示すブロック図である。
FIG. 4 is a block diagram showing a configuration of a fourth embodiment of the MCU with a built-in flash memory according to the present invention.

【図5】外付け回路を用いてフラッシュメモリの内容を
書き換える従来のフラッシュメモリ内蔵MCU のブロック
図である。
FIG. 5 is a block diagram of a conventional MCU with a built-in flash memory that rewrites the contents of the flash memory using an external circuit.

【図6】書き換え用プローブを用いてフラッシュメモリ
の内容を書き換える従来のフラッシュメモリ内蔵MCU の
ブロック図である。
FIG. 6 is a block diagram of a conventional MCU with a built-in flash memory that rewrites the contents of the flash memory using a rewriting probe.

【符号の説明】[Explanation of symbols]

1 フラッシュメモリ 2 CPU 3 入出力ポート回路 4 シリアルI/O 回路 5 バスインターフェース回路 6 書き込み制御信号線 9 外部バス 10 シリアルI/O 信号線 11 自動アドレス発生機能付きラッチ・書き込み制御回
路 12 ラッチ・書き込み制御回路 14 バスインターフェース信号線 S 基板
1 Flash memory 2 CPU 3 I / O port circuit 4 Serial I / O circuit 5 Bus interface circuit 6 Write control signal line 9 External bus 10 Serial I / O signal line 11 Latch / write control circuit with automatic address generation function 12 Latch / write Control circuit 14 Bus interface signal line S board

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板に実装されたフラッシュメモリ内蔵
マイクロプログラム制御ユニットにおいて、フラッシュ
メモリの書き換えデータを、前記基板に実装され、外部
バスとの間のデータ入出力を制御するインターフェース
回路に与える手段と、前記基板に実装されており、フラ
ッシュメモリへの書き込みアドレスを自動発生するとと
もに、前記インターフェース回路に与えられた書き換え
データを、前記書き込みアドレスに順次書き込む書き込
み制御回路とを備えたことを特徴とするフラッシュメモ
リ内蔵マイクロプログラム制御ユニット。
1. A microprogram control unit with a built-in flash memory mounted on a board, and means for supplying rewriting data of the flash memory to an interface circuit mounted on the board and controlling data input / output with an external bus. And a write control circuit which is mounted on the substrate, automatically generates a write address to the flash memory, and sequentially writes the rewrite data given to the interface circuit to the write address. Micro program control unit with built-in flash memory.
【請求項2】 基板に実装されたフラッシュメモリ内蔵
マイクロプログラム制御ユニットにおいて、フラッシュ
メモリの書き換えデータに該書き換えデータの書き込み
アドレスが付加されたデータを、前記基板に実装され、
外部バスとの間のデータ入出力を制御するインターフェ
ース回路に与える手段と、前記基板に実装されており、
前記インターフェース回路に与えられたデータに付加さ
れている書き込みアドレスに前記書き換えデータを書き
込む書き込み制御回路とを備えたことを特徴とするフラ
ッシュメモリ内蔵マイクロプログラム制御ユニット。
2. A flash memory built-in micro program control unit mounted on a board, wherein data in which a write address of the rewrite data is added to rewrite data of the flash memory is mounted on the board,
Means for providing an interface circuit for controlling data input / output with an external bus, and mounted on the board,
A microprogram control unit with a built-in flash memory, comprising a write control circuit for writing the rewrite data at a write address added to the data given to the interface circuit.
JP5162407A 1993-06-30 1993-06-30 Microprogram control unit with built-in flash memory Pending JPH0764952A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5162407A JPH0764952A (en) 1993-06-30 1993-06-30 Microprogram control unit with built-in flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5162407A JPH0764952A (en) 1993-06-30 1993-06-30 Microprogram control unit with built-in flash memory

Publications (1)

Publication Number Publication Date
JPH0764952A true JPH0764952A (en) 1995-03-10

Family

ID=15754024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5162407A Pending JPH0764952A (en) 1993-06-30 1993-06-30 Microprogram control unit with built-in flash memory

Country Status (1)

Country Link
JP (1) JPH0764952A (en)

Similar Documents

Publication Publication Date Title
US5495593A (en) Microcontroller device having remotely programmable EPROM and method for programming
JP2527935B2 (en) Semiconductor memory test equipment
US5812491A (en) Mode register control circuit and semiconductor device having the same
JP2002328836A (en) Memory device
JPH0612863A (en) Dual port dram
JP3875139B2 (en) Nonvolatile semiconductor memory device, data write control method thereof, and program
US6510501B1 (en) Non-volatile memory read/write security protection feature selection through non-volatile memory bits
US7007181B2 (en) Microcontroller
JPH0764952A (en) Microprogram control unit with built-in flash memory
US20030225963A1 (en) Data processing apparatus and data processing method
JP2001318907A (en) Microcomputer incorporating flash memory
JP3278593B2 (en) Register setting method and register setting method
JPH1173784A (en) Semiconductor memory device and data reading method in its device
JP2000276347A (en) Portable electronic apparatus
JP3977894B2 (en) Data processing system and flexible reset setting method
KR100275958B1 (en) Microcomputer unit
JPH04369035A (en) Programmable rom simulating circuit and emulator
JPH081631B2 (en) DMA controller
JPH1153224A (en) Watch dog timer and microcomputer
JPH10334196A (en) Pc card
JPH09120392A (en) Data processor
JPH10105457A (en) Memory control system and memory control circuitt
JPH0289296A (en) Nonvolatile memory circuit
JPS6316341A (en) Microprogram control system
JPS6027059A (en) Port circuit