JPH05161353A - 共振形コンバータ - Google Patents
共振形コンバータInfo
- Publication number
- JPH05161353A JPH05161353A JP34034391A JP34034391A JPH05161353A JP H05161353 A JPH05161353 A JP H05161353A JP 34034391 A JP34034391 A JP 34034391A JP 34034391 A JP34034391 A JP 34034391A JP H05161353 A JPH05161353 A JP H05161353A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- resonance
- error
- resonant converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 位相制御型の共振形コンバータにおいて、２
つのＦＥＴの位相が一致した後に、入力電圧が上昇した
り、負荷が軽くなった場合でも、出力電圧を設定電圧に
維持することができる共振形コンバータを提供すること
を目的とするものである。 【構成】 共振形コンバータの出力電圧が、第１の設定
電圧以下であるときには位相制御のみを行ない、その出
力電圧が、第１の設定電圧よりも高い第２の設定電圧以
上であるときには、周波数制御のみを行なうものであ
る。
つのＦＥＴの位相が一致した後に、入力電圧が上昇した
り、負荷が軽くなった場合でも、出力電圧を設定電圧に
維持することができる共振形コンバータを提供すること
を目的とするものである。 【構成】 共振形コンバータの出力電圧が、第１の設定
電圧以下であるときには位相制御のみを行ない、その出
力電圧が、第１の設定電圧よりも高い第２の設定電圧以
上であるときには、周波数制御のみを行なうものであ
る。
Description
【０００１】
【産業上の利用分野】本発明は、共振形コンバータに関
するものである。
するものである。
【０００２】
【従来の技術】従来の共振形コンバータとしては、図４
に示す周波数制御型が知られている。この周波数制御型
の共振形コンバータは、電源Ｂと直列に、トランスＴの
１次側巻線、共振インダクタンスＬ１、ＦＥＴ１が接続
され、このＦＥＴ１と並列に共振コンデンサＣ１が接続
され、共振形コンバータの出力電圧と設定電圧（基準電
圧源の電圧）との差電圧である誤差電圧が誤差増幅回路
３０で検出され、この誤差電圧に応じた周波数の信号を
電圧／周波数変換回路２０が出力し、この電圧／周波数
変換回路２０の出力信号がＦＥＴ１に印加される。そし
て、電圧／周波数変換回路２０が所定の周波数の信号を
出力すると、この周波数に応じてＦＥＴ１がオン、オフ
を繰り返し、トランスＴの励磁インダクタンスと共振イ
ンダクタンスＬ１と共振コンデンサＣ１とが共振し、ト
ランスＴの２次側巻線に所定電圧が出力される。なお、
トランスＴの２次側巻線には、整流用ダイオードＤと平
滑コンデンサＣ３とが設けられている。
に示す周波数制御型が知られている。この周波数制御型
の共振形コンバータは、電源Ｂと直列に、トランスＴの
１次側巻線、共振インダクタンスＬ１、ＦＥＴ１が接続
され、このＦＥＴ１と並列に共振コンデンサＣ１が接続
され、共振形コンバータの出力電圧と設定電圧（基準電
圧源の電圧）との差電圧である誤差電圧が誤差増幅回路
３０で検出され、この誤差電圧に応じた周波数の信号を
電圧／周波数変換回路２０が出力し、この電圧／周波数
変換回路２０の出力信号がＦＥＴ１に印加される。そし
て、電圧／周波数変換回路２０が所定の周波数の信号を
出力すると、この周波数に応じてＦＥＴ１がオン、オフ
を繰り返し、トランスＴの励磁インダクタンスと共振イ
ンダクタンスＬ１と共振コンデンサＣ１とが共振し、ト
ランスＴの２次側巻線に所定電圧が出力される。なお、
トランスＴの２次側巻線には、整流用ダイオードＤと平
滑コンデンサＣ３とが設けられている。
【０００３】ところで、図４のような共振形コンバータ
では、出力電圧が設定電圧よりも高くなると、電圧／周
波数変換回路２０は、コンバータの変換周波数を上げる
ことによって（たとえば最低周波数の２００％の周波数
に上昇させ）、トランスＴの２次側巻線に出力される電
圧を低下させる。逆に、共振形コンバータの出力電圧が
設定電圧よりも低くなると、電圧／周波数変換回路２０
は出力周波数を下降させ、トランスＴの２次側巻線に出
力される電圧を上昇させ、これらの動作を通じて出力電
圧を設定値に等しくする。
では、出力電圧が設定電圧よりも高くなると、電圧／周
波数変換回路２０は、コンバータの変換周波数を上げる
ことによって（たとえば最低周波数の２００％の周波数
に上昇させ）、トランスＴの２次側巻線に出力される電
圧を低下させる。逆に、共振形コンバータの出力電圧が
設定電圧よりも低くなると、電圧／周波数変換回路２０
は出力周波数を下降させ、トランスＴの２次側巻線に出
力される電圧を上昇させ、これらの動作を通じて出力電
圧を設定値に等しくする。
【０００４】しかし、図４に示す周波数制御型の共振形
コンバータでは、入出力フィルタＦやスナバ回路（ダイ
オードＤと並列に接続された抵抗ＲとコンデンサＣとで
構成される直列回路であり、ダイオードＤの両端に発生
する電圧パルスを吸収する回路）の形状が大きくなると
いう欠点がある。つまり、入出力フィルタＦは最低周波
数に合わせて設計し、スナバ回路は最高周波数に合わせ
て設計するので、入出力フィルタＦ、スナバ回路の形状
が大きくなる。
コンバータでは、入出力フィルタＦやスナバ回路（ダイ
オードＤと並列に接続された抵抗ＲとコンデンサＣとで
構成される直列回路であり、ダイオードＤの両端に発生
する電圧パルスを吸収する回路）の形状が大きくなると
いう欠点がある。つまり、入出力フィルタＦは最低周波
数に合わせて設計し、スナバ回路は最高周波数に合わせ
て設計するので、入出力フィルタＦ、スナバ回路の形状
が大きくなる。
【０００５】この欠点を解消するものとして、図５に示
す位相制御型の共振形コンバータが知られている。この
位相制御型の共振形コンバータは、図４に示す共振イン
ダクタンスＬ１とＦＥＴ１との直列回路の他に、共振イ
ンダクタンスＬ２とＦＥＴ２との直列回路が設けられ、
この直列回路が電源Ｂ、トランスＴの１次側巻線と直列
に接続され、ＦＥＴ１、２には、それぞれ共振用コンデ
ンサＣ１、Ｃ２が並列に接続されている。そして、ＦＥ
Ｔ１は発振器ＯＳＣの出力信号で駆動され、ＦＥＴ２
は、発振器ＯＳＣの出力信号が位相制御回路４０によっ
て位相制御された信号によって駆動される。一方、誤差
増幅回路３０が共振形コンバータの出力電圧と設定電圧
との差電圧である誤差電圧を検出し、位相制御回路４０
は、この検出された誤差に応じた位相差だけ、発振器Ｏ
ＳＣの出力信号の位相を遅くする。つまり、共振形コン
バータの出力電圧が高くなる程、誤差電圧が大きくな
り、位相差が大きくなり、共振形コンバータの出力電圧
が低くなる。そして、位相が一致したときに最大出力に
なり、位相のずれが大きい程、その出力が低下する。こ
のようにして出力電圧の制御が行われる。
す位相制御型の共振形コンバータが知られている。この
位相制御型の共振形コンバータは、図４に示す共振イン
ダクタンスＬ１とＦＥＴ１との直列回路の他に、共振イ
ンダクタンスＬ２とＦＥＴ２との直列回路が設けられ、
この直列回路が電源Ｂ、トランスＴの１次側巻線と直列
に接続され、ＦＥＴ１、２には、それぞれ共振用コンデ
ンサＣ１、Ｃ２が並列に接続されている。そして、ＦＥ
Ｔ１は発振器ＯＳＣの出力信号で駆動され、ＦＥＴ２
は、発振器ＯＳＣの出力信号が位相制御回路４０によっ
て位相制御された信号によって駆動される。一方、誤差
増幅回路３０が共振形コンバータの出力電圧と設定電圧
との差電圧である誤差電圧を検出し、位相制御回路４０
は、この検出された誤差に応じた位相差だけ、発振器Ｏ
ＳＣの出力信号の位相を遅くする。つまり、共振形コン
バータの出力電圧が高くなる程、誤差電圧が大きくな
り、位相差が大きくなり、共振形コンバータの出力電圧
が低くなる。そして、位相が一致したときに最大出力に
なり、位相のずれが大きい程、その出力が低下する。こ
のようにして出力電圧の制御が行われる。
【０００６】
【発明が解決しようとする課題】しかし、図５に示す位
相制御型の共振形コンバータでは、入力電圧が最低で定
格出力電流のときにＦＥＴ１とＦＥＴ２との位相が一致
するように設定してあり、入力電圧が上昇したり、負荷
が軽くなった場合には、ＦＥＴ１とＦＥＴ２との位相差
を大きくすることによって出力電圧を一定に制御する。
したがって、入力電圧が上昇したり、負荷が軽くなる
と、ＦＥＴ１、ＦＥＴ２の位相差が大きくなり、位相差
が最大となった後に、入力電圧がさらに上昇したり、負
荷がさらに軽くなると、出力電圧を制御することができ
ず、出力電圧が設定電圧よりも高くなるという問題があ
る。
相制御型の共振形コンバータでは、入力電圧が最低で定
格出力電流のときにＦＥＴ１とＦＥＴ２との位相が一致
するように設定してあり、入力電圧が上昇したり、負荷
が軽くなった場合には、ＦＥＴ１とＦＥＴ２との位相差
を大きくすることによって出力電圧を一定に制御する。
したがって、入力電圧が上昇したり、負荷が軽くなる
と、ＦＥＴ１、ＦＥＴ２の位相差が大きくなり、位相差
が最大となった後に、入力電圧がさらに上昇したり、負
荷がさらに軽くなると、出力電圧を制御することができ
ず、出力電圧が設定電圧よりも高くなるという問題があ
る。
【０００７】本発明は、位相制御型の共振形コンバータ
において、２つのＦＥＴの位相差が最大になった後に、
入力電圧が上昇したり、負荷が軽くなった場合にでも、
出力電圧を設定電圧に維持することができる共振形コン
バータを提供することを目的とするものである。
において、２つのＦＥＴの位相差が最大になった後に、
入力電圧が上昇したり、負荷が軽くなった場合にでも、
出力電圧を設定電圧に維持することができる共振形コン
バータを提供することを目的とするものである。
【０００８】
【課題を解決するための手段】本発明は、共振形コンバ
ータの出力電圧を第１の設定電圧以下に保つためには位
相制御のみを行ない、その出力電圧が、第１の設定電圧
よりも高い第２の設定電圧に達したときには、周波数制
御のみを行なうものである。
ータの出力電圧を第１の設定電圧以下に保つためには位
相制御のみを行ない、その出力電圧が、第１の設定電圧
よりも高い第２の設定電圧に達したときには、周波数制
御のみを行なうものである。
【０００９】
【作用】本発明は、共振形コンバータの出力電圧を第１
の設定電圧以下に保つためには位相制御のみを行ない、
その出力電圧が、第１の設定電圧よりも高い第２の設定
電圧に達したときには、周波数制御を行なうので、２つ
のＦＥＴの位相差が最大になり、制御不能になったとき
にでも、周波数制御によって、出力電圧を設定電圧に維
持することができる。
の設定電圧以下に保つためには位相制御のみを行ない、
その出力電圧が、第１の設定電圧よりも高い第２の設定
電圧に達したときには、周波数制御を行なうので、２つ
のＦＥＴの位相差が最大になり、制御不能になったとき
にでも、周波数制御によって、出力電圧を設定電圧に維
持することができる。
【００１０】
【実施例】図１は、本発明の一実施例を示す回路図であ
る。
る。
【００１１】第１のＦＥＴ１１は、第１の共振インダク
タンスＬ１を介して、トランスＴの１次側巻線と直列に
接続され、第２のＦＥＴ１２は、第２の共振インダクタ
ンスＬ２を介して、トランスＴの１次側巻線と直列に接
続されている。また、ＦＥＴ１１、１２とそれぞれ並列
に、共振コンデンサＣ１、Ｃ２が接続されている。
タンスＬ１を介して、トランスＴの１次側巻線と直列に
接続され、第２のＦＥＴ１２は、第２の共振インダクタ
ンスＬ２を介して、トランスＴの１次側巻線と直列に接
続されている。また、ＦＥＴ１１、１２とそれぞれ並列
に、共振コンデンサＣ１、Ｃ２が接続されている。
【００１２】第１の誤差増幅回路３１は、第１の設定電
圧を発生する第１の基準電圧源と比較回路とを有し、共
振形コンバータの出力電圧と第１の設定電圧との誤差を
検出する第１の誤差検出手段一例である。また、第２の
誤差増幅回路３２は、第１の設定電圧よりも高い第２の
設定電圧を発生する第２の基準電圧源と比較回路とを有
し、共振形コンバータの出力電圧が、第２の設定電圧以
上であるときに、その誤差を検出する第２の誤差検出手
段の一例である。
圧を発生する第１の基準電圧源と比較回路とを有し、共
振形コンバータの出力電圧と第１の設定電圧との誤差を
検出する第１の誤差検出手段一例である。また、第２の
誤差増幅回路３２は、第１の設定電圧よりも高い第２の
設定電圧を発生する第２の基準電圧源と比較回路とを有
し、共振形コンバータの出力電圧が、第２の設定電圧以
上であるときに、その誤差を検出する第２の誤差検出手
段の一例である。
【００１３】電圧／周波数変換回路２１は、第２の誤差
検出回路３２が検出した誤差が大きい程、周波数が高く
なる信号を第１のＦＥＴ１１に供給する手段である。
検出回路３２が検出した誤差が大きい程、周波数が高く
なる信号を第１のＦＥＴ１１に供給する手段である。
【００１４】位相制御回路４０は、第１の誤差検出回路
３１が検出した誤差が大きい程、電圧／周波数変換回路
２１の出力信号との位相差を大きくした信号を、第２の
ＦＥＴ１２に供給する手段である。
３１が検出した誤差が大きい程、電圧／周波数変換回路
２１の出力信号との位相差を大きくした信号を、第２の
ＦＥＴ１２に供給する手段である。
【００１５】なお、共振形コンバータの出力電圧が第１
の設定電圧以上であるときには、位相制御回路４０によ
って位相を固定し、共振形コンバータの出力電圧が第２
の設定電圧以下であるときには、電圧／周波数変換回路
２１によって出力周波数を固定するようになっている。
の設定電圧以上であるときには、位相制御回路４０によ
って位相を固定し、共振形コンバータの出力電圧が第２
の設定電圧以下であるときには、電圧／周波数変換回路
２１によって出力周波数を固定するようになっている。
【００１６】次に、上記実施例の動作について説明す
る。
る。
【００１７】まず、ＦＥＴ１１、１２に供給される信号
の位相差が零である場合の動作について説明する。
の位相差が零である場合の動作について説明する。
【００１８】この場合、ＦＥＴ１１、１２がオンしてい
ると、電源Ｂから、トランスＴ、共振インダクタンスＬ
１、Ｌ２、ＦＥＴ１１、１２を通って電流が流れ、トラ
ンスＴと共振インダクタンスＬ１、Ｌ２とにエネルギー
が蓄積される。その後、ＦＥＴ１１、１２がオフする
と、トランスＴの１次側の励磁インダクタンスと共振イ
ンダクタンスＬ１、Ｌ２と共振コンデンサＣ１、Ｃ２と
によって共振が起こり、共振コンデンサＣ１、Ｃ２の電
圧は徐々に上昇し、トランスＴの１次側巻線の電圧が、
出力電圧の１次側換算値に達すると、出力整流ダイオー
ドＤが導通し、出力側にエネルギーが伝達される。出力
整流ダイオードＤが導通すると、トランスＴの１次側は
等価的に短絡状態と考えられるので、このときから共振
インダクタンスＬ１、Ｌ２と共振コンデンサＣ１、Ｃ２
による共振に切り換わる。共振コンデンサＣ１、Ｃ２の
電圧が零ボルトになると、共振電流は、ＦＥＴ１１、１
２のボディードレインダイオード、共振インダクタンス
Ｌ１、Ｌ２、トランスＴの１次側巻線を通って、電源Ｂ
に流れる。なお、このダイオードが導通している間にＦ
ＥＴ１１、１２をオンすると、スイッチングロスが零に
なる。
ると、電源Ｂから、トランスＴ、共振インダクタンスＬ
１、Ｌ２、ＦＥＴ１１、１２を通って電流が流れ、トラ
ンスＴと共振インダクタンスＬ１、Ｌ２とにエネルギー
が蓄積される。その後、ＦＥＴ１１、１２がオフする
と、トランスＴの１次側の励磁インダクタンスと共振イ
ンダクタンスＬ１、Ｌ２と共振コンデンサＣ１、Ｃ２と
によって共振が起こり、共振コンデンサＣ１、Ｃ２の電
圧は徐々に上昇し、トランスＴの１次側巻線の電圧が、
出力電圧の１次側換算値に達すると、出力整流ダイオー
ドＤが導通し、出力側にエネルギーが伝達される。出力
整流ダイオードＤが導通すると、トランスＴの１次側は
等価的に短絡状態と考えられるので、このときから共振
インダクタンスＬ１、Ｌ２と共振コンデンサＣ１、Ｃ２
による共振に切り換わる。共振コンデンサＣ１、Ｃ２の
電圧が零ボルトになると、共振電流は、ＦＥＴ１１、１
２のボディードレインダイオード、共振インダクタンス
Ｌ１、Ｌ２、トランスＴの１次側巻線を通って、電源Ｂ
に流れる。なお、このダイオードが導通している間にＦ
ＥＴ１１、１２をオンすると、スイッチングロスが零に
なる。
【００１９】次に、ＦＥＴ１１、１２に供給される信号
の位相差が零ではない場合（負荷が軽くなったり、入力
電圧が高くなった場合）の動作について説明する。
の位相差が零ではない場合（負荷が軽くなったり、入力
電圧が高くなった場合）の動作について説明する。
【００２０】ＦＥＴ１１、１２がともにオンしている
と、電源ＢからトランスＴ、共振インダクタンスＬ１、
Ｌ２、ＦＥＴ１１、１２を通って電流が流れ、トランス
Ｔと共振インダクタンスＬ１、Ｌ２とにエネルギーが蓄
積される。その後、たとえばＦＥＴ１１のみがオフする
と、トランスＴの１次側の励磁インダクタンスと共振イ
ンダクタンスＬ１と共振コンデンサＣ１の開ループおよ
び、共振インダクタンスＬ１、共振コンデンサＣ１、Ｆ
ＥＴ１２、共振インダクタンスＬ２の閉ループによって
共振が起こり、共振コンデンサＣ１の電圧は徐々に上昇
し、トランスＴの１次側巻線の電圧が出力電圧の１次側
換算値に達すると、出力整流ダイオードＤが導通し、出
力側にエネルギーが伝達される。
と、電源ＢからトランスＴ、共振インダクタンスＬ１、
Ｌ２、ＦＥＴ１１、１２を通って電流が流れ、トランス
Ｔと共振インダクタンスＬ１、Ｌ２とにエネルギーが蓄
積される。その後、たとえばＦＥＴ１１のみがオフする
と、トランスＴの１次側の励磁インダクタンスと共振イ
ンダクタンスＬ１と共振コンデンサＣ１の開ループおよ
び、共振インダクタンスＬ１、共振コンデンサＣ１、Ｆ
ＥＴ１２、共振インダクタンスＬ２の閉ループによって
共振が起こり、共振コンデンサＣ１の電圧は徐々に上昇
し、トランスＴの１次側巻線の電圧が出力電圧の１次側
換算値に達すると、出力整流ダイオードＤが導通し、出
力側にエネルギーが伝達される。
【００２１】出力整流ダイオードＤが導通すると、トラ
ンスＴの１次側励磁インダクタンスは等価的に短絡状態
と考えられるので、このときから共振インダクタンスＬ
１、Ｌ２と共振コンデンサＣ１との共振に切り換わる。
この後、誤差増幅回路３０からの信号によって位相制御
された信号でＦＥＴ１２がオフすると、電源Ｂ、共振イ
ンダクタンスＬ２、共振コンデンサＣ２の閉ループと共
振インダクタンスＬ２、共振コンデンサＣ２、共振コン
デンサＣ１、共振インダクタンスＬ１の閉ループで共振
が起こり、共振コンデンサＣ２の電圧は徐々に上昇す
る。この間、コンデンサＣ１の電圧は、共振現象によっ
て引き続き振動している。
ンスＴの１次側励磁インダクタンスは等価的に短絡状態
と考えられるので、このときから共振インダクタンスＬ
１、Ｌ２と共振コンデンサＣ１との共振に切り換わる。
この後、誤差増幅回路３０からの信号によって位相制御
された信号でＦＥＴ１２がオフすると、電源Ｂ、共振イ
ンダクタンスＬ２、共振コンデンサＣ２の閉ループと共
振インダクタンスＬ２、共振コンデンサＣ２、共振コン
デンサＣ１、共振インダクタンスＬ１の閉ループで共振
が起こり、共振コンデンサＣ２の電圧は徐々に上昇す
る。この間、コンデンサＣ１の電圧は、共振現象によっ
て引き続き振動している。
【００２２】そして、共振コンデンサＣ１の電圧が共振
現象によって零ボルトになると、ＦＥＴ１１のボディー
ドレインダイオード、共振インダクタンスＬ１、トラン
スＴの１次側巻線、電源Ｂの閉ループと、ＦＥＴ１１の
ボディードレインダイオード、共振インダクタンスＬ
１、共振インダクタンスＬ２、共振コンデンサＣ２の閉
ループとに、共振電流が流れる。このときに、ＦＥＴ１
１はオンするが、共振コンデンサＣ２の電圧が共振現象
によって上昇して、出力整流ダイオードＤが引き続き導
通し、出力側にエネルギーが伝達される。そして、トラ
ンスＴに蓄積されたエネルギーがなくなるまで２次側に
流れ続ける。その後、共振コンデンサＣ２の電圧が共振
現象によって零ボルトになると、ＦＥＴ１２のボディー
ドレインダイオード、共振インダクタンスＬ２、トラン
スＴの１次側巻線、電源Ｂの閉ループと、ＦＥＴ１２の
ボディードレインダイオード、共振インダクタンスＬ
２、共振インダクタンスＬ１、共振コンデンサＣ２の閉
ループとに、共振電流が流れる。このときに、ＦＥＴ１
２はオンする。
現象によって零ボルトになると、ＦＥＴ１１のボディー
ドレインダイオード、共振インダクタンスＬ１、トラン
スＴの１次側巻線、電源Ｂの閉ループと、ＦＥＴ１１の
ボディードレインダイオード、共振インダクタンスＬ
１、共振インダクタンスＬ２、共振コンデンサＣ２の閉
ループとに、共振電流が流れる。このときに、ＦＥＴ１
１はオンするが、共振コンデンサＣ２の電圧が共振現象
によって上昇して、出力整流ダイオードＤが引き続き導
通し、出力側にエネルギーが伝達される。そして、トラ
ンスＴに蓄積されたエネルギーがなくなるまで２次側に
流れ続ける。その後、共振コンデンサＣ２の電圧が共振
現象によって零ボルトになると、ＦＥＴ１２のボディー
ドレインダイオード、共振インダクタンスＬ２、トラン
スＴの１次側巻線、電源Ｂの閉ループと、ＦＥＴ１２の
ボディードレインダイオード、共振インダクタンスＬ
２、共振インダクタンスＬ１、共振コンデンサＣ２の閉
ループとに、共振電流が流れる。このときに、ＦＥＴ１
２はオンする。
【００２３】つまり、このような共振形コンバータで
は、ＦＥＴ１１、１２の一方または双方がオフし、トラ
ンスＴの１次側巻線の電圧が出力電圧の１次側換算値に
達しているときに、出力側にエネルギーを供給し、それ
以外のときに、トランスＴの入力からそのトランスＴに
エネルギーが蓄えられる。
は、ＦＥＴ１１、１２の一方または双方がオフし、トラ
ンスＴの１次側巻線の電圧が出力電圧の１次側換算値に
達しているときに、出力側にエネルギーを供給し、それ
以外のときに、トランスＴの入力からそのトランスＴに
エネルギーが蓄えられる。
【００２４】図２は、上記実施例の動作説明図である。
【００２５】上記実施例において、負荷変動に応じて上
記のように位相制御を行なうが、負荷が軽くなった場合
または入力電圧が高くなった場合には、共振コンバータ
の出力電圧を第１の設定電圧Ｖｒ１（たとえば１２Ｖ）
に保つように位相差が大きくなるが、位相差が最大に達
すると位相制御が停止される。そして、さらに負荷が軽
くなりまたは入力電圧がさらに上昇すると、共振コンバ
ータの出力電圧が第２の設定電圧Ｖｒ２（たとえば１
２．５Ｖ）に到達する。共振コンバータの出力電圧が第
１の設定電圧Ｖｒ１よりも高く、第２の設定電圧Ｖｒ２
の直前である場合には、出力電圧の制御に関しては何も
行なわない。
記のように位相制御を行なうが、負荷が軽くなった場合
または入力電圧が高くなった場合には、共振コンバータ
の出力電圧を第１の設定電圧Ｖｒ１（たとえば１２Ｖ）
に保つように位相差が大きくなるが、位相差が最大に達
すると位相制御が停止される。そして、さらに負荷が軽
くなりまたは入力電圧がさらに上昇すると、共振コンバ
ータの出力電圧が第２の設定電圧Ｖｒ２（たとえば１
２．５Ｖ）に到達する。共振コンバータの出力電圧が第
１の設定電圧Ｖｒ１よりも高く、第２の設定電圧Ｖｒ２
の直前である場合には、出力電圧の制御に関しては何も
行なわない。
【００２６】そして、共振コンバータの出力電圧が第２
の設定電圧Ｖｒ２に到達すると、第２誤差増幅回路３２
が誤差信号の出力を開始する。つまり、共振コンバータ
の出力電圧と第２の設定電圧Ｖｒ２との差が大きくなる
にしたがって、誤差出力信号が大きなり、電圧／周波数
変換回路２１が出力する信号の周波数が次第に高くな
る。この結果、電圧／周波数変換回路２１が存在しなけ
れば共振コンバータの出力電圧が第２の設定電圧Ｖｒ２
よりも高くなる場合であっても、第２の設定電圧Ｖｒ２
に制御される。
の設定電圧Ｖｒ２に到達すると、第２誤差増幅回路３２
が誤差信号の出力を開始する。つまり、共振コンバータ
の出力電圧と第２の設定電圧Ｖｒ２との差が大きくなる
にしたがって、誤差出力信号が大きなり、電圧／周波数
変換回路２１が出力する信号の周波数が次第に高くな
る。この結果、電圧／周波数変換回路２１が存在しなけ
れば共振コンバータの出力電圧が第２の設定電圧Ｖｒ２
よりも高くなる場合であっても、第２の設定電圧Ｖｒ２
に制御される。
【００２７】図３は、本発明の他の実施例を示す回路図
である。
である。
【００２８】この実施例は、図１の実施例を電圧クラン
プタイプに応用したものであり、図１の実施例におい
て、共振インダクタンスＬ１、Ｌ２の代わりに、トラン
スＴ１、Ｔ２を設け、ダイオードＤ１、Ｄ２を接続した
ものであり、入力電圧とトランスＴ１、Ｔ２の巻数比と
で決まる値に、共振電圧がクランプされるものである。
つまり、トランスＴの１次側巻線とＦＥＴ１１との間に
トランスＴ１の１次側巻線を接続し、トランスＴ１の２
次側巻線と直列にダイオードＤ１を接続し、トランスＴ
１の２次側巻線に発生した電圧のうち、電源Ｂの電圧以
上の電圧を入力電源Ｂ側に返すものであり、トランスＴ
の１次側巻線とＦＥＴ１２との間にトランスＴ２の１次
側巻線を接続し、トランスＴ２の２次側巻線と直列にダ
イオードＤ２を接続し、トランスＴ２の２次側巻線に発
生した電圧のうち、電源Ｂの電圧以上の電圧を入力電源
Ｂ側に返すものである。
プタイプに応用したものであり、図１の実施例におい
て、共振インダクタンスＬ１、Ｌ２の代わりに、トラン
スＴ１、Ｔ２を設け、ダイオードＤ１、Ｄ２を接続した
ものであり、入力電圧とトランスＴ１、Ｔ２の巻数比と
で決まる値に、共振電圧がクランプされるものである。
つまり、トランスＴの１次側巻線とＦＥＴ１１との間に
トランスＴ１の１次側巻線を接続し、トランスＴ１の２
次側巻線と直列にダイオードＤ１を接続し、トランスＴ
１の２次側巻線に発生した電圧のうち、電源Ｂの電圧以
上の電圧を入力電源Ｂ側に返すものであり、トランスＴ
の１次側巻線とＦＥＴ１２との間にトランスＴ２の１次
側巻線を接続し、トランスＴ２の２次側巻線と直列にダ
イオードＤ２を接続し、トランスＴ２の２次側巻線に発
生した電圧のうち、電源Ｂの電圧以上の電圧を入力電源
Ｂ側に返すものである。
【００２９】上記実施例において、ＦＥＴ１１、１２を
使用しているが、これらの代わりに他のスイッチング素
子を使用してもよい。この場合、ＦＥＴのボディードレ
インダイオードに対応するダイオードを上記スイッチン
グ素子と並列に接続する必要がある。なお、電源Ｂとし
て、直流バッテリを使用してもよく、交流電源を整流し
たものを使用してもよい。
使用しているが、これらの代わりに他のスイッチング素
子を使用してもよい。この場合、ＦＥＴのボディードレ
インダイオードに対応するダイオードを上記スイッチン
グ素子と並列に接続する必要がある。なお、電源Ｂとし
て、直流バッテリを使用してもよく、交流電源を整流し
たものを使用してもよい。
【００３０】
【発明の効果】本発明によれば、共振形コンバータの出
力電圧が、第１の設定電圧以下であるときには位相制御
のみを行ない、その出力電圧が、第１の設定電圧よりも
高い第２の設定電圧以上であるときには、周波数制御を
行なうので、２つのＦＥＴの位相が一致した後に、入力
電圧が上昇したり負荷が軽くなった場合には、周波数制
御によって、出力電圧を設定電圧に維持することができ
るという効果を奏する。
力電圧が、第１の設定電圧以下であるときには位相制御
のみを行ない、その出力電圧が、第１の設定電圧よりも
高い第２の設定電圧以上であるときには、周波数制御を
行なうので、２つのＦＥＴの位相が一致した後に、入力
電圧が上昇したり負荷が軽くなった場合には、周波数制
御によって、出力電圧を設定電圧に維持することができ
るという効果を奏する。
【図１】本発明の一実施例を示すブロック図である。
【図２】本発明の他の実施例を示すブロック図である。
【図３】図１に示す実施例の変形例を示すブロック図で
ある。
ある。
【図４】従来例を示すブロック図である。
【図５】他の従来例を示すブロック図である。
Ｂ…電源、 ２１…電圧／周波数変換回路、 ３１…第１誤差増幅回路、 ３２…第２誤差増幅回路、 ４０…位相制御回路、 １１、１２…ＦＥＴ、 Ｃ１、Ｃ２…共振コンデンサ、 Ｌ１、Ｌ２…共振インダクタンス。
Claims (1)
- 【請求項１】 第１の共振インダクタンスを介して、ト
ランスの１次側巻線と直列に接続された第１のスイッチ
ング素子と；第２の共振インダクタンスを介して、上記
トランスの１次側巻線と直列に接続された第２のスイッ
チング素子と；共振形コンバータの出力電圧と第１の設
定電圧との誤差を検出する第１の誤差検出手段と；上記
共振形コンバータの出力電圧が、上記第１の設定電圧よ
りも高い第２の設定電圧以上であるときに、その誤差を
検出する第２の誤差検出手段と；上記第１の誤差検出手
段が検出した誤差が大きい程、上記電圧／周波数変換手
段の出力信号との位相差を大きくする信号を、上記第２
のスイッチング素子に供給し、出力電圧を安定化制御す
る位相制御手段と；上記第２の誤差検出手段が検出した
誤差が大きい程、周波数が高くなる信号を上記第１のス
イッチング素子に供給する電圧／周波数変換手段と；を
有し、上記共振コンバータの出力電圧が上記第１の設定
電圧を越えるときには、上記位相制御手段による位相を
固定し、上記共振コンバータの出力電圧が上記第２の設
定電圧以下であるときには、上記電圧／周波数変換手段
による出力周波数を固定することを特徴とする共振形コ
ンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34034391A JPH05161353A (ja) | 1991-11-29 | 1991-11-29 | 共振形コンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34034391A JPH05161353A (ja) | 1991-11-29 | 1991-11-29 | 共振形コンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05161353A true JPH05161353A (ja) | 1993-06-25 |
Family
ID=18336032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34034391A Withdrawn JPH05161353A (ja) | 1991-11-29 | 1991-11-29 | 共振形コンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05161353A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019142318A1 (ja) * | 2018-01-19 | 2019-07-25 | 新電元工業株式会社 | Ｄｃ／ｄｃコンバータの制御方法及び制御装置 |
-
1991
- 1991-11-29 JP JP34034391A patent/JPH05161353A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019142318A1 (ja) * | 2018-01-19 | 2019-07-25 | 新電元工業株式会社 | Ｄｃ／ｄｃコンバータの制御方法及び制御装置 |
| JPWO2019142318A1 (ja) * | 2018-01-19 | 2020-12-17 | 新電元工業株式会社 | Ｄｃ／ｄｃコンバータの制御方法及び制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5140510A (en) | Constant frequency power converter | |
| JP3326754B2 (ja) | 定周波共振型ｄｃ／ｄｃコンバータ | |
| US7071632B2 (en) | Discharge lamp starter | |
| US5383106A (en) | Regenerative control type switching power source device | |
| US5162982A (en) | Power converter continuously operable through boost and buck modes | |
| US4055791A (en) | Self commutated SCR power supply | |
| US4930063A (en) | Variable resonance regulator for power supply | |
| US4951186A (en) | Single-ended forward frequency converter with a transformer and a demagnetization means | |
| JPH06276078A (ja) | スイッチ回路 | |
| US5229930A (en) | Welding inverter and method for controlling a welding inverter | |
| JP3664012B2 (ja) | スイッチング電源装置 | |
| JPH05161353A (ja) | 共振形コンバータ | |
| JPH02280666A (ja) | 共振型スイッチング電源回路 | |
| JP2561201B2 (ja) | 共振型ｄｃ−ｄｃコンバータ | |
| JPH05161352A (ja) | 共振形コンバータ | |
| JP4398040B2 (ja) | 電源装置の並列接続回路 | |
| JP2732624B2 (ja) | 並列共振コンバータ | |
| JP2604302Y2 (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JPH08168240A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH07107743A (ja) | コンバータ装置 | |
| JPS5925580A (ja) | スイツチングレギユレ−タ | |
| JPH08130869A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3346443B2 (ja) | スイッチング電源装置 | |
| JP3230560B2 (ja) | 直流電源装置 | |
| JP3235245B2 (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |