JPH05160045A - プラズマｃｖｄ法及び装置 - Google Patents
プラズマｃｖｄ法及び装置Info
- Publication number
- JPH05160045A JPH05160045A JP32737091A JP32737091A JPH05160045A JP H05160045 A JPH05160045 A JP H05160045A JP 32737091 A JP32737091 A JP 32737091A JP 32737091 A JP32737091 A JP 32737091A JP H05160045 A JPH05160045 A JP H05160045A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- pulse modulation
- substrate
- film
- plasma cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 プラズマＣＶＤ法及び装置において、成膜反
応に寄与するラジカル種の生成を妨げず、しかもダスト
発生の原因となるラジカル種の発生を選択的に抑制し
て、ダストの基板上成膜部への付着、混入を抑制し、成
膜速度を向上させる。 【構成】 原料ガスをプラズマ化し、このプラズマに基
板を曝して該基板上に薄膜を形成するプラズマＣＶＤ法
及び装置において、前記原料ガスのプラズマ化を、１Ｋ
Ｈｚ以下の第１のパルス変調及び該変調より短い周期を
もつ第２のパルス変調を重畳するとともに該パルス変調
を行う高周波波形に対し高調波を重畳した高周波電力の
印加により行うことを特徴とするプラズマＣＶＤ法及び
装置。
応に寄与するラジカル種の生成を妨げず、しかもダスト
発生の原因となるラジカル種の発生を選択的に抑制し
て、ダストの基板上成膜部への付着、混入を抑制し、成
膜速度を向上させる。 【構成】 原料ガスをプラズマ化し、このプラズマに基
板を曝して該基板上に薄膜を形成するプラズマＣＶＤ法
及び装置において、前記原料ガスのプラズマ化を、１Ｋ
Ｈｚ以下の第１のパルス変調及び該変調より短い周期を
もつ第２のパルス変調を重畳するとともに該パルス変調
を行う高周波波形に対し高調波を重畳した高周波電力の
印加により行うことを特徴とするプラズマＣＶＤ法及び
装置。
Description
【産業上の利用分野】本発明は、原料ガスをプラズマ化
し、このプラズマに基板を曝して該基板上に薄膜を形成
するプラズマＣＶＤ法及び装置に関する。
し、このプラズマに基板を曝して該基板上に薄膜を形成
するプラズマＣＶＤ法及び装置に関する。
【従来の技術】プラズマＣＶＤ法及び装置はアモルファ
スシリコン（ａ−Ｓｉ）太陽電池、液晶表示装置等の各
種薄膜デバイスの形成に広く使用されている。このプラ
ズマＣＶＤでは、成膜する基板上にダストが付着するこ
とを防止するため、プラズマＣＶＤ装置の成膜室への基
板搬送系の配置や成膜室における基板の配置を、ダスト
やパーティクル（以下「ダスト」という。）の発生が少
なくなるように工夫している。また、ダスト発生を抑制
するため、成膜条件を工夫したり、成膜室への基板の設
置時や装置の運転の合間に成膜室内電極や基板搬送系等
を清掃することも行われており、これらによって例えば
液晶表示基板上の成膜ではかなりの効果があがってい
る。
スシリコン（ａ−Ｓｉ）太陽電池、液晶表示装置等の各
種薄膜デバイスの形成に広く使用されている。このプラ
ズマＣＶＤでは、成膜する基板上にダストが付着するこ
とを防止するため、プラズマＣＶＤ装置の成膜室への基
板搬送系の配置や成膜室における基板の配置を、ダスト
やパーティクル（以下「ダスト」という。）の発生が少
なくなるように工夫している。また、ダスト発生を抑制
するため、成膜条件を工夫したり、成膜室への基板の設
置時や装置の運転の合間に成膜室内電極や基板搬送系等
を清掃することも行われており、これらによって例えば
液晶表示基板上の成膜ではかなりの効果があがってい
る。
【発明が解決しようとする課題】しかしながら、プラズ
マＣＶＤにより、例えば原料ガスにＳｉＨ4 を使ってガ
ラス等の基板上に（ａ−Ｓｉ）膜を形成すると、たとえ
前述の如く、ダスト発生の少ない条件を設定しても、該
成膜中に基板にダストが付着する。これは、本発明者の
研究によると、たとえ、ダスト発生の少ない条件で成膜
しても、その成膜中に、なお、基板に近いプラズマ空間
領域にダストが蓄積されるからである。前記原料ガスＳ
ｉＨ4 を例にとると、これがプラズマ化されることによ
りＳｉＨ3 ラジカル、ＳｉＨ2 ラジカル、ＳｉＨラジカ
ルが生成されるが、（ａ−Ｓｉ）膜の形成には主として
ＳｉＨ3 ラジカルが寄与し、ＳｉＨ2 ラジカルやＳｉＨ
ラジカルといった低シラン系ラジカルはＳｉＨ4 と反応
して高次シランＳｉｘＨｙが生成され、これがダストに
なると考えられる。そこで本発明は、原料ガスをプラズ
マ化し、このプラズマに基板を曝して該基板上に薄膜を
形成するプラズマＣＶＤ法及び装置において、成膜反応
に寄与するラジカル種の生成を妨げず、しかもダスト発
生の原因となるラジカル種の発生を選択的に抑制して、
ダストの基板上成膜部への付着、混入を抑制し、成膜速
度を向上させることを目的とする。
マＣＶＤにより、例えば原料ガスにＳｉＨ4 を使ってガ
ラス等の基板上に（ａ−Ｓｉ）膜を形成すると、たとえ
前述の如く、ダスト発生の少ない条件を設定しても、該
成膜中に基板にダストが付着する。これは、本発明者の
研究によると、たとえ、ダスト発生の少ない条件で成膜
しても、その成膜中に、なお、基板に近いプラズマ空間
領域にダストが蓄積されるからである。前記原料ガスＳ
ｉＨ4 を例にとると、これがプラズマ化されることによ
りＳｉＨ3 ラジカル、ＳｉＨ2 ラジカル、ＳｉＨラジカ
ルが生成されるが、（ａ−Ｓｉ）膜の形成には主として
ＳｉＨ3 ラジカルが寄与し、ＳｉＨ2 ラジカルやＳｉＨ
ラジカルといった低シラン系ラジカルはＳｉＨ4 と反応
して高次シランＳｉｘＨｙが生成され、これがダストに
なると考えられる。そこで本発明は、原料ガスをプラズ
マ化し、このプラズマに基板を曝して該基板上に薄膜を
形成するプラズマＣＶＤ法及び装置において、成膜反応
に寄与するラジカル種の生成を妨げず、しかもダスト発
生の原因となるラジカル種の発生を選択的に抑制して、
ダストの基板上成膜部への付着、混入を抑制し、成膜速
度を向上させることを目的とする。
【課題を解決するための手段】プラズマＣＶＤの反応過
程を支配するプラズマ中には、前述のとおり多くのラジ
カルが存在し、イオンが存在する。プラズマ中における
エネルギー交換の主役は電子であり、電界により加速さ
れた電子が、イオンや中性粒子と衝突を繰り返し、多種
多様のイオン、ラジカルが生成される。従って、プラズ
マＣＶＤ法及び装置においては、イオン、ラジカルの制
御は電子（エネルギー）の制御により行うことができ、
これを制御することで、生成される各種ラジカルのう
ち、成膜反応に不必要なラジカルの発生をできるだけ抑
制し、成膜反応に必要なラジカルをできるだけ増加させ
得るプラズマ条件があると考えられる。本発明者は、先
ず、次の点に着目した。すなわち、例えば原料ガスがＳ
ｉＨ4 の場合、成膜反応に利用すべきＳｉＨ3 ラジカル
は、プラズマ発生のための高周波入力オンにより、ダス
ト発生の原因となるＳｉＨ2 ラジカルやＳｉＨラジカル
とともに増加するが、高周波入力オフ後、ＳｉＨ3 ラジ
カルは寿命が比較的長いのに対し、ＳｉＨ2 ラジカルや
ＳｉＨラジカルは寿命が短く、従って、高周波（ＲＦ）
入力にｍｓｅｃオーダのパルス変調によるオン−オフ時
間を設ければ、ＳｉＨ3 以外の、ダスト生成に関与する
各種ラジカルを選択的に消滅させ得ることに着目した。
この上で、本発明者はさらに研究を重ね、プラズマ中に
おける電子温度が各種イオン、ラジカルの生成に関係
し、プラズマ中における電子温度は生成される各種ラジ
カル密度の空間分布と電界強度、特に、電界強度の時間
変化（ｄＥ／ｄｔ）により決定され、この傾きを制御す
ることによって、実効平均電子温度の制御、換言すれば
ラジカル生成の制御が可能となること、そして前記電界
強度の時間変化の制御として高周波波形に対し高調波を
重畳し、さらにμｓｅｃオーダの変調を加えれば、図４
に示すように、平均電子温度を制御できることに着目し
た。以上のことから、前述のごとき２種類のパルス変調
を加えるとともに高調波を重畳すれば、ダスト生成に関
与する不必要で寿命の短いラジカルを選択的に抑制する
ことが可能となると同時に、良質膜形成のキーパラメー
タとなるラジカル種の生成を促進させることが可能とな
ると考えられ、本発明完成に至った。すなわち、本発明
は、前記目的を達成するため、原料ガスをプラズマ化
し、このプラズマに基板を曝して該基板上に薄膜を形成
するプラズマＣＶＤ法において、前記原料ガスのプラズ
マ化を、１ＫＨｚ以下の第１のパルス変調及び該変調よ
り短い周期をもつ第２のパルス変調を重畳するとともに
前記パルス変調を行う高周波波形に対し高調波を重畳し
た高周波電力の印加により行うことを特徴とするプラズ
マＣＶＤ法、及び原料ガスをプラズマ化し、このプラズ
マに基板を曝して該基板上に薄膜を形成するプラズマＣ
ＶＤ装置において、前記原料ガスのプラズマ化のための
高周波電力印加手段が、１ＫＨｚ以下の第１のパルス変
調及び該変調より短い周期をもつ第２のパルス変調を重
畳するとともに前記パルス変調を行う高周波波形に対し
高調波を重畳した高周波電力を印加するものであること
を特徴とするプラズマＣＶＤ装置を提供するものであ
る。高調波を重畳した二重変調の条件は、原料ガス流
量、成膜室真空度、基板温度、原料ガス種等の多くのパ
ラメーターにより、随時変化させる必要があるが、電子
温度が最適となる条件で形成した膜は、良好な物理的特
定（バンドギャップ、キャリア移動度等）を有する。一
般的には、前記第１のパルス変調は１ＫＨｚ以下の条件
とすることが考えられる。周期が１ＫＨｚより短いと、
不必要なラジカル種の減少を促進し難い。一方、必要な
ラジカル種をあまり減少させないためには例えば４００
Ｈｚ以上とすることが考えられる。また、必要なラジカ
ル種を選択的に増加させ、不必要なラジカル種の発生、
残存を選択的に抑制するうえで、前記第２のパルス変調
におけるオンタイムｔ１を０．５μｓｅｃ＜ｔ１＜１０
０μｓｅｃの範囲で、オフタイムｔ２を３μｓｅｃ＜ｔ
２＜１００μｓｅｃの範囲で選択決定することが代表的
な例として考えられる。また、重畳する高調波として
は、基の高周波周波数に対し、２倍、３倍・・・の周波
数を有するもので、高調波重畳波が、 Ａｓｉｎωｔ＋Ｂｓｉｎ２ωｔ＋Ｃｓｉｎ３ωｔ （ ０≦Ｂ／Ａ≦０．４ ０≦Ｃ／Ａ≦０．３ ）と
なるものが考えられる。
程を支配するプラズマ中には、前述のとおり多くのラジ
カルが存在し、イオンが存在する。プラズマ中における
エネルギー交換の主役は電子であり、電界により加速さ
れた電子が、イオンや中性粒子と衝突を繰り返し、多種
多様のイオン、ラジカルが生成される。従って、プラズ
マＣＶＤ法及び装置においては、イオン、ラジカルの制
御は電子（エネルギー）の制御により行うことができ、
これを制御することで、生成される各種ラジカルのう
ち、成膜反応に不必要なラジカルの発生をできるだけ抑
制し、成膜反応に必要なラジカルをできるだけ増加させ
得るプラズマ条件があると考えられる。本発明者は、先
ず、次の点に着目した。すなわち、例えば原料ガスがＳ
ｉＨ4 の場合、成膜反応に利用すべきＳｉＨ3 ラジカル
は、プラズマ発生のための高周波入力オンにより、ダス
ト発生の原因となるＳｉＨ2 ラジカルやＳｉＨラジカル
とともに増加するが、高周波入力オフ後、ＳｉＨ3 ラジ
カルは寿命が比較的長いのに対し、ＳｉＨ2 ラジカルや
ＳｉＨラジカルは寿命が短く、従って、高周波（ＲＦ）
入力にｍｓｅｃオーダのパルス変調によるオン−オフ時
間を設ければ、ＳｉＨ3 以外の、ダスト生成に関与する
各種ラジカルを選択的に消滅させ得ることに着目した。
この上で、本発明者はさらに研究を重ね、プラズマ中に
おける電子温度が各種イオン、ラジカルの生成に関係
し、プラズマ中における電子温度は生成される各種ラジ
カル密度の空間分布と電界強度、特に、電界強度の時間
変化（ｄＥ／ｄｔ）により決定され、この傾きを制御す
ることによって、実効平均電子温度の制御、換言すれば
ラジカル生成の制御が可能となること、そして前記電界
強度の時間変化の制御として高周波波形に対し高調波を
重畳し、さらにμｓｅｃオーダの変調を加えれば、図４
に示すように、平均電子温度を制御できることに着目し
た。以上のことから、前述のごとき２種類のパルス変調
を加えるとともに高調波を重畳すれば、ダスト生成に関
与する不必要で寿命の短いラジカルを選択的に抑制する
ことが可能となると同時に、良質膜形成のキーパラメー
タとなるラジカル種の生成を促進させることが可能とな
ると考えられ、本発明完成に至った。すなわち、本発明
は、前記目的を達成するため、原料ガスをプラズマ化
し、このプラズマに基板を曝して該基板上に薄膜を形成
するプラズマＣＶＤ法において、前記原料ガスのプラズ
マ化を、１ＫＨｚ以下の第１のパルス変調及び該変調よ
り短い周期をもつ第２のパルス変調を重畳するとともに
前記パルス変調を行う高周波波形に対し高調波を重畳し
た高周波電力の印加により行うことを特徴とするプラズ
マＣＶＤ法、及び原料ガスをプラズマ化し、このプラズ
マに基板を曝して該基板上に薄膜を形成するプラズマＣ
ＶＤ装置において、前記原料ガスのプラズマ化のための
高周波電力印加手段が、１ＫＨｚ以下の第１のパルス変
調及び該変調より短い周期をもつ第２のパルス変調を重
畳するとともに前記パルス変調を行う高周波波形に対し
高調波を重畳した高周波電力を印加するものであること
を特徴とするプラズマＣＶＤ装置を提供するものであ
る。高調波を重畳した二重変調の条件は、原料ガス流
量、成膜室真空度、基板温度、原料ガス種等の多くのパ
ラメーターにより、随時変化させる必要があるが、電子
温度が最適となる条件で形成した膜は、良好な物理的特
定（バンドギャップ、キャリア移動度等）を有する。一
般的には、前記第１のパルス変調は１ＫＨｚ以下の条件
とすることが考えられる。周期が１ＫＨｚより短いと、
不必要なラジカル種の減少を促進し難い。一方、必要な
ラジカル種をあまり減少させないためには例えば４００
Ｈｚ以上とすることが考えられる。また、必要なラジカ
ル種を選択的に増加させ、不必要なラジカル種の発生、
残存を選択的に抑制するうえで、前記第２のパルス変調
におけるオンタイムｔ１を０．５μｓｅｃ＜ｔ１＜１０
０μｓｅｃの範囲で、オフタイムｔ２を３μｓｅｃ＜ｔ
２＜１００μｓｅｃの範囲で選択決定することが代表的
な例として考えられる。また、重畳する高調波として
は、基の高周波周波数に対し、２倍、３倍・・・の周波
数を有するもので、高調波重畳波が、 Ａｓｉｎωｔ＋Ｂｓｉｎ２ωｔ＋Ｃｓｉｎ３ωｔ （ ０≦Ｂ／Ａ≦０．４ ０≦Ｃ／Ａ≦０．３ ）と
なるものが考えられる。
【作用】本発明のプラズマＣＶＤ法及び装置によると、
１ＫＨｚ以下の第１のパルス変調及び該変調より短い周
期をもつ第２のパルス変調を重畳するとともに該パルス
変調を行う高周波波形に対し高調波を重畳した高周波電
力が原料ガスに印加されることで、成膜反応に必要なラ
ジカル種が選択的に発生、増加する一方、成膜反応に不
必要なラジカル種の発生が抑制された状態で、基板上に
所望の薄膜が形成される。成膜中、成膜反応に不必要な
ラジカル種の発生が抑制されることでダストの発生率は
著しく低下し、且つ、成膜反応に必要なラジカル種は選
択的に発生、増加することで所望の成膜速度が得られ
る。
１ＫＨｚ以下の第１のパルス変調及び該変調より短い周
期をもつ第２のパルス変調を重畳するとともに該パルス
変調を行う高周波波形に対し高調波を重畳した高周波電
力が原料ガスに印加されることで、成膜反応に必要なラ
ジカル種が選択的に発生、増加する一方、成膜反応に不
必要なラジカル種の発生が抑制された状態で、基板上に
所望の薄膜が形成される。成膜中、成膜反応に不必要な
ラジカル種の発生が抑制されることでダストの発生率は
著しく低下し、且つ、成膜反応に必要なラジカル種は選
択的に発生、増加することで所望の成膜速度が得られ
る。
成膜速度 ：約２５ｎｍ／ｍｉｎ パーティクル密度：３０個／１００ｍｍ角（粒径０．３
μｍ以上） 光学的バンドギャップ：１．８〜１．９ｅＶ ｂ）ａ−ＳｉＮｘ成膜 ＳｉＨ4 流量 ：５０ｓｃｃｍ ＮＨ3 流量 ：１５０ｓｃｃｍ 成膜ガス圧 ：１×１０-1Ｔｏｒｒ 基板温度 ：３５０℃ 高周波出力 ：５００Ｗ 〔結果〕 成膜速度 ：約５０ｎｍ／ｍｉｎ パーティクル密度：３０個／１００ｍｍ角（粒径０．３
μｍ以上） 光学的バンドギャップ：４．８〜５．０ｅＶ なお、本発明は前記実施例に限定されるものではなく、
他にも種々の態様で実施できる。例えば、高周波電源４
は、図３に示すように構成してもよく、或いは、さらに
他の構成としてもよい。図３に示すもの４０は、高調波
発生手段と波形生成手段を含む高周波信号発生器４３か
らの第１パルス変調された高周波出力を、アナログスイ
ッチＡＳ、ＲＦパワーアンプ４４及びマッチングボック
ス４５を介して供給するように構成する一方、アナログ
スイッチＡＳを、位相同期回路４６にてパルス信号の同
期をとりつつパルス信号発生器４７にて操作することで
第２パルス変調を行うようにしたものである。
μｍ以上） 光学的バンドギャップ：１．８〜１．９ｅＶ ｂ）ａ−ＳｉＮｘ成膜 ＳｉＨ4 流量 ：５０ｓｃｃｍ ＮＨ3 流量 ：１５０ｓｃｃｍ 成膜ガス圧 ：１×１０-1Ｔｏｒｒ 基板温度 ：３５０℃ 高周波出力 ：５００Ｗ 〔結果〕 成膜速度 ：約５０ｎｍ／ｍｉｎ パーティクル密度：３０個／１００ｍｍ角（粒径０．３
μｍ以上） 光学的バンドギャップ：４．８〜５．０ｅＶ なお、本発明は前記実施例に限定されるものではなく、
他にも種々の態様で実施できる。例えば、高周波電源４
は、図３に示すように構成してもよく、或いは、さらに
他の構成としてもよい。図３に示すもの４０は、高調波
発生手段と波形生成手段を含む高周波信号発生器４３か
らの第１パルス変調された高周波出力を、アナログスイ
ッチＡＳ、ＲＦパワーアンプ４４及びマッチングボック
ス４５を介して供給するように構成する一方、アナログ
スイッチＡＳを、位相同期回路４６にてパルス信号の同
期をとりつつパルス信号発生器４７にて操作することで
第２パルス変調を行うようにしたものである。
【発明の効果】以上説明したように本発明プラズマＣＶ
Ｄ法及び装置には次のような利点がある。 成膜反応に寄与するラジカル種の生成を妨げず、し
かもダスト発生の原因となるラジカル種の発生を選択的
に抑制して、ダストの基板上成膜部への付着、混入を抑
制し、良質の膜を形成でき、また、成膜速度を向上させ
ることができる。 ガス流量や、原料ガスプラズマ化のための投入パワ
ーを増加させても、ダストの発生率の増加を引き起こさ
ないので、それだけ成膜速度を向上させることができ
る。 装置の大幅な改造を必要としないため、装置コス
ト、成膜コストが安価に抑制される。 ダストの発生が抑制されるため、装置のメインテナ
ンス性の向上が得られる。
Ｄ法及び装置には次のような利点がある。 成膜反応に寄与するラジカル種の生成を妨げず、し
かもダスト発生の原因となるラジカル種の発生を選択的
に抑制して、ダストの基板上成膜部への付着、混入を抑
制し、良質の膜を形成でき、また、成膜速度を向上させ
ることができる。 ガス流量や、原料ガスプラズマ化のための投入パワ
ーを増加させても、ダストの発生率の増加を引き起こさ
ないので、それだけ成膜速度を向上させることができ
る。 装置の大幅な改造を必要としないため、装置コス
ト、成膜コストが安価に抑制される。 ダストの発生が抑制されるため、装置のメインテナ
ンス性の向上が得られる。
【図１】本発明に係る方法の実施に使用するプラズマＣ
ＶＤ装置の一例の概略断面図である。
ＶＤ装置の一例の概略断面図である。
【図２】高周波電力のパルス変調の様子を示す図であ
る。
る。
【図３】高周波電源の他の例のブロック回路図である。
【図４】高周波入力オン後の電子温度の時間的変化を高
調波重畳の場合と、そうでない場合を比較して示すグラ
フである。
調波重畳の場合と、そうでない場合を比較して示すグラ
フである。
１ 成膜室 ２ カソード電極 ３ 接地電極 ４ 高周波電源 ４１ 高周波信号発生器 ４２ ＲＦパワーアンプ ５ ヒータ ６ 排気系 ７ 原料ガス供給装置 ８ マッチングボックス ４０ 高周波電源 ４３ 高周波信号発生器 ４４ ＲＦパワーアンプ ４５ マッチングボックス ４６ 位相同期回路 ４７ パルス信号発生器 ＡＳ アナログスイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 司 京都市右京区梅津高畝町47番地 日新電機 株式会社内
Claims (3)
- 【請求項１】 原料ガスをプラズマ化し、このプラズマ
に基板を曝して該基板上に薄膜を形成するプラズマＣＶ
Ｄ法において、前記原料ガスのプラズマ化を、１ＫＨｚ
以下の第１のパルス変調及び該変調より短い周期をもつ
第２のパルス変調を重畳するとともに前記パルス変調を
行う高周波波形に対し高調波を重畳した高周波電力の印
加により行うことを特徴とするプラズマＣＶＤ法。 - 【請求項２】 前記第２のパルス変調におけるオンタイ
ムｔ１が０．５μｓｅｃ＜ｔ１＜１００μｓｅｃの範囲
にあり、オフタイムｔ２が３μｓｅｃ＜ｔ２＜１００μ
ｓｅｃの範囲にある請求項１記載のプラズマＣＶＤ法。 - 【請求項３】 原料ガスをプラズマ化し、このプラズマ
に基板を曝して該基板上に薄膜を形成するプラズマＣＶ
Ｄ装置において、前記原料ガスのプラズマ化のための高
周波電力印加手段が、１ＫＨｚ以下の第１のパルス変調
及び該変調より短い周期をもつ第２のパルス変調を重畳
するとともに前記パルス変調を行う高周波波形に対し高
調波を重畳した高周波電力を印加するものであることを
特徴とするプラズマＣＶＤ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32737091A JPH0793272B2 (ja) | 1991-12-11 | 1991-12-11 | プラズマｃｖｄ法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32737091A JPH0793272B2 (ja) | 1991-12-11 | 1991-12-11 | プラズマｃｖｄ法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05160045A true JPH05160045A (ja) | 1993-06-25 |
| JPH0793272B2 JPH0793272B2 (ja) | 1995-10-09 |
Family
ID=18198386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32737091A Expired - Fee Related JPH0793272B2 (ja) | 1991-12-11 | 1991-12-11 | プラズマｃｖｄ法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793272B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5437895A (en) * | 1993-09-21 | 1995-08-01 | Anelva Corporation | Plasma CVD process for forming amorphous silicon thin film |
| JP2007134706A (ja) * | 1993-12-28 | 2007-05-31 | Applied Materials Inc | 薄膜トランジスタ用シングルチャンバｃｖｄプロセス |
| KR20210134781A (ko) | 2019-03-22 | 2021-11-10 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 장치 및 플라즈마 처리 방법 |
-
1991
- 1991-12-11 JP JP32737091A patent/JPH0793272B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5437895A (en) * | 1993-09-21 | 1995-08-01 | Anelva Corporation | Plasma CVD process for forming amorphous silicon thin film |
| JP2007134706A (ja) * | 1993-12-28 | 2007-05-31 | Applied Materials Inc | 薄膜トランジスタ用シングルチャンバｃｖｄプロセス |
| KR20210134781A (ko) | 2019-03-22 | 2021-11-10 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 장치 및 플라즈마 처리 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0793272B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008060429A (ja) | 基板のプラズマ処理装置及びプラズマ処理方法 | |
| JPH0551753A (ja) | プラズマｃｖｄ法及び装置 | |
| JP2764575B2 (ja) | ラジカルの制御方法 | |
| JP2646941B2 (ja) | 薄膜形成方法 | |
| JP3227949B2 (ja) | プラズマ処理方法及び装置 | |
| JP2000068227A (ja) | 表面処理方法および装置 | |
| JPH05160045A (ja) | プラズマｃｖｄ法及び装置 | |
| JPH06318552A (ja) | プラズマ処理方法及び装置 | |
| JPH05156451A (ja) | プラズマｃｖｄ法及び装置 | |
| JP3019563B2 (ja) | プラズマｃｖｄ法及び装置 | |
| JPH0794130A (ja) | ラジカルの制御方法および装置 | |
| JP3144165B2 (ja) | 薄膜生成装置 | |
| JPH05156452A (ja) | プラズマｃｖｄ法及び装置 | |
| JP3615919B2 (ja) | プラズマｃｖｄ装置 | |
| JP2748781B2 (ja) | シリコン膜の形成方法 | |
| JP2536367B2 (ja) | 酸化シリコン膜の形成方法 | |
| JPH07183236A (ja) | プラズマｃｖｄ法及び装置 | |
| JPH06291061A (ja) | アモルファスシリコン膜の形成方法 | |
| JPH0249386B2 (ja) | Purazumacvdsochi | |
| JPH06291060A (ja) | 薄膜形成方法 | |
| JP2697501B2 (ja) | 薄膜形成方法 | |
| JP2742796B2 (ja) | ａ−ｓｉｃ：Ｈ薄膜の形成方法 | |
| JPS62159419A (ja) | アモルフアス半導体薄膜生成装置 | |
| JPS6247472A (ja) | 立方晶チツ化ホウ素膜の形成方法 | |
| JPS6383271A (ja) | ダイヤモンド状炭素膜の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |