JPH05158811A - データ処理装置の障害検出方式 - Google Patents
データ処理装置の障害検出方式Info
- Publication number
- JPH05158811A JPH05158811A JP3319503A JP31950391A JPH05158811A JP H05158811 A JPH05158811 A JP H05158811A JP 3319503 A JP3319503 A JP 3319503A JP 31950391 A JP31950391 A JP 31950391A JP H05158811 A JPH05158811 A JP H05158811A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- processor
- level
- check
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/30—Hydrogen technology
- Y02E60/36—Hydrogen production from non-carbon containing sources, e.g. by water electrolysis
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/30—Hydrogen technology
- Y02E60/50—Fuel cells
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Retry When Errors Occur (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【構成】メモリ読出しチェック回路４はメモリ３のデー
タをパリティチェックし、命令実行部５はその出力を受
けソフトウェアの命令を実行する。命令実行部５の処理
レベル毎にソフトウェアビジブルレジスタ群６を有し、
エラー報告部７はメモリ読出しチェック回路４で検出さ
れたエラーをサービスプロセッサ２に報告する。メモリ
ロード回路８はメモリ３の制御ソフトウェアを初期ロー
ド制御する。サービスプロセッサ２は報告されたエラー
通知により動作し制御プロセッサ１に対しリセット信号
を発行した後ディスク１０からメモリ３に制御ソフトウ
ェアのプログラムをロードして制御プロセッサ１に再起
動を指示する。 【効果】制御プロセッサが非動作の時に事前にメモリの
エラーを検出し、通常の処理に影響を与えないで間欠的
な障害を復旧させることができる。また大幅なハードウ
ェアの削減が可能になる。
タをパリティチェックし、命令実行部５はその出力を受
けソフトウェアの命令を実行する。命令実行部５の処理
レベル毎にソフトウェアビジブルレジスタ群６を有し、
エラー報告部７はメモリ読出しチェック回路４で検出さ
れたエラーをサービスプロセッサ２に報告する。メモリ
ロード回路８はメモリ３の制御ソフトウェアを初期ロー
ド制御する。サービスプロセッサ２は報告されたエラー
通知により動作し制御プロセッサ１に対しリセット信号
を発行した後ディスク１０からメモリ３に制御ソフトウ
ェアのプログラムをロードして制御プロセッサ１に再起
動を指示する。 【効果】制御プロセッサが非動作の時に事前にメモリの
エラーを検出し、通常の処理に影響を与えないで間欠的
な障害を復旧させることができる。また大幅なハードウ
ェアの削減が可能になる。
Description
【０００１】
【産業上の利用分野】本発明はソフトウェア搭載のデー
タ処理装置の障害検出方式に関し、特にデータ処理装置
の非動作時間を利用してメモリの正常性をチェックする
パトロール方式に関する。
タ処理装置の障害検出方式に関し、特にデータ処理装置
の非動作時間を利用してメモリの正常性をチェックする
パトロール方式に関する。
【０００２】
【従来の技術】従来、この種のデータ処理装置は、メモ
リの各ワード毎にエラー訂正コードをデータと共に記憶
してメモリの読み出しに際しエラーが検出されても自動
的にエラーを訂正して動作を継続するか、エラー訂正コ
ードを持たない装置ではエラーのある箇所のプログラム
を実行したときにパリティチェック等でエラーを検出し
ていた。
リの各ワード毎にエラー訂正コードをデータと共に記憶
してメモリの読み出しに際しエラーが検出されても自動
的にエラーを訂正して動作を継続するか、エラー訂正コ
ードを持たない装置ではエラーのある箇所のプログラム
を実行したときにパリティチェック等でエラーを検出し
ていた。
【０００３】
【発明が解決しようとする課題】上述した従来のデータ
処理装置は、エラー訂正コードを備える装置では処理に
は影響を与えないという効果はあるが、このために必要
となるハードウェア量が無視できない（メモリにエラー
訂正コード分の容量増，エラー検出訂正回路が増加）と
いう欠点がある。
処理装置は、エラー訂正コードを備える装置では処理に
は影響を与えないという効果はあるが、このために必要
となるハードウェア量が無視できない（メモリにエラー
訂正コード分の容量増，エラー検出訂正回路が増加）と
いう欠点がある。
【０００４】またエラー訂正コードを持たない装置では
エラーのある箇所のプログラムを実行しようとしたとき
にエラーを検出するため実行しようとした処理は中断さ
れ、また装置の停止となるという問題点がありシステム
に影響を与えていた。
エラーのある箇所のプログラムを実行しようとしたとき
にエラーを検出するため実行しようとした処理は中断さ
れ、また装置の停止となるという問題点がありシステム
に影響を与えていた。
【０００５】
【課題を解決するための手段】本発明のデータ処理装置
の障害検出方式は、ソフトウェアプログラムを格納し読
み出しに際しパリティチェックを実施するチェック手段
を備えたメモリと、複数の処理レベルからなり各処理レ
ベルはそれぞれソフトウェアビジブルレジスタ群を有し
て前記メモリのソフトウェアプログラムを実行するプロ
セッサと、前記プロセッサのレディと同時に起動された
最低優先レベルで永久に動作し前記メモリを順次読み出
して前記メモリの正常性をチェックするメモリチェック
手段とを備えることを特徴とする。
の障害検出方式は、ソフトウェアプログラムを格納し読
み出しに際しパリティチェックを実施するチェック手段
を備えたメモリと、複数の処理レベルからなり各処理レ
ベルはそれぞれソフトウェアビジブルレジスタ群を有し
て前記メモリのソフトウェアプログラムを実行するプロ
セッサと、前記プロセッサのレディと同時に起動された
最低優先レベルで永久に動作し前記メモリを順次読み出
して前記メモリの正常性をチェックするメモリチェック
手段とを備えることを特徴とする。
【０００６】そして、前記メモリチェック手段で検出さ
れたエラーを外部に接続されたサービスプロセッサに報
告するエラー報告手段と、前記エラー報告手段からの通
知により前記プロセッサに対しリセット信号を発行する
と共に前記メモリのソフトウェアプログラムの再ロード
を前記サービスプロセッサ内のディスクから実施して前
記プロセッサの再起動を指示する障害復旧手段とを備え
てもよい。
れたエラーを外部に接続されたサービスプロセッサに報
告するエラー報告手段と、前記エラー報告手段からの通
知により前記プロセッサに対しリセット信号を発行する
と共に前記メモリのソフトウェアプログラムの再ロード
を前記サービスプロセッサ内のディスクから実施して前
記プロセッサの再起動を指示する障害復旧手段とを備え
てもよい。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明のデータ処理装置の障害検出方式の一
実施例を示すブロック図、図２は図１における動作説明
図である。
る。図１は本発明のデータ処理装置の障害検出方式の一
実施例を示すブロック図、図２は図１における動作説明
図である。
【０００８】図１において、制御プロセッサ１は制御ソ
フトウェアが格納されるメモリ３と、メモリ３から読み
出されたデータを保持しかつパリティチェックするメモ
リ読出しチェック回路４と、メモリ読出しチェック回路
４の出力を受けソフトウェアの命令を実行する命令実行
部５と、命令実行部５の処理レベル毎に有するソフトウ
ェアビジブルレジスタ群６と、メモリ読出しチェック回
路４で検出されたエラーをサービスプロセッサ２に報告
するエラー報告部７と、メモリ３の制御ソフトウェアを
初期ロードする制御を行うメモリロード回路８とを有す
る。
フトウェアが格納されるメモリ３と、メモリ３から読み
出されたデータを保持しかつパリティチェックするメモ
リ読出しチェック回路４と、メモリ読出しチェック回路
４の出力を受けソフトウェアの命令を実行する命令実行
部５と、命令実行部５の処理レベル毎に有するソフトウ
ェアビジブルレジスタ群６と、メモリ読出しチェック回
路４で検出されたエラーをサービスプロセッサ２に報告
するエラー報告部７と、メモリ３の制御ソフトウェアを
初期ロードする制御を行うメモリロード回路８とを有す
る。
【０００９】サービスプロセッサ２はエラー報告部７か
ら報告されたメモリ３のエラーの通知により動作し制御
プロセッサ１に対しリセット信号を発行する。その後、
内蔵のディスク１０からメモリ３に格納する制御ソフト
ウェアのプログラムをロードして制御プロセッサ１に再
起動を指示する。
ら報告されたメモリ３のエラーの通知により動作し制御
プロセッサ１に対しリセット信号を発行する。その後、
内蔵のディスク１０からメモリ３に格納する制御ソフト
ウェアのプログラムをロードして制御プロセッサ１に再
起動を指示する。
【００１０】次に図２を併用して本実施例の動作の詳細
について説明する。命令実行部５は処理レベルを有し
（本実施例では４つ）、図２に示すとおりレベル３はレ
ベル２に割り込まれ、レベル２はレベル１に割り込まれ
る等レベル０を最高位に処理するレベルプロセッサであ
る。各処理レベルはそれぞれソフトウェアビジブルレジ
スタ群を有しそれぞれ独立に動作する。
について説明する。命令実行部５は処理レベルを有し
（本実施例では４つ）、図２に示すとおりレベル３はレ
ベル２に割り込まれ、レベル２はレベル１に割り込まれ
る等レベル０を最高位に処理するレベルプロセッサであ
る。各処理レベルはそれぞれソフトウェアビジブルレジ
スタ群を有しそれぞれ独立に動作する。
【００１１】本実施例において通常の動作はレベル２以
上で動作するよう制御され、レベル３においてメモリチ
ェック処理部が動作する。メモリチェック処理部は制御
プロセッサ１が初期設定されプロセッサがレディになっ
た時点で初期設定処理部から起動され、プロセッサが停
止状態となるまで動作するよう制御される。メモリチェ
ック処理部はメモリ３の０番地からメモリ読出し，アド
レス更新を繰り返す。当然のことながらメモリ３の最高
位番地に到達したら０番地へ戻り同様に繰り返す。メモ
リチェック処理部でメモリ３を読み出す毎にメモリ読出
しチェック回路４にてデータの正常性がチェックされ
る。この過程でエラーを検出した場合は制御プロセッサ
１は停止する。
上で動作するよう制御され、レベル３においてメモリチ
ェック処理部が動作する。メモリチェック処理部は制御
プロセッサ１が初期設定されプロセッサがレディになっ
た時点で初期設定処理部から起動され、プロセッサが停
止状態となるまで動作するよう制御される。メモリチェ
ック処理部はメモリ３の０番地からメモリ読出し，アド
レス更新を繰り返す。当然のことながらメモリ３の最高
位番地に到達したら０番地へ戻り同様に繰り返す。メモ
リチェック処理部でメモリ３を読み出す毎にメモリ読出
しチェック回路４にてデータの正常性がチェックされ
る。この過程でエラーを検出した場合は制御プロセッサ
１は停止する。
【００１２】このようにしてメモリ読出しチェック回路
４にてエラーが検出されると、エラー報告回路７を経由
してサービスプロセッサ１へ報告され、サービスプロセ
ッサ２内の障害復旧制御部９により障害情報収集等の
後、制御プロセッサ１に対しリセット信号を発行する。
リセット信号受信により制御プロセッサ１は障害要因を
除去してソフトウェアのロードに備える。その後、障害
復旧制御部９は内蔵のディスク１０からメモリ３に初期
ロードすべきデータを読み出してメモリロード回路８を
経由してメモリ３の初期ロードを実行する。最後に制御
プロセッサ１に対し起動を指示する。
４にてエラーが検出されると、エラー報告回路７を経由
してサービスプロセッサ１へ報告され、サービスプロセ
ッサ２内の障害復旧制御部９により障害情報収集等の
後、制御プロセッサ１に対しリセット信号を発行する。
リセット信号受信により制御プロセッサ１は障害要因を
除去してソフトウェアのロードに備える。その後、障害
復旧制御部９は内蔵のディスク１０からメモリ３に初期
ロードすべきデータを読み出してメモリロード回路８を
経由してメモリ３の初期ロードを実行する。最後に制御
プロセッサ１に対し起動を指示する。
【００１３】
【発明の効果】以上説明したように本発明は、最下位レ
ベルの処理レベルにてメモリチェックプロセスを動作さ
せることにより、制御プロセッサが非動作の時に事前に
メモリのエラーを検出することが可能である。またこの
時、メモリの再ロードと再起動を行うことにより、通常
の処理に影響を与えないで間欠的な障害を復旧させるこ
とができるという効果を有する。さらにエラー訂正機能
を必要としないことにより、大幅なハードウェアの削減
が可能になる効果を有する。
ベルの処理レベルにてメモリチェックプロセスを動作さ
せることにより、制御プロセッサが非動作の時に事前に
メモリのエラーを検出することが可能である。またこの
時、メモリの再ロードと再起動を行うことにより、通常
の処理に影響を与えないで間欠的な障害を復旧させるこ
とができるという効果を有する。さらにエラー訂正機能
を必要としないことにより、大幅なハードウェアの削減
が可能になる効果を有する。
【図１】本発明のデータ処理装置の障害検出方式の一実
施例を示すブロック図である。
施例を示すブロック図である。
【図２】図１における動作を示す処理フロー図である。
１ 制御プロセッサ ２ サービスプロセッサ ３ メモリ ４ メモリ読出しチェック回路 ５ 命令実行部 ６ ソフトウェアビジブルレジスタ群 ７ エラー報告部 ８ メモリロード回路 ９ 障害復旧制御部 １０ ディスク
Claims (2)
- 【請求項１】 ソフトウェアプログラムを格納し読み出
しに際しパリティチェックを実施するチェック手段を備
えたメモリと、複数の処理レベルからなり各処理レベル
はそれぞれソフトウェアビジブルレジスタ群を有して前
記メモリのソフトウェアプログラムを実行するプロセッ
サと、前記プロセッサのレディと同時に起動された最低
優先レベルで永久に動作し前記メモリを順次読み出して
前記メモリの正常性をチェックするメモリチェック手段
とを備えることを特徴とするデータ処理装置の障害検出
方式。 - 【請求項２】 前記メモリチェック手段で検出されたエ
ラーを外部に接続されたサービスプロセッサに報告する
エラー報告手段と、前記エラー報告手段からの通知によ
り前記プロセッサに対しリセット信号を発行すると共に
前記メモリのソフトウェアプログラムの再ロードを前記
サービスプロセッサ内のディスクから実施して前記プロ
セッサの再起動を指示する障害復旧手段とを備えること
を特徴とする請求項１記載のデータ処理装置の障害検出
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3319503A JPH05158811A (ja) | 1991-12-04 | 1991-12-04 | データ処理装置の障害検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3319503A JPH05158811A (ja) | 1991-12-04 | 1991-12-04 | データ処理装置の障害検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05158811A true JPH05158811A (ja) | 1993-06-25 |
Family
ID=18110954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3319503A Withdrawn JPH05158811A (ja) | 1991-12-04 | 1991-12-04 | データ処理装置の障害検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05158811A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009187049A (ja) * | 2008-02-01 | 2009-08-20 | Fujitsu Ltd | 装置 |
| KR101478907B1 (ko) * | 2012-05-11 | 2014-12-31 | 가부시키가이샤 어드밴티스트 | 신호 처리 회로 및 이를 사용한 시험 장치 |
-
1991
- 1991-12-04 JP JP3319503A patent/JPH05158811A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009187049A (ja) * | 2008-02-01 | 2009-08-20 | Fujitsu Ltd | 装置 |
| KR101478907B1 (ko) * | 2012-05-11 | 2014-12-31 | 가부시키가이샤 어드밴티스트 | 신호 처리 회로 및 이를 사용한 시험 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6502208B1 (en) | Method and system for check stop error handling | |
| US5261084A (en) | Error judgment method | |
| JPH05158811A (ja) | データ処理装置の障害検出方式 | |
| JPH03132143A (ja) | 交換機システムにおける非常再開処理方式 | |
| JP4689792B2 (ja) | Ｐｒｏｍ切替制御システム | |
| JPH1115661A (ja) | Ｃｐｕの自己診断方法 | |
| JP2606431B2 (ja) | 制御メモリの障害回復方式 | |
| JP3173461B2 (ja) | メモリパトロール機能の擬正常試験回路および擬正常試験方法 | |
| JP2924732B2 (ja) | 情報処理装置の自己診断方法 | |
| JPH0368035A (ja) | 情報処理装置 | |
| JP2849780B2 (ja) | 計算機システム | |
| JP3042034B2 (ja) | 障害処理方式 | |
| JP2001350643A (ja) | マイクロコンピュータの制御方法及び異常監視装置 | |
| JPH06282451A (ja) | マイクロプロセッサを備えた装置のシステムダウン復旧方法 | |
| JPH05204770A (ja) | メモリエラーリカバリ方法 | |
| JPH06103098A (ja) | 情報処理装置 | |
| JPH05210597A (ja) | 記憶装置のパトロール回路 | |
| JPH07306811A (ja) | メモリ故障診断方法 | |
| JPH0365743A (ja) | 主記憶装置の故障発見方法 | |
| JPH04277847A (ja) | メモリ装置 | |
| JPH07248929A (ja) | 上位装置及びこれを用いた再立上げシステム | |
| JP2002215471A (ja) | メモリポート、記憶装置、情報処理システム | |
| JPH04184636A (ja) | ボードの初期診断方式 | |
| JPH03191451A (ja) | エラー訂正方式 | |
| JPH011041A (ja) | 障害早期検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990311 |