JPH05153125A - ブリツジ装置 - Google Patents
ブリツジ装置Info
- Publication number
- JPH05153125A JPH05153125A JP3315788A JP31578891A JPH05153125A JP H05153125 A JPH05153125 A JP H05153125A JP 3315788 A JP3315788 A JP 3315788A JP 31578891 A JP31578891 A JP 31578891A JP H05153125 A JPH05153125 A JP H05153125A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- memory
- circuit
- address
- cam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】複数の通信網間にまたがるパケット中継処理
を、少ないハードウエア規模で中継性能の向上を可能に
するブリッジ装置の提供することを目的とする。 【構成】通信制御を行う複数の通信制御部毎に、ＣＡＭ
メモリ２３ａ、ｂ、ｃと受信アドレス一致判定回路２２
ａ、ｂ、ｃとを設け、ある通信制御部のＭＡＣアクセス
回路が伝送路上にパケットを検出すると、前記パケット
の宛先アドレスが前記通信制御部上のＣＡＭメモリに登
録されているか否かの検索し、登録されていない場合、
該当パケットの受信と中継処理と送信元アドレスのＣＡ
Ｍメモリへの登録を行い、登録されている場合、前記パ
ケットを受信せず、中継する必要のないパケットに対す
るＭＰＵの処理時間を短縮し、実効中継性能の向上を計
ることができる。
を、少ないハードウエア規模で中継性能の向上を可能に
するブリッジ装置の提供することを目的とする。 【構成】通信制御を行う複数の通信制御部毎に、ＣＡＭ
メモリ２３ａ、ｂ、ｃと受信アドレス一致判定回路２２
ａ、ｂ、ｃとを設け、ある通信制御部のＭＡＣアクセス
回路が伝送路上にパケットを検出すると、前記パケット
の宛先アドレスが前記通信制御部上のＣＡＭメモリに登
録されているか否かの検索し、登録されていない場合、
該当パケットの受信と中継処理と送信元アドレスのＣＡ
Ｍメモリへの登録を行い、登録されている場合、前記パ
ケットを受信せず、中継する必要のないパケットに対す
るＭＰＵの処理時間を短縮し、実効中継性能の向上を計
ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、複数の通信網間にまた
がるパケット中継の高速化に関するものである。
がるパケット中継の高速化に関するものである。
【０００２】
【従来の技術】図４は従来のブリッジ装置の構成例を示
す。ブリッジ装置１００は、中継制御部１０２と複数の
通信制御部１０３ａ、ｂ、ｃから構成され、各通信制御
部１０３ａ、ｂ、ｃはそれぞれの伝送路２５ａ、ｂ、ｃ
に接続され、各伝送路２５ａ、ｂ、ｃに接続された端末
３０、３１、３２、４０、４１、５０、５１、５２と通
信ができる。
す。ブリッジ装置１００は、中継制御部１０２と複数の
通信制御部１０３ａ、ｂ、ｃから構成され、各通信制御
部１０３ａ、ｂ、ｃはそれぞれの伝送路２５ａ、ｂ、ｃ
に接続され、各伝送路２５ａ、ｂ、ｃに接続された端末
３０、３１、３２、４０、４１、５０、５１、５２と通
信ができる。
【０００３】通信制御部１０３ａ、ｂ、ｃは、ＭＡＣア
クセス回路２０ａ、ｂ、ｃと伝送回路２１ａ、ｂ、ｃと
バス調停回路２４ａ、ｂ、ｃから構成され、中継制御部
１０２はＭＰＵ１０と共有メモリ１１とバス調停回路１
２とＣＡＭメモリ１１０から構成され、両者は共通バス
４で接続される。
クセス回路２０ａ、ｂ、ｃと伝送回路２１ａ、ｂ、ｃと
バス調停回路２４ａ、ｂ、ｃから構成され、中継制御部
１０２はＭＰＵ１０と共有メモリ１１とバス調停回路１
２とＣＡＭメモリ１１０から構成され、両者は共通バス
４で接続される。
【０００４】このようなブリッジ装置でパケットの中継
がどのように行われるかを、端末３０から端末５０への
通信を例に説明する。また処理内容を図５に示す。
がどのように行われるかを、端末３０から端末５０への
通信を例に説明する。また処理内容を図５に示す。
【０００５】端末３０がパケットを送信すると。伝送回
路２１ａは伝送路２５ａ上の信号をＭＡＣアクセス回路
２０ａに伝える。ＭＡＣアクセス回路２０ａはＣＳＭＡ
／ＣＤやトークンリングなどの定められた手順に従い、
バス調停回路２４ａを制御しながら共通バス４を経由し
て共有メモリ１１に受信した信号を順次格納していき、
パケットすべての受信完了によりＭＰＵ１０に受信通知
を発生する。ここで、ＭＡＣアクセス回路２０ａは、ど
のパケットをどこに中継すべきかわからないので、宛先
アドレスに関わらず全てのパケットを受信しなければな
らない。
路２１ａは伝送路２５ａ上の信号をＭＡＣアクセス回路
２０ａに伝える。ＭＡＣアクセス回路２０ａはＣＳＭＡ
／ＣＤやトークンリングなどの定められた手順に従い、
バス調停回路２４ａを制御しながら共通バス４を経由し
て共有メモリ１１に受信した信号を順次格納していき、
パケットすべての受信完了によりＭＰＵ１０に受信通知
を発生する。ここで、ＭＡＣアクセス回路２０ａは、ど
のパケットをどこに中継すべきかわからないので、宛先
アドレスに関わらず全てのパケットを受信しなければな
らない。
【０００６】受信通知を受けたＭＰＵ１０は、まず、受
信パケットの送信元アドレスとあらかじめ通信制御部１
０３ａに割り付けられたポート番号ａをＣＡＭメモリ１
１０に登録する。この後、受信パケットの宛先アドレス
がＣＡＭメモリに登録されているかを検索し、受信パケ
ットをどこに中継すべきか決定する。図６は、ＣＡＭメ
モリ１１０のエントリ構成を示すもので、各エントリ１
３０は、端末のＭＡＣアドレスと端末が接続されている
伝送路に接続されているポート番号から構成されてい
る。ブリッジ装置１０１が起動された時点では全てのＣ
ＡＭメモリは空きエントリになっているので、検索の結
果は未登録となり、受信したポートを除く全てのポート
に送信する。
信パケットの送信元アドレスとあらかじめ通信制御部１
０３ａに割り付けられたポート番号ａをＣＡＭメモリ１
１０に登録する。この後、受信パケットの宛先アドレス
がＣＡＭメモリに登録されているかを検索し、受信パケ
ットをどこに中継すべきか決定する。図６は、ＣＡＭメ
モリ１１０のエントリ構成を示すもので、各エントリ１
３０は、端末のＭＡＣアドレスと端末が接続されている
伝送路に接続されているポート番号から構成されてい
る。ブリッジ装置１０１が起動された時点では全てのＣ
ＡＭメモリは空きエントリになっているので、検索の結
果は未登録となり、受信したポートを除く全てのポート
に送信する。
【０００７】次に端末５０からパケットを受信した場
合、通信制御部１０３ｃが先と同様の手順で共有メモリ
１１にパケットを格納し、ＭＰＵ１０にパケット受信通
知を発生する。
合、通信制御部１０３ｃが先と同様の手順で共有メモリ
１１にパケットを格納し、ＭＰＵ１０にパケット受信通
知を発生する。
【０００８】受信通知を受けたＭＰＵ１０は、先と同様
に、受信パケットの送信元アドレスとあらかじめ通信制
御部１０３ｃに割り付けられたポート番号ｃをＣＡＭメ
モリ１１０に登録する。この後、受信パケットの宛先ア
ドレスがＣＡＭメモリ１１０に登録されているかを検索
し、受信パケットをどこに中継すべきか決定する。この
時点で、ブリッジ装置は端末３０からのパケットを一度
受信しているので、検索の結果は登録済みかつポート番
号≠受信ポート番号となり、通信制御部１０３ａに送信
する。
に、受信パケットの送信元アドレスとあらかじめ通信制
御部１０３ｃに割り付けられたポート番号ｃをＣＡＭメ
モリ１１０に登録する。この後、受信パケットの宛先ア
ドレスがＣＡＭメモリ１１０に登録されているかを検索
し、受信パケットをどこに中継すべきか決定する。この
時点で、ブリッジ装置は端末３０からのパケットを一度
受信しているので、検索の結果は登録済みかつポート番
号≠受信ポート番号となり、通信制御部１０３ａに送信
する。
【０００９】このように全ての端末が少なくともとも１
度パケットを送信すると、図６のようなエントリが完成
する。
度パケットを送信すると、図６のようなエントリが完成
する。
【００１０】この時点で、端末４０と端末４１との通信
を考えると。同様に、ＭＰＵ１０は通信制御部１０３ｂ
から受信通知を受け、受信パケットの送信元アドレスと
受信したポート番号ｂをＣＡＭメモリ１１０に登録す
る。検索の結果は登録済みかつポート番号＝受信ポート
番号となりパケットは廃棄されどのポートにも送信され
ない。
を考えると。同様に、ＭＰＵ１０は通信制御部１０３ｂ
から受信通知を受け、受信パケットの送信元アドレスと
受信したポート番号ｂをＣＡＭメモリ１１０に登録す
る。検索の結果は登録済みかつポート番号＝受信ポート
番号となりパケットは廃棄されどのポートにも送信され
ない。
【００１１】このようにして、各伝送路に接続された端
末間の中継を行うことが出来る。
末間の中継を行うことが出来る。
【００１２】
【発明が解決しようとする課題】しかしながら上記の構
成におけるブリッジ装置では、全てのパケットを通信制
御部が受信した後、中継制御部が宛先を判定するので、
同一伝送路内の通信のように、パケットを中継する必要
がない場合においても、ＭＰＵの負荷となる。
成におけるブリッジ装置では、全てのパケットを通信制
御部が受信した後、中継制御部が宛先を判定するので、
同一伝送路内の通信のように、パケットを中継する必要
がない場合においても、ＭＰＵの負荷となる。
【００１３】例えば、各伝送路において、通信が閉じて
いる割合いをｐ、別伝送路に出て行く割合いを（１ー
ｐ）とし、それぞれにＭＰＵが要する処理時間をｔｄ、
ｔｒとすると、単位時間当りの中継処理パケット数は １／（（ｐ＊ｔｄ ＋ （１ーｐ）＊ｔｒ）） となる。この装置の場合、図５に示す処理内容から、ｔ
ｄ ＝ ０．５＊ｔｒであり、ｐ＝０．８とすると実効
中継能力は１／（０．６＊ｔｒ）となる。これは、同一
条件で、ｔｄ＝０とした場合の値１／（０．２＊ｔｒ）
の１／３の処理能力になってしまう。
いる割合いをｐ、別伝送路に出て行く割合いを（１ー
ｐ）とし、それぞれにＭＰＵが要する処理時間をｔｄ、
ｔｒとすると、単位時間当りの中継処理パケット数は １／（（ｐ＊ｔｄ ＋ （１ーｐ）＊ｔｒ）） となる。この装置の場合、図５に示す処理内容から、ｔ
ｄ ＝ ０．５＊ｔｒであり、ｐ＝０．８とすると実効
中継能力は１／（０．６＊ｔｒ）となる。これは、同一
条件で、ｔｄ＝０とした場合の値１／（０．２＊ｔｒ）
の１／３の処理能力になってしまう。
【００１４】本発明は、上記従来の問題点を解決するも
ので、少ないハードウエア規模で中継性能の向上を可能
にするブリッジ装置の提供することを目的とする。
ので、少ないハードウエア規模で中継性能の向上を可能
にするブリッジ装置の提供することを目的とする。
【００１５】
【課題を解決するための手段】この目的を達成するため
に本発明のブリッジ装置は、通信網への通信制御を行う
複数の通信制御部毎に、ＣＡＭメモリと受信アドレス一
致判定回路とを設けるものである。
に本発明のブリッジ装置は、通信網への通信制御を行う
複数の通信制御部毎に、ＣＡＭメモリと受信アドレス一
致判定回路とを設けるものである。
【００１６】
【作用】この構成によって、本ブリッジ装置のある通信
制御部のＭＡＣアクセス回路が伝送路上にパケットを検
出すると、前記パケットの宛先アドレスが前記通信制御
部上のＣＡＭメモリに登録されているか否かの検索を
し、登録されていない場合、前記パケットの共有メモリ
への受信と中継制御部への通知と受信した前記パケット
の送信元アドレスを前記通信制御部上のＣＡＭメモリの
登録を行い、登録されている場合、前記パケットを受信
しないようにし、中継する必要のないパケットに対する
ＭＰＵの処理時間を短縮し、実効中継性能の向上を図る
ことができる。
制御部のＭＡＣアクセス回路が伝送路上にパケットを検
出すると、前記パケットの宛先アドレスが前記通信制御
部上のＣＡＭメモリに登録されているか否かの検索を
し、登録されていない場合、前記パケットの共有メモリ
への受信と中継制御部への通知と受信した前記パケット
の送信元アドレスを前記通信制御部上のＣＡＭメモリの
登録を行い、登録されている場合、前記パケットを受信
しないようにし、中継する必要のないパケットに対する
ＭＰＵの処理時間を短縮し、実効中継性能の向上を図る
ことができる。
【００１７】
【実施例】図１は、本発明の一実施例におけるブリッジ
装置のブロック図を示す。なお、従来例と同一構成要素
については同一番号を付し説明を省略する。
装置のブロック図を示す。なお、従来例と同一構成要素
については同一番号を付し説明を省略する。
【００１８】ブリッジ装置１は、中継制御部２と複数の
通信制御部３ａ、ｂ、ｃから構成され、各通信制御部３
ａ、ｂ、ｃはそれぞれの伝送路２５ａ、ｂ、ｃに接続さ
れ、各伝送路２５ａ、ｂ、ｃに接続された端末３０、３
１、３２、４０、４１、５０、５１、５２と通信ができ
る。
通信制御部３ａ、ｂ、ｃから構成され、各通信制御部３
ａ、ｂ、ｃはそれぞれの伝送路２５ａ、ｂ、ｃに接続さ
れ、各伝送路２５ａ、ｂ、ｃに接続された端末３０、３
１、３２、４０、４１、５０、５１、５２と通信ができ
る。
【００１９】通信制御部３ａ、ｂ、ｃは、ＭＡＣアクセ
ス回路２０ａ、ｂ、ｃと伝送回路２１ａ、ｂ、ｃと受信
アドレス一致判定回路２２ａ、ｂ、ｃとＣＡＭメモリ２
３ａ、ｂ、ｃとバス調停回路２４ａ、ｂ、ｃから構成さ
れ、中継制御部２はＭＰＵ１０と共有メモリ１１とバス
調停回路１２から構成され、両者は共通バス４で接続さ
れる。
ス回路２０ａ、ｂ、ｃと伝送回路２１ａ、ｂ、ｃと受信
アドレス一致判定回路２２ａ、ｂ、ｃとＣＡＭメモリ２
３ａ、ｂ、ｃとバス調停回路２４ａ、ｂ、ｃから構成さ
れ、中継制御部２はＭＰＵ１０と共有メモリ１１とバス
調停回路１２から構成され、両者は共通バス４で接続さ
れる。
【００２０】このようなブリッジ装置でパケットの中継
がどのように行われるかを、端末３０から端末５０への
通信を例に説明する。また処理内容を図２に示す。
がどのように行われるかを、端末３０から端末５０への
通信を例に説明する。また処理内容を図２に示す。
【００２１】端末３０がパケットを送信すると。伝送回
路２１ａは伝送路２５ａ上の信号をＭＡＣアクセス回路
２０ａに伝える。ＭＡＣアクセス回路２０ａはＣＳＭＡ
／ＣＤやトークンリングなどの定められた手順に従い、
バス調停回路２４ａを制御しながら共通バス４を経由し
て共有メモリ１１に受信した信号を順次格納していく、
この途中で、ＭＡＣアクセス回路２０ａは、受信アドレ
ス一致判定回路２２ａを通してＣＡＭメモリ２３ａに受
信中パケットの宛先アドレスを検索する。図３は、ＣＡ
Ｍメモリ２３ａ、ｂ、ｃのエントリ構成を示すもので、
各エントリ７０ａ、ｂ、ｃは、端末のＭＡＣアドレスか
ら構成されている。ブリッジ装置が起動された時点では
全てのＣＡＭメモリは空きエントリになっているので、
検索の結果はアドレス不一致となり、共有メモリ１１に
パケットを格納し、ＭＰＵ１０に受信通知を発生する。
路２１ａは伝送路２５ａ上の信号をＭＡＣアクセス回路
２０ａに伝える。ＭＡＣアクセス回路２０ａはＣＳＭＡ
／ＣＤやトークンリングなどの定められた手順に従い、
バス調停回路２４ａを制御しながら共通バス４を経由し
て共有メモリ１１に受信した信号を順次格納していく、
この途中で、ＭＡＣアクセス回路２０ａは、受信アドレ
ス一致判定回路２２ａを通してＣＡＭメモリ２３ａに受
信中パケットの宛先アドレスを検索する。図３は、ＣＡ
Ｍメモリ２３ａ、ｂ、ｃのエントリ構成を示すもので、
各エントリ７０ａ、ｂ、ｃは、端末のＭＡＣアドレスか
ら構成されている。ブリッジ装置が起動された時点では
全てのＣＡＭメモリは空きエントリになっているので、
検索の結果はアドレス不一致となり、共有メモリ１１に
パケットを格納し、ＭＰＵ１０に受信通知を発生する。
【００２２】受信通知を受けたＭＰＵ１０は、まず、受
信パケットの送信元アドレスを受信側のＣＡＭメモリ２
３ａに登録する。この後、受信パケットの宛先アドレス
が登録状況を残りのＣＡＭメモリ２３ｂ，２３ｃに問い
合わせる。ブリッジ装置が起動された時点では全てのＣ
ＡＭメモリは空きエントリになっているので、検索の結
果は未登録となり、受信したポートを除く全てのポート
に送信することになる。
信パケットの送信元アドレスを受信側のＣＡＭメモリ２
３ａに登録する。この後、受信パケットの宛先アドレス
が登録状況を残りのＣＡＭメモリ２３ｂ，２３ｃに問い
合わせる。ブリッジ装置が起動された時点では全てのＣ
ＡＭメモリは空きエントリになっているので、検索の結
果は未登録となり、受信したポートを除く全てのポート
に送信することになる。
【００２３】次に端末５０からパケットを受信した場
合、通信制御部３ｃが先と同様の手順で共有メモリ１１
にパケットを格納し、ＭＰＵ１０にパケット受信通知を
発生する。
合、通信制御部３ｃが先と同様の手順で共有メモリ１１
にパケットを格納し、ＭＰＵ１０にパケット受信通知を
発生する。
【００２４】受信通知を受けたＭＰＵ１０は、先と同様
に、受信パケットの送信元アドレスをＣＡＭメモリ２３
ｃに登録する。この後、受信パケットの宛先アドレスが
残りのＣＡＭメモリ２３ａ，ｂに登録されているかを検
索し、受信パケットをどこに中継すべきか決定する。こ
の時点で、ブリッジ装置は端末３０からのパケットを一
度受信しているので、ＣＡＭメモリ２３ａに対する検索
結果は登録済みとなり、登録されているＣＡＭメモリ２
３ａを有する通信制御部３ａに送信する。
に、受信パケットの送信元アドレスをＣＡＭメモリ２３
ｃに登録する。この後、受信パケットの宛先アドレスが
残りのＣＡＭメモリ２３ａ，ｂに登録されているかを検
索し、受信パケットをどこに中継すべきか決定する。こ
の時点で、ブリッジ装置は端末３０からのパケットを一
度受信しているので、ＣＡＭメモリ２３ａに対する検索
結果は登録済みとなり、登録されているＣＡＭメモリ２
３ａを有する通信制御部３ａに送信する。
【００２５】このように全ての端末が少なくともとも１
度パケットを送信すると、図３のようなエントリが完成
する。
度パケットを送信すると、図３のようなエントリが完成
する。
【００２６】この時点で、端末４０と端末４１との通信
を考えると。ＭＡＣアクセス回路２０ｂは、受信アドレ
ス一致判定回路２２ｂを通してＣＡＭメモリ２３ｂに受
信中パケットの宛先アドレスを検索する。ＣＡＭメモリ
２３ｂは図３のエントリ７０ｂを持つから、宛先アドレ
スが一致し、パケット受信処理を停止する。
を考えると。ＭＡＣアクセス回路２０ｂは、受信アドレ
ス一致判定回路２２ｂを通してＣＡＭメモリ２３ｂに受
信中パケットの宛先アドレスを検索する。ＣＡＭメモリ
２３ｂは図３のエントリ７０ｂを持つから、宛先アドレ
スが一致し、パケット受信処理を停止する。
【００２７】このようにして、同一伝送路内の端末間の
通信に際して余分なＭＰＵ処理をすることなく中継処理
を実現できる。ハードウエア規模に関しては、各ＣＡＭ
メモリ２３ａ、ｂ、ｃ容量は、従来例のＣＡＭメモリ１
１０の容量に比べて宛先ポート分を削減でき、また、Ｍ
ＡＣアクセス回路からのＣＡＭメモリアクセス制御を行
う受信アドレス一致判定回路を追加するだけで十分であ
り、大した追加とはならない。
通信に際して余分なＭＰＵ処理をすることなく中継処理
を実現できる。ハードウエア規模に関しては、各ＣＡＭ
メモリ２３ａ、ｂ、ｃ容量は、従来例のＣＡＭメモリ１
１０の容量に比べて宛先ポート分を削減でき、また、Ｍ
ＡＣアクセス回路からのＣＡＭメモリアクセス制御を行
う受信アドレス一致判定回路を追加するだけで十分であ
り、大した追加とはならない。
【００２８】また、特に通信制御部が２つしかない場合
には、図３の処理において宛先ポートの判定処理６６が
不要となり極めて高速に中継処理をすることができる。
には、図３の処理において宛先ポートの判定処理６６が
不要となり極めて高速に中継処理をすることができる。
【００２９】
【発明の効果】以上のように本発明は、複数の通信制御
部毎に、ＣＡＭメモリと受信アドレス一致判定回路とを
設けることにより、少ないＣＡＭメモリ容量で、中継す
る必要のないパケットに対するＭＰＵの処理時間を短縮
し、実効中継性能の向上を計ることができる。
部毎に、ＣＡＭメモリと受信アドレス一致判定回路とを
設けることにより、少ないＣＡＭメモリ容量で、中継す
る必要のないパケットに対するＭＰＵの処理時間を短縮
し、実効中継性能の向上を計ることができる。
【図１】本発明のブリッジ装置の一実施例を示すブロッ
ク図
ク図
【図２】本発明のブリッジ装置の一実施例における中継
処理を示す図
処理を示す図
【図３】本発明のブリッジ装置の一実施例におけるＣＡ
Ｍエントリ構造を示す図
Ｍエントリ構造を示す図
【図４】従来のブリッジ装置の構成例を示すブロック図
【図５】従来のブリッジ装置における中継処理を示す図
【図６】従来のブリッジ装置におけるＣＡＭエントリ構
造を示す図
造を示す図
１ ブリッジ装置 ２ 中継制御部 ３ａ、ｂ、ｃ 通信制御部 ４ 共通バス １０ ＭＰＵ １１ 共有メモリ １２ バス調停回路 ２０ａ、ｂ、ｃ ＭＡＣアクセス回路 ２１ａ、ｂ、ｃ 伝送回路 ２２ａ、ｂ、ｃ 受信アドレス一致判定回路 ２３ａ、ｂ、ｃ ＣＡＭメモリ ２４ａ、ｂ、ｃ バス調停回路 ２５ａ、ｂ、ｃ 伝送路 ３０、３１、３２、４０、４１、５０、５１、５２
端末 ７０ａ、ｂ、ｃ ＣＡＭエントリ １１０ ＣＡＭメモリ １３０ ＣＡＭエントリ
端末 ７０ａ、ｂ、ｃ ＣＡＭエントリ １１０ ＣＡＭメモリ １３０ ＣＡＭエントリ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8529−5Ｋ Ｈ０４Ｌ 11/20 １０２ Ｚ
Claims (1)
- 【請求項１】 ＭＡＣアクセス回路と伝送回路とＣＡＭ
メモリと受信アドレス一致判定回路とバス調停回路から
なる複数の通信制御部と、ＭＰＵと共有メモリとバス調
停回路からなる中継制御部とを備え、 ある通信制御部のＭＡＣアクセス回路が伝送路上にパケ
ットを検出すると、前記受信アドレス一致判定回路によ
りパケットの宛先アドレスが前記通信制御部上のＣＡＭ
メモリに登録されているか否かの検索をし、 登録されていない場合、前記パケットの共有メモリへの
受信と前記中継制御部への通知を行い、前記中継制御部
は受信した前記パケットの送信元アドレスを前記通信制
御部上のＣＡＭメモリに登録し、 登録されている場合、前記パケットを受信しないことを
特徴とするブリッジ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3315788A JPH05153125A (ja) | 1991-11-29 | 1991-11-29 | ブリツジ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3315788A JPH05153125A (ja) | 1991-11-29 | 1991-11-29 | ブリツジ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05153125A true JPH05153125A (ja) | 1993-06-18 |
Family
ID=18069570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3315788A Pending JPH05153125A (ja) | 1991-11-29 | 1991-11-29 | ブリツジ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05153125A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100529866B1 (ko) * | 2001-08-07 | 2005-11-22 | 가부시키가이샤후지쿠라 | Ｍａｃ 브리지의 주소 관리 방법 및 ｍａｃ 브리지 |
-
1991
- 1991-11-29 JP JP3315788A patent/JPH05153125A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100529866B1 (ko) * | 2001-08-07 | 2005-11-22 | 가부시키가이샤후지쿠라 | Ｍａｃ 브리지의 주소 관리 방법 및 ｍａｃ 브리지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4561090A (en) | Integrated self-checking packet switch node | |
| US5343471A (en) | Address filter for a transparent bridge interconnecting local area networks | |
| CN109698788B (zh) | 流量转发方法、装置及计算机可读介质 | |
| EP0169208B1 (en) | Self-routing packet switching network | |
| US5764634A (en) | Lan switch with zero latency | |
| JPH10178442A (ja) | ネットワーク中継器 | |
| EP0282197A2 (en) | A digital telephone switching system having a message switch with address translation | |
| US6256307B1 (en) | Local area network receive filter | |
| US20050044252A1 (en) | Packet classifier | |
| JPH0630025A (ja) | 非同期時分割交換方式 | |
| US6442168B1 (en) | High speed bus structure in a multi-port bridge for a local area network | |
| JPH09162922A (ja) | ネットワーク間接続装置 | |
| JP2961531B2 (ja) | イーサネットコントローラのアドレス検出装置及び検出方法 | |
| WO1996038792A1 (en) | Monitoring and control of data flow in a computer network device | |
| JPH04273735A (ja) | ローカルエリアネットワークブリッジ装置 | |
| US6256313B1 (en) | Triplet architecture in a multi-port bridge for a local area network | |
| JPH05153125A (ja) | ブリツジ装置 | |
| JP3179123B2 (ja) | デジタルデ−タパケットスイッチングモジュール | |
| JP3315033B2 (ja) | ネットワークフレーム中継器 | |
| JP3132575B2 (ja) | パケット交換装置およびパケット交換方法 | |
| JPS59200595A (ja) | 分散制御式電子交換機の競合防止方式 | |
| JP3278831B2 (ja) | パケット処理装置 | |
| JPH10145411A (ja) | スイッチングハブ | |
| JPS59117846A (ja) | デ−タ通信装置 | |
| JPH09233110A (ja) | 仮想ｌａｎ機能付きマルチポートブリッジ |