JPH05152614A - 温度を一定にした半導体集積回路装置及びそのパツケージ - Google Patents

温度を一定にした半導体集積回路装置及びそのパツケージ

Info

Publication number
JPH05152614A
JPH05152614A JP3339659A JP33965991A JPH05152614A JP H05152614 A JPH05152614 A JP H05152614A JP 3339659 A JP3339659 A JP 3339659A JP 33965991 A JP33965991 A JP 33965991A JP H05152614 A JPH05152614 A JP H05152614A
Authority
JP
Japan
Prior art keywords
junction
package
temperature
peltier effect
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3339659A
Other languages
English (en)
Inventor
Katsuhiko Aisu
克彦 愛須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP3339659A priority Critical patent/JPH05152614A/ja
Publication of JPH05152614A publication Critical patent/JPH05152614A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 ヒートシンクを用いず、しかもＩＣの温度を
一定温度に保つ。 【構成】 シリコン基板２の表面にはＰ型拡散領域６が
形成され、その拡散領域６の表面上に金属層８が形成さ
れてペルチェ効果を示す接合Ｊが形成されている。イン
ナーリード１０ａと１０ｂはペルチェ効果を示す接合Ｊ
に電流を流すためのリードとして利用され、金属層８と
インナーリード１０ａとの間がワイヤ１２ａで接続さ
れ、Ｐ型領域６とインナーリード１０ｂとの間はワイヤ
１２ｂで接続されている。各リード１０，１０ａ，１０
ｂはパッケージの外部の端子につながり、プリント配線
基板などに搭載される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置と、
それを種々の様式で封止したパッケージに関するもので
ある。
【０００２】
【従来の技術】半導体集積回路装置（以下ＩＣという）
の集積度の向上によってＩＣ内部に含まれる回路規模が
増大し、それによって消費電力が増大する。また、ＩＣ
の素子の高速化に伴って消費電力も増大する傾向があ
る。消費電力の増大はＩＣの発熱量の増大につながり、
ＩＣの発熱は特性の劣化や誤動作の原因となり、ＩＣに
とっては不利な条件になることが多い。ＩＣの集積度が
高くなり、素子が高速化され、またパッケージの実装密
度が高くなると、ＩＣチップからの放熱が大きな問題と
なる。ＩＣパッケージでは放熱のためにヒートシングが
設けられている。ヒートシンクは熱伝導率の良い材料で
表面積が大きくなるように形成された放熱フィンであ
り、パッケージにヒートシンクを付けることによりパッ
ケージの熱を外気へ逃す役目を果たしている。
【０００３】
【発明が解決しようとする課題】ＩＣの発熱を防ぐ対策
としてのヒートシンクは、ＩＣの温度を一定に保つもの
ではなく、あくまで高温にならないようにするためのも
のである。一般に、ＩＣの特性は温度変化によって大き
く変化するので、ＩＣの回路を設計する場合、温度変化
による特性の変化を考慮に入れて設計しなければならな
いので、設計が煩雑になる。もし、ＩＣを一定温度に保
つことができれば特性の最も優れた状態で使用すること
ができるし、回路設計も容易になる。ヒートシンクはＩ
Ｃが高温になることを防ぐことはできるが、一定温度に
保つことは難しい。強いて一定にしようとすれば、大量
の一定温度の空気をファンで送るというような手段が必
要になり、実用的でなくなる。
【０００４】また、プリント配線基板に複数のＩＣパッ
ケージが搭載されている場合に、ＩＣによって最適温度
が異なっている場合でも、各ＩＣの温度を個別に設定す
ることはできない。ヒートシンクはまた表面積を大きく
する必要があるところから通常大きな容積を占めて、大
型化する。本発明はヒートシンクを用いず、しかもＩＣ
の温度を一定温度に保つことを目的とするものである。
本発明はまたＩＣパッケージにおいてもその温度を一定
に保つことを目的とするものである。
【０００５】
【課題を解決するための手段】本発明のＩＣでは、半導
体回路が形成される半導体基板にペルチェ効果により熱
エネルギーの吸収と放出を行なう接合を有し、その接合
に流れる電流を制御して半導体基板温度を一定に保つ。
温度制御を正確にするために、半導体基板にはさらに温
度検出部を有し、その温度検出部の出力信号を基にして
ペルチェ効果をもつ接合に流す電流を制御することがで
きる。本発明のＩＣパッケージでは、パッケージ内にペ
ルチェ効果により熱エネルギーの吸収と放出を行なう接
合を有し、又はさらに温度検出部を有し、その接合に流
れる電流を制御してパッケージ内を一定温度に保つ。ペ
ルチェ効果をもつ接合に電流を流す端子として、又はさ
らに温度検出部の出力端子として、パッケージの外部端
子を使用すれば、使用に便利である。
【０００６】
【作用】Ｐ型半導体と金属を接触させると、仕事関数の
差によりその接合部に電位差を生じる。この接合部に半
導体の方から金属の方へ電流を流すと電流はポテンシャ
ルの高い方へ流れるので、接合部において熱の吸収が起
こる。半導体の導電型と電流の向きを逆にしても同様に
熱の吸収が起こる。これがペルチェ効果による熱の吸収
である。これとは逆に電流の向きのみを逆にすれば、ペ
ルチェ効果による発熱が起こる。
【０００７】
【実施例】図１はＩＣの基板の表面にペルチェ効果を示
す接合を作り込んだ第１の実施例を表わす。シリコン基
板２の表面の領域４にはＭＯＳトランジスタその他の半
導体素子が形成されて電子回路が構成されている。その
領域４は集積回路領域である。領域４のある表面内には
Ｐ型拡散領域６が形成され、その拡散領域６の表面上に
金属層８が形成されてペルチェ効果を示す接合Ｊが形成
されている。
【０００８】１０はこのＩＣチップをリードフレームに
実装するためのインナーリードであり、集積回路領域４
との間がワイヤ１２により接続されている。インナーリ
ードのうちの２つ１０ａと１０ｂはペルチェ効果を示す
接合Ｊに電流を流すためのリードとして利用され、金属
層８とインナーリード１０ａとの間がワイヤ１２ａで接
続され、Ｐ型領域６とインナーリード１０ｂとの間はワ
イヤ１２ｂで接続されている。各リード１０，１０ａ，
１０ｂはパッケージの外部の端子につながり、プリント
配線基板などに搭載される。
【０００９】図２はＩＣのシリコン基板の裏面にペルチ
ェ効果を示す接合Ｊを作り込んだ実施例を表わしたもの
である。図２で、シリコン基板２の表面側には集積回路
領域４が形成されており、裏面側にはＰ型領域６が形成
され、そのＰ型領域６上に金属層８が形成されてペルチ
ェ効果を示す接合Ｊがシリコン基板の裏面側に形成され
ている。この場合もリードフレームに実装されるとき
は、インナーリード１０と集積回路領域４がワイヤ１２
で接続され、インナーリード１０ａ，１０ｂがそれぞれ
ワイヤ１２ａ，１２ｂによって金属層８とＰ型領域６に
接続されている。図１や図２の実施例のようにシリコン
基板の表面又は裏面にペルチェ効果を示す接合を作る込
むことによって、その接合に流す電流量によりＩＣチッ
プの温度を制御することができる。したがって、その電
流の方向と電流量によってＩＣチップの温度を一定に保
つことができる。
【００１０】図３はＩＣチップとペルチェ効果を示す接
合をもつチップをモールド樹脂で封止したパッケージの
一例を表わす。図３では、集積回路が形成されているＩ
Ｃチップ２０とペルチェ効果を示す接合を有するチップ
２２が同じモールド樹脂２４によって一体的に封止され
ている。パッケージの外部リード２６はＩＣチップ２０
とペルチェ効果を示す接合をもつチップ２２に割り当て
られ、それぞれと接続されている。
【００１１】ＩＣチップ２０とペルチェ効果を示す接合
をもつチップ２２が異なる基板に形成されている場合、
図４に示されるようにＩＣチップをダイボンディングす
るダイパッド２８にＩＣチップ２０とペルチェ効果を示
す接合をもつチップ２２をともに接着し、この一体化し
たものをセラミックパッケージやプラスチックパッケー
ジなど種々のパッケージ技法により封止してＩＣパッケ
ージとすることができる。図３のように、ＩＣパッケー
ジのいくつかのリード端子をペルチェ効果を示す接合に
割り当てることにより、通常のＩＣパッケージと同様に
してプリント配線基板などに搭載することができ、かつ
温度を一定に保つことができる。
【００１２】ＩＣチップ又はパッケージの温度を一定に
保つために、集積回路が作り込まれているチップに温度
センサとなるべき素子及びその回路を作り込み、その信
号によってペルチェ効果を起こす接合に流す電流を制御
することができる。図５は温度センサとなるべき素子も
備えた例をブロック図として示したものである。３０は
集積回路が作り込まれているＩＣチップであり、ＩＣチ
ップ３０にはさらに温度センサとなる素子とその検出信
号を処理する信号処理回路３１が作り込まれている。３
２はペルチェ効果を示す接合をもつチップである。ＩＣ
チップ３０とペルチェ効果を示す接合をもつチップ３２
とを同一パッケージに実装し、信号処理回路３１からの
出力信号により外部の電流ドライバ３４によってペルチ
ェ効果を示す接合をもつチップ３２への電流を制御す
る。これによってパッケージ内の検出温度で温度管理を
してパッケージ内を一定温度に保つことができる。図５
においてペルチェ効果を示す接合は集積回路が作り込ま
れているチップ３０に図１又は図２のように作り込むこ
ともできる。
【００１３】本発明はペルチェ効果により熱エネルギー
の吸収と放出を行なう接合を利用してＩＣチップの温度
を一定に保つようにしたものであり、そのペルチェ効果
の接合と、ＩＣチップとの組み合わせ、またその接合と
ＩＣパッケージへの適用の仕方は実施例に示されたもの
に限らず、本発明の範囲内において種々に変形すること
ができる。
【００１４】
【発明の効果】請求項１の発明では集積回路が作り込ま
れたＩＣチップにペルチェ効果を示す接合を作り込んだ
ので、その接合に流す電流を制御することによりＩＣチ
ップの温度を一定に保つことができる。ＩＣの特性は温
度変化によって大きく変化するので、その特性が最も優
れた温度に保つことにより、そのＩＣを最も優れた状態
で安定して使用することができるようになる。請求項２
の発明ではさらに温度検出部を設け、その出力信号によ
ってペルチェ効果の接合に流す電流を制御するので、よ
り正確な温度制御が可能になる。
【００１５】請求項３の発明では、パッケージ内にペル
チェ効果を示す接合を設けたので、パッケージの温度を
ヒートシンクを使わずに一定に保つことができる。ま
た、従来の空冷方式で放熱を行なうのと異なり、プリン
ト配線基板に複数のパッケージが搭載されている場合に
各パッケージごとに最適の温度条件を設定することもで
きるようになる。請求項４の本発明によれば、パッケー
ジの外部端子を温度制御のための端子に利用するので、
従来のＩＣパッケージと何ら異なることなくプリント配
線基板上で使用することができる。
【図面の簡単な説明】
【図１】一実施例を示す要部斜視断面図である。
【図２】他の実施例を示す要部斜視断面図である。
【図３】本発明をパッケージに適用した一例を示す概略
断面図である。
【図４】本発明をパッケージに適用する際のチップとダ
イパッドを示す概略正面図である。
【図５】温度センサとなるべき素子も備えた実施例を示
すブロック図である。
【符号の説明】
２ シリコン基板 ４ 集積回路領域 ６ Ｐ型領域 ８ 金属層 １０，１０ａ，１０ｂ リードフレームのインナーリー
ド １２，１２ａ，１２ｂ ボンディング用ワイヤ ２０ ＩＣチップ ２２ ペルチェ効果を示す接合をもつチップ ２４ モールド樹脂 ２６ リード端子

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体回路が形成される半導体基板にペ
    ルチェ効果により熱エネルギーの吸収と放出を行なう接
    合を有し、その接合に流れる電流を制御して前記半導体
    基板温度を一定に保つ半導体集積回路装置。
  2. 【請求項２】 前記半導体基板にはさらに温度検出部を
    有し、その温度検出部の出力信号を基にして前記ペルチ
    ェ効果をもつ接合に流す電流を制御する請求項１に記載
    の半導体集積回路装置。
  3. 【請求項３】 パッケージ内にペルチェ効果により熱エ
    ネルギーの吸収と放出を行なう接合を有し、又はさらに
    温度検出部を有し、前記接合に流れる電流を制御してパ
    ッケージ内を一定温度に保つ半導体集積回路装置パッケ
    ージ。
  4. 【請求項４】 ペルチェ効果をもつ接合に電流を流す端
    子として、又はさらに温度検出部の出力端子として、パ
    ッケージの外部端子を使用した請求項３に記載のパッケ
    ージ。
JP3339659A 1991-11-27 1991-11-27 温度を一定にした半導体集積回路装置及びそのパツケージ Pending JPH05152614A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3339659A JPH05152614A (ja) 1991-11-27 1991-11-27 温度を一定にした半導体集積回路装置及びそのパツケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3339659A JPH05152614A (ja) 1991-11-27 1991-11-27 温度を一定にした半導体集積回路装置及びそのパツケージ

Publications (1)

Publication Number Publication Date
JPH05152614A true JPH05152614A (ja) 1993-06-18

Family

ID=18329592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3339659A Pending JPH05152614A (ja) 1991-11-27 1991-11-27 温度を一定にした半導体集積回路装置及びそのパツケージ

Country Status (1)

Country Link
JP (1) JPH05152614A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10132763A1 (de) * 2001-07-10 2003-01-30 Bosch Gmbh Robert Integrierte Halbleiterschaltung, Verfahren zum Kühlen eines Mikrowellenschaltungsbereiches und Verfahren zum Herstellen einer integrierten Halbleiterschaltung
JP2005183658A (ja) * 2003-12-19 2005-07-07 Fujitsu Ltd 温度制御機能を有する半導体装置
JP2010263785A (ja) * 2010-07-28 2010-11-18 Origin Electric Co Ltd 直流高電圧電源装置の高安定化方法及び直流高電圧電源装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10132763A1 (de) * 2001-07-10 2003-01-30 Bosch Gmbh Robert Integrierte Halbleiterschaltung, Verfahren zum Kühlen eines Mikrowellenschaltungsbereiches und Verfahren zum Herstellen einer integrierten Halbleiterschaltung
DE10132763B4 (de) * 2001-07-10 2007-10-11 Robert Bosch Gmbh Integrierte Halbleiterschaltung, Verfahren zum Kühlen eines Mikrowellenschaltungsbereiches und Verfahren zum Herstellen einer integrierten Halbleiterschaltung
JP2005183658A (ja) * 2003-12-19 2005-07-07 Fujitsu Ltd 温度制御機能を有する半導体装置
JP2010263785A (ja) * 2010-07-28 2010-11-18 Origin Electric Co Ltd 直流高電圧電源装置の高安定化方法及び直流高電圧電源装置

Similar Documents

Publication Publication Date Title
US5200809A (en) Exposed die-attach heatsink package
US6737299B1 (en) Thermally conductive adhesive tape for semiconductor devices and method for using the same
US6271581B2 (en) Semiconductor package structure having universal lead frame and heat sink
JP2901835B2 (ja) 半導体装置
US6437447B1 (en) Dual-sided chip package without a die pad
US6249433B1 (en) Heat-dissipating device for integrated circuit package
JPS60202956A (ja) 回路モジユ−ル
JPH05152614A (ja) 温度を一定にした半導体集積回路装置及びそのパツケージ
JPH08306861A (ja) チップ抵抗体
JPH02276264A (ja) ヒートシンク付セラミックパッケージ
JPH06232294A (ja) 半導体集積回路装置
JP2002050726A (ja) 半導体装置
JP2745786B2 (ja) Ｔａｂ半導体装置
JPH03214763A (ja) 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置
JP2718203B2 (ja) ヒートシンク付セラミックパッケージ
JPH06125024A (ja) 半導体装置及びその冷却方法
JPH07235633A (ja) マルチチップモジュール
JPH04267547A (ja) ヒートシンク付半導体パッケージ
JPS5856445A (ja) 多層セラミツクパツケ−ジ
JPH01282846A (ja) 混成集積回路
JPH04219966A (ja) 半導体素子
JPH02291154A (ja) ヒートシンク付セラミックパッケージ
Pendse et al. A study of thermal performance of packages using a new test die
JPS63289847A (ja) Ｌｓｉパッケ−ジの放熱構造
JPH07297251A (ja) 半導体装置およびその温度制御方法