JPH05150914A - プリンタ装置 - Google Patents
プリンタ装置Info
- Publication number
- JPH05150914A JPH05150914A JP3311189A JP31118991A JPH05150914A JP H05150914 A JPH05150914 A JP H05150914A JP 3311189 A JP3311189 A JP 3311189A JP 31118991 A JP31118991 A JP 31118991A JP H05150914 A JPH05150914 A JP H05150914A
- Authority
- JP
- Japan
- Prior art keywords
- parallel interface
- reception
- data
- print data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 １バイト毎に印刷データを受信し、印刷を行
うプリンタ装置で異った印刷データの転送速度を有する
上位装置を接続した場合でも、上位装置の印刷データ転
送性能を損なうことなく最大限に有効とする。また、複
数の上位装置からの印刷データを排他的に受信し異った
転送速度を有する上位装置でも同時に接続を可能とす
る。 【構成】 装置初期化時に、中央処理装置１−１が受信
タイミング情報メモリ１−６より、パラレルインタフェ
ース回路１−３及び１−４にそれぞれ対応した受信処理
に必要なパルス信号の時間幅を規定するためのデータを
読み出し、パラレルインタフェース回路１−３及び１−
４に設定する。オペレータ操作によりパネルＳＷ１−９
から選択されたパラレルインタフェース回路を受信可能
状態とし、以後接続された上位装置の転送性能を最大限
に発生させ、印刷を達成する。
うプリンタ装置で異った印刷データの転送速度を有する
上位装置を接続した場合でも、上位装置の印刷データ転
送性能を損なうことなく最大限に有効とする。また、複
数の上位装置からの印刷データを排他的に受信し異った
転送速度を有する上位装置でも同時に接続を可能とす
る。 【構成】 装置初期化時に、中央処理装置１−１が受信
タイミング情報メモリ１−６より、パラレルインタフェ
ース回路１−３及び１−４にそれぞれ対応した受信処理
に必要なパルス信号の時間幅を規定するためのデータを
読み出し、パラレルインタフェース回路１−３及び１−
４に設定する。オペレータ操作によりパネルＳＷ１−９
から選択されたパラレルインタフェース回路を受信可能
状態とし、以後接続された上位装置の転送性能を最大限
に発生させ、印刷を達成する。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置における
出力装置に使用されるプリンタ装置に関する。
出力装置に使用されるプリンタ装置に関する。
【０００２】
【従来の技術】従来この種のプリンタ装置は、２つのパ
ラレルインタフェースを用いて２つの上位装置に接続す
る場合に上位装置の１バイトデータ送信時間及びプリン
タ装置の受信完了を認識する時間幅に対するプリンタ装
置の受信実行中を示すレベル信号及び受信完了通知パル
ス信号共に２つのパラレルインタフェース回路において
同一の時間幅で出力するものとなっていた。
ラレルインタフェースを用いて２つの上位装置に接続す
る場合に上位装置の１バイトデータ送信時間及びプリン
タ装置の受信完了を認識する時間幅に対するプリンタ装
置の受信実行中を示すレベル信号及び受信完了通知パル
ス信号共に２つのパラレルインタフェース回路において
同一の時間幅で出力するものとなっていた。
【０００３】
【発明が解決しようとする課題】上述した従来のプリン
タ装置は、上位装置の１バイトデータ送信時間及びプリ
ンタ装置の受信完了を認識する時間幅に対するプリンタ
装置の受信実行中を示すレベル信号及び受信完了通知パ
ルス信号共にいずれのパラレルインタフェース回路につ
いても一定の時間幅で出力するものとなっているので、
プリンタ装置のパラレルインタフェースの出力する受信
実行を示すレベル信号時間幅よりも長い時間幅でデータ
送信する上位装置およびプリンタ装置の出力する受信完
了パルス幅より長い時間幅でなければプリンタ装置の受
信完了を認識できない上位装置を接続して印刷データを
送信させ、これを印字出力ができないという欠点があ
る。
タ装置は、上位装置の１バイトデータ送信時間及びプリ
ンタ装置の受信完了を認識する時間幅に対するプリンタ
装置の受信実行中を示すレベル信号及び受信完了通知パ
ルス信号共にいずれのパラレルインタフェース回路につ
いても一定の時間幅で出力するものとなっているので、
プリンタ装置のパラレルインタフェースの出力する受信
実行を示すレベル信号時間幅よりも長い時間幅でデータ
送信する上位装置およびプリンタ装置の出力する受信完
了パルス幅より長い時間幅でなければプリンタ装置の受
信完了を認識できない上位装置を接続して印刷データを
送信させ、これを印字出力ができないという欠点があ
る。
【０００４】
【課題を解決するための手段】本発明のプリンタ装置
は、それぞれが対応する上位装置から転送される印刷デ
ータを受信する複数のパラレルインタフェース回路と、
複数の該パラレルインタフェース回路を排他的に動作さ
せる選択を行うパネルスイッチと、該パラレルインタフ
ェース回路それぞれに指定の時間幅の受信処理に必要な
パルス信号のパルス時間幅のデータを格納する受信タイ
ミング情報メモリと、該受信タイミング情報メモリに格
納された対応するパルス時間幅データを設定し、該パネ
ルスイッチにより選択された該パラレルインタフェース
回路を動作させる主制御部とを備えている。
は、それぞれが対応する上位装置から転送される印刷デ
ータを受信する複数のパラレルインタフェース回路と、
複数の該パラレルインタフェース回路を排他的に動作さ
せる選択を行うパネルスイッチと、該パラレルインタフ
ェース回路それぞれに指定の時間幅の受信処理に必要な
パルス信号のパルス時間幅のデータを格納する受信タイ
ミング情報メモリと、該受信タイミング情報メモリに格
納された対応するパルス時間幅データを設定し、該パネ
ルスイッチにより選択された該パラレルインタフェース
回路を動作させる主制御部とを備えている。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示すブロック図
である。
である。
【０００７】１−１は中央処理装置（以後ＣＰＵと称
す）であり、マイクロコードを格納するメモリであるＦ
Ｗ ＲＯＭ１−２からマイクロコードを読み出し動作す
る。１−３，１−４はＣＰＵ１−１が設定する上位装置
からの送信データの受け取り開始から終了までを上位装
置に対し示す出力信号パルス幅と受け取り完了を通知す
る出力信号パルス幅を規定する為のそれぞれについて特
定の値により規定し、それぞれが特定のパルス信号を出
力して上位装置から１バイトずつ送信されるデータを受
信するパラレルインタフェース回路である。パラレルイ
ンタフェース回路１−３，１−４はどちらかが選択して
使用され、オペレータがパラレルインタフェース回路の
どちらを使用するか選択指示を行うパネルＳＷ１−９の
状態をＣＰＵ１−１が識別し、オペレータから選択され
たパラレルインタフェース回路で受信を行う様に制御さ
れ、それぞれ排他的に動作を行う。
す）であり、マイクロコードを格納するメモリであるＦ
Ｗ ＲＯＭ１−２からマイクロコードを読み出し動作す
る。１−３，１−４はＣＰＵ１−１が設定する上位装置
からの送信データの受け取り開始から終了までを上位装
置に対し示す出力信号パルス幅と受け取り完了を通知す
る出力信号パルス幅を規定する為のそれぞれについて特
定の値により規定し、それぞれが特定のパルス信号を出
力して上位装置から１バイトずつ送信されるデータを受
信するパラレルインタフェース回路である。パラレルイ
ンタフェース回路１−３，１−４はどちらかが選択して
使用され、オペレータがパラレルインタフェース回路の
どちらを使用するか選択指示を行うパネルＳＷ１−９の
状態をＣＰＵ１−１が識別し、オペレータから選択され
たパラレルインタフェース回路で受信を行う様に制御さ
れ、それぞれ排他的に動作を行う。
【０００８】１−５はパラレルインタフェース回路１−
３又は１−４が受信したデータをＣＰＵ１−１がパラレ
ルインタフェース回路１−３又は１−４から読み出し格
納する受信バッファメモリである。１−６はパラレルイ
ンタフェース回路、１−３及び１−４が出力する１バイ
トの送信データの受け取り開始から終了までを上位装置
に対し示す出力信号であるＢＳＹ信号のパルス幅と、受
け取り完了を上位装置に通知する出力信号であるＡＣＫ
信号パルス幅を規定するデータを記憶する不揮発性メモ
リからなる受信タイミング情報メモリである。１−７は
受信バッファ１−５に格納されたデータをＣＰＵ１−１
から渡された場合に、用紙に印刷を行う為のビットパタ
ーンに展開を行い、印字実行の際にＣＰＵ１−１の起動
により、ビットパターンに展開したデータを用紙に印刷
を行うプリンタ部１−８に出力する描画制御部である。
３又は１−４が受信したデータをＣＰＵ１−１がパラレ
ルインタフェース回路１−３又は１−４から読み出し格
納する受信バッファメモリである。１−６はパラレルイ
ンタフェース回路、１−３及び１−４が出力する１バイ
トの送信データの受け取り開始から終了までを上位装置
に対し示す出力信号であるＢＳＹ信号のパルス幅と、受
け取り完了を上位装置に通知する出力信号であるＡＣＫ
信号パルス幅を規定するデータを記憶する不揮発性メモ
リからなる受信タイミング情報メモリである。１−７は
受信バッファ１−５に格納されたデータをＣＰＵ１−１
から渡された場合に、用紙に印刷を行う為のビットパタ
ーンに展開を行い、印字実行の際にＣＰＵ１−１の起動
により、ビットパターンに展開したデータを用紙に印刷
を行うプリンタ部１−８に出力する描画制御部である。
【０００９】図２は受信タイミングメモリ１−６に格納
されているパラレルインタフェース回路１−３及び１−
４にそれぞれ設定されるデータの割り振りを示してい
る。
されているパラレルインタフェース回路１−３及び１−
４にそれぞれ設定されるデータの割り振りを示してい
る。
【００１０】図３に示す様に、本実施例のプリンタ装置
３−１に対しプリンタ装置の持つ２つのパラレルインタ
フェース回路１−３及び１−４にそれぞれ印刷データを
送信する上位装置３−２と上位装置３−３が接続されて
いる。ここで上位装置３−２及び３−３はプリンタ装置
３−１と図４に示す様な信号の入出力タイミングにより
１バイト毎のデータ送信を行い、それぞれ異った時間幅
のタイミングでプリンタ装置３−１との応答を行う。
３−１に対しプリンタ装置の持つ２つのパラレルインタ
フェース回路１−３及び１−４にそれぞれ印刷データを
送信する上位装置３−２と上位装置３−３が接続されて
いる。ここで上位装置３−２及び３−３はプリンタ装置
３−１と図４に示す様な信号の入出力タイミングにより
１バイト毎のデータ送信を行い、それぞれ異った時間幅
のタイミングでプリンタ装置３−１との応答を行う。
【００１１】図４において波形４−１はパラレルインタ
フェース回路１−３を使用する際の上位装置３−２とプ
リンタ装置３−１との１バイトデータ毎の送受信々号タ
イムチャートであり、信号ａは上位装置３−２からプリ
ンタ装置３−１に対するパルス幅ｌ時間の１バイトデー
タ受信要求信号であり、プリンタ装置３−１は信号ａを
検知すると直ちに１バイト受信開始信号であるＢＳ信号
ｂを“１”のレベルとしデータ受信を実行し、時間（ｍ
−ｎ）後に受信完了となり上位装置３−２が応答し得る
時間幅ｎの受信完了通知パルス信号であるＡＣＫ信号Ｃ
を出力する。
フェース回路１−３を使用する際の上位装置３−２とプ
リンタ装置３−１との１バイトデータ毎の送受信々号タ
イムチャートであり、信号ａは上位装置３−２からプリ
ンタ装置３−１に対するパルス幅ｌ時間の１バイトデー
タ受信要求信号であり、プリンタ装置３−１は信号ａを
検知すると直ちに１バイト受信開始信号であるＢＳ信号
ｂを“１”のレベルとしデータ受信を実行し、時間（ｍ
−ｎ）後に受信完了となり上位装置３−２が応答し得る
時間幅ｎの受信完了通知パルス信号であるＡＣＫ信号Ｃ
を出力する。
【００１２】波形４−２はパラレルインタフェース回路
１−４を使用する際の上位装置３−３とプリンタ装置３
−１との１バイトのデータ毎の送受信々号タイムチャー
トを示し、信号ｄは上位装置３−３からプリンタ装置３
−１に対する１バイトデータ受信要求信号であり、波形
４−１で示した信号ａに比べ２倍の時間幅２ｌのパルス
信号である。プリンタ装置３−１は信号ｄを検知する
と、直ちに１バイト受信開始信号であるＢＳＹ信号ｅを
“１”のレベルとしデータ受信を実行し、波形４−１で
示した受信開始から受信完了までの時間に比べ２倍の時
間幅（２ｍ−２ｎ）後に受信完了となり、上位装置３−
３が応答し得る時間幅２ｎの受信完了通知パルス信号で
あるＡＣＫ信号ｆを出力する。
１−４を使用する際の上位装置３−３とプリンタ装置３
−１との１バイトのデータ毎の送受信々号タイムチャー
トを示し、信号ｄは上位装置３−３からプリンタ装置３
−１に対する１バイトデータ受信要求信号であり、波形
４−１で示した信号ａに比べ２倍の時間幅２ｌのパルス
信号である。プリンタ装置３−１は信号ｄを検知する
と、直ちに１バイト受信開始信号であるＢＳＹ信号ｅを
“１”のレベルとしデータ受信を実行し、波形４−１で
示した受信開始から受信完了までの時間に比べ２倍の時
間幅（２ｍ−２ｎ）後に受信完了となり、上位装置３−
３が応答し得る時間幅２ｎの受信完了通知パルス信号で
あるＡＣＫ信号ｆを出力する。
【００１３】又、プリンタ装置３−１は電源ＯＮ時のセ
ットアップ時にＣＰＵ１−１が受信タイミング情報メモ
リ１−６の００００Ｈ番地から１バイトのデータ受信処
理時間と０００１Ｈ番地から１バイトのデータ受信完了
通知信号のパルス幅を規定するデータを読み出し、パラ
レルインタフェース回路１−３に設定し、次に受信タイ
ミング情報メモリ１−６の０００２Ｈ番地から１バイト
のデータ受信処理時間と０００３Ｈ番地から１バイトの
データ受信完了通知信号のパルス幅を規定するデータを
読み出しパラレルインタフェース回路１−４に設定する
事で図４で示したタイムチャートでパラレルインタフェ
ース回路１−３及び１−４が信号を出力し、オペレータ
のパネルＳＷ１−９押下により選択されているパラレル
インタフェース回路にて受信を行う。オペレータは図４
の波形４−１で示したタイムチャートで印刷データのプ
リンタとの送受信を行う上位装置３−２の接続されてい
るパラレルインタフェース回路１−３をパネルＳＷ１−
９より選択すると、上位装置３−２からの印刷データを
プリンタ装置３−１により印字させる。パラレルインタ
フェース１−３のデータ受信による印刷終了後、オペレ
ータは上位装置３−３を使用する時に図４の波形４−２
で示したタイムチャートで印刷データとの送受信を行う
上記装置３−３の接続されているパラレルインタフェー
ス回路１−４をパネルＳＷ１−９により選択し、上位装
置３−３からの印刷データをプリンタ装置３−１により
印字させる。
ットアップ時にＣＰＵ１−１が受信タイミング情報メモ
リ１−６の００００Ｈ番地から１バイトのデータ受信処
理時間と０００１Ｈ番地から１バイトのデータ受信完了
通知信号のパルス幅を規定するデータを読み出し、パラ
レルインタフェース回路１−３に設定し、次に受信タイ
ミング情報メモリ１−６の０００２Ｈ番地から１バイト
のデータ受信処理時間と０００３Ｈ番地から１バイトの
データ受信完了通知信号のパルス幅を規定するデータを
読み出しパラレルインタフェース回路１−４に設定する
事で図４で示したタイムチャートでパラレルインタフェ
ース回路１−３及び１−４が信号を出力し、オペレータ
のパネルＳＷ１−９押下により選択されているパラレル
インタフェース回路にて受信を行う。オペレータは図４
の波形４−１で示したタイムチャートで印刷データのプ
リンタとの送受信を行う上位装置３−２の接続されてい
るパラレルインタフェース回路１−３をパネルＳＷ１−
９より選択すると、上位装置３−２からの印刷データを
プリンタ装置３−１により印字させる。パラレルインタ
フェース１−３のデータ受信による印刷終了後、オペレ
ータは上位装置３−３を使用する時に図４の波形４−２
で示したタイムチャートで印刷データとの送受信を行う
上記装置３−３の接続されているパラレルインタフェー
ス回路１−４をパネルＳＷ１−９により選択し、上位装
置３−３からの印刷データをプリンタ装置３−１により
印字させる。
【００１４】
【発明の効果】以上説明したように本発明は、プリンタ
装置において上位装置の出力するデータ受信要求信号に
より、受信動作を開始し受信実行中を示す時間幅の信号
と受信完了を示すパルス信号を出力し上位装置からのデ
ータを受信するパラレルインタフェース回路を複数有
し、接続する複数の上位装置に規定されるデータ送受信
々号タイミングにおいて受信開始から完了までを示す出
力信号と受信完了信号を上位装置に通知するパルス信号
の時間幅を決定する２つのデータ値を受信タイミング情
報メモリに格納しＣＰＵが電源投入時に受信タイミング
情報メモリから該２つのバイトデータを読み出し、それ
ぞれ２つのパラレルインタフェース回路に設定すること
により、異った送受信々号のタイミングでデータ送信を
行う複数の上位装置を接続しても、上位装置の印刷デー
タ転送性能を最大限に使用でき、オペレータのパネルス
イッチからの排他的な選択で選択したパラレルインタフ
ェースよりデータを受信し、印刷できる効果がある。
装置において上位装置の出力するデータ受信要求信号に
より、受信動作を開始し受信実行中を示す時間幅の信号
と受信完了を示すパルス信号を出力し上位装置からのデ
ータを受信するパラレルインタフェース回路を複数有
し、接続する複数の上位装置に規定されるデータ送受信
々号タイミングにおいて受信開始から完了までを示す出
力信号と受信完了信号を上位装置に通知するパルス信号
の時間幅を決定する２つのデータ値を受信タイミング情
報メモリに格納しＣＰＵが電源投入時に受信タイミング
情報メモリから該２つのバイトデータを読み出し、それ
ぞれ２つのパラレルインタフェース回路に設定すること
により、異った送受信々号のタイミングでデータ送信を
行う複数の上位装置を接続しても、上位装置の印刷デー
タ転送性能を最大限に使用でき、オペレータのパネルス
イッチからの排他的な選択で選択したパラレルインタフ
ェースよりデータを受信し、印刷できる効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】図１の受信タイミング情報メモリ１−６のバイ
トデータの割り付けを示しており、パラレルインタフェ
ース回路１−３，１−４に設定される各信号時間幅規定
データが格納される。
トデータの割り付けを示しており、パラレルインタフェ
ース回路１−３，１−４に設定される各信号時間幅規定
データが格納される。
【図３】図１に示す実施例のプリンタ装置と２台の上位
装置との接続を示している。
装置との接続を示している。
【図４】図３で示した上位装置３−２，３−３とプリン
タ装置３−１の１バイトデータの送受信々号のタイムチ
ャートを示しており、波形４−１は上位装置３−２とプ
リンタ装置３−１のタイムチャートを示し、波形４−２
は上位装置３−３とプリンタ装置３−１のタイムチャー
トを示す。
タ装置３−１の１バイトデータの送受信々号のタイムチ
ャートを示しており、波形４−１は上位装置３−２とプ
リンタ装置３−１のタイムチャートを示し、波形４−２
は上位装置３−３とプリンタ装置３−１のタイムチャー
トを示す。
１−１ 中央処理装置 １−２ ＦＷ ＲＯＭ １−３ パラレルインタフェース回路 １−４ パラレルインタフェース回路 １−５ 受信バッファメモリ １−６ 受信タイミング情報メモリ １−７ 描画制御部 １−８ プリンタ部 １−９ パネルスイッチ
Claims (1)
- 【請求項１】 それぞれが対応する上位装置から転送さ
れる印刷データを受信する複数のパラレルインタフェー
ス回路と、複数の該パラレルインタフェース回路を排他
的に動作させる選択を行うパネルスイッチと、該パラレ
ルインタフェース回路それぞれに指定の時間幅の受信処
理に必要なパルス信号のパルス時間幅のデータを格納す
る受信タイミング情報メモリと、該受信タイミング情報
メモリに格納された対応するパルス時間幅データを設定
し、該パネルスイッチにより選択された該パラレルイン
タフェース回路を動作させる主制御部とを有することを
特徴とするプリンタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3311189A JPH05150914A (ja) | 1991-11-27 | 1991-11-27 | プリンタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3311189A JPH05150914A (ja) | 1991-11-27 | 1991-11-27 | プリンタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05150914A true JPH05150914A (ja) | 1993-06-18 |
Family
ID=18014168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3311189A Withdrawn JPH05150914A (ja) | 1991-11-27 | 1991-11-27 | プリンタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05150914A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154287A (en) * | 1996-10-24 | 2000-11-28 | Fuji Xerox Co., Ltd. | Printing device |
-
1991
- 1991-11-27 JP JP3311189A patent/JPH05150914A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6154287A (en) * | 1996-10-24 | 2000-11-28 | Fuji Xerox Co., Ltd. | Printing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6076160A (en) | Hardware-based system for enabling data transfers between a CPU and chip set logic of a computer system on both edges of bus clock signal | |
| JPH05150914A (ja) | プリンタ装置 | |
| JPH071769A (ja) | 記録装置 | |
| JP2863686B2 (ja) | 印字装置 | |
| JP2658931B2 (ja) | プリンタコントローラ | |
| JPH0577092B2 (ja) | ||
| JPH0944449A (ja) | データ転送制御方法、データ転送制御システムおよび周辺機器 | |
| JPH11167548A (ja) | データ伝送システム | |
| JP3134256B2 (ja) | プリンタの双方向通信方法 | |
| US6570666B1 (en) | Printer detecting data precisely in response to change in data transmission speed | |
| JPH10124265A (ja) | 印刷装置 | |
| JPH0752384B2 (ja) | プリンタ装置 | |
| JP3022905B2 (ja) | 印字装置 | |
| JPH03158924A (ja) | プリンタ制御装置 | |
| JP2009059018A (ja) | 情報処理システム、情報処理装置および情報処理システムのデータ転送方法 | |
| JP3016314B2 (ja) | ページプリンタ | |
| JP3303264B2 (ja) | プリンタ装置 | |
| JP2995420B2 (ja) | ネットワークの接続断方式 | |
| KR100286455B1 (ko) | 아이.디.이. 타입 레이져 프린터 제어장치 및 방법 | |
| JP3596974B2 (ja) | 画像形成装置 | |
| JP2001256020A (ja) | プリンタ制御装置及びその方法 | |
| JP2000293482A (ja) | コンピュータシステム及び同システムに於ける表示制御方法 | |
| JP2001117726A (ja) | 双方向通信方法 | |
| JPS61193864A (ja) | ドツトプリンタ制御方式 | |
| JP2001084118A (ja) | 印刷データ処理装置及び印刷データ処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |