JPH051437Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は点列により図形等を作画する図形作画
回路に関するもので、特に用紙の幅方向に対し1/
２以下の図形を作画する場合、同一図形を同時に
作画する安価な回路を提供するものである。

従来一般に点列等により作画する機器はインク
ジツト方式、静電記録方式、感熱記録方式等種々
の方式により行われている。これらの詳細につい
ては公知の事実であるからここでの記述は省略す
る。

従来、作画機の入力データは、直線等を示す場
合、ペクタデータと呼ばれている直線の始点座標
と終点座標および印字信号が必要である。これら
の情報に対し、上記の点列等に作画する場合は、
直線の印字点の座標値をすべて算出し、なおかつ
１ラインごとのデータを印写部に転送し印写する
機構を持つものである。この１ラインごとのデー
タをラスタデータと称する。

図形データを記憶する場合、前記のベクタデー
タで記憶する方式とラスタデータに変換されたも
ので記憶する方式とがある。記憶に要するメモリ
素子の容量は、一般に図形データの場合、ラスタ
データで記憶する場合の方法が、ベクタデータで
記憶する場合と比較し多く必要とする。また印字
段階において、ベクタデータからラスタデータに
変換する場合、演算時間が必要である。

従来、同一図形を何枚か作画する場合、上記の
ベクタデータを再度、ラスタデータに変換し作画
する。もしくは、ラスタデータに変換されたもの
を記憶させ、そのデータを再度使用するのが通常
であつた。

さて、本考案の目的とする同一図形を同時に作
画する場合を従来の方式で行うには、以下のよう
な方式で行われている。

第１図は点列データで作画を行う例を示す図で
ある。図において、１は用紙、２は作画図、３は
複製データで作成した複製図、４は作画機器であ
る。図示のように、従来方式においては作画図２
のデータに対し、Ｘ座標のみ＋の値を付加した
複製図３のデータを作成する必要がある。これ
は、始点座標X_S，Y_S終点座標X_E，Y_Eの直線に対
して、始・終点座標として｛X_S，Y_S，X_E，Y_E｝
および｛X_S＋，Y_S，X_E＋，Y_E｝の２直線
のベクタデータとして取扱うものである。すなわ
ち、演算時間が増す、もしくは点列に変換された
多量データを、複製データ３を作成するために転
送する等の問題点がある。本考案にかかる不具合
点を解消し、かつ安価に構成できる回路を提供せ
んとするものである。

ところで点列等により作画する機器では、前述
したように１ラインごとの点列での黒白のデータ
を電気的オンオフのデータとして持つ必要があ
り、例えば描画範囲として、第１図のＬの値とし
て600mmとし、１mmにつき８ドツトの点で作画す
るとすれば、600×８＝4800ドツトに対応した
4800ビツトのメモリを用意し、そのデータを作画
データとして使用する。その信号変換のブロツク
を第２図に示す。

第２図において、２１は作画データを作成する
段階で一般には前述のように作成されるベクタデ
ータである。２２はラスタデータ変換で、ベクタ
データ２１よりラスタデータを作成し、記憶素子
群にラスタデータとして記憶する。２３はシリア
ルデータ変換で、ラスタデータを１ラインごとに
シリアルデータとして変換する。２４はシリアル
データにより点画を作成する作画機器で、これは
前述のようにインクジエツト方式、静電記録方
式，感熱記録方式等それぞれの方式の機器により
異なる。図中、シリアルデータ変換２３でシリア
ルデータに変換するのは、作画機器２４が本例で
示した図形描画でない場合、例えばテレビジヨン
等の画面データ等、本来シリアルな形態で与えら
れる信号に対しても描画可能とするためである。
本考案の技術的改善はシリアルデータ変換２３に
よるシリアルデータで作画機器２４に転送する点
にあるので、この点について以下に詳細に述べ
る。

第３図はシリアルデータに転送する回路例を示
したものである。第３図において３１は演算回路
で、ベクタデータより１ラインの点列データに演
算出力する回路である。３２は演算回路３１の出
力を受け１ラインの点列データを記録するメモリ
である。３３−１〜３３−ｎは、ｎライン分の点
列データを記憶するメモリである。（第２図の作
画機器２４の作画速度に対して，演算回路３１の
演算速度が遅くなる場合を考慮し、ｎライン分の
点列データをストツクしておくためのものであ
る）。３４はシリアルデータに変換する回路でシ
フトレジスタである。普通、メモリ３２とメモリ
３３−１〜３３−ｎおよびシフトレジスタ３４間
の点列データは，１ラインのビツトデータをパラ
レルに転送し、転送時間の短縮を図つている。

シフトレジスタ３４の構成を第４図に示す。第
４図において、４１（４１−１〜４１−ｍ）はＤ
形フリツプフロツプと呼ばれる素子群である。そ
の素子はクロオツクバルスが到来する度にＤ入力
情報（オンオフレベル）をＱボートへ出力するも
のである。第４図で、４１の素子群は１ライン分
に相当するドツトの数だけ用意する。本図ではｍ
ヶの例である。始期設定データとして、PI₁〜
PImの各ポートにデータがセツトされる。このデ
ータセツトは第３図に示したパラレル転送であ
る。そのデータはクロツクパルス到来時、順次上
位段の素子に転送され、最上位段（図中PImのポ
ートのある素子）の出力はクロツクパルスに同期
し、作画データに対応したオンオフパルスがｍケ
シリアルデータとして転送される。

以下、本考案を第５図の構成例によつて説明す
る。

第５図は本考案の一実施例を示すシフトレジス
タ部の回路図で、図中第４図と同一符号のものは
同一のものである。第５図の構成例は第４図に対
し、OR素子５１およびAND素子５２を付加した
ものである。図において、AND素子５２の２入
力の内１つは最上位段フリツプフロツプ素子４１
ーｍの出力に接続し、他の１つはコントロール信
号で、本実施例ではオンレペルで複製信号とし、
オフレベルで従来信号とするものである。AND
素子５２の出力はOR素子５１の１つの入力端子
となり、OR素子５１の他の入力端子は、複製を
行いたい点列データの開始位置に相当するフリツ
プフロツプ素子の出力信号を接続するものであ
る。OR素子５１の出力は前記の一つの上位フリ
ツプフロツプ素子の入力端子Ｄに接続する。

本実施例回路の動作例を以下に述べる。点列デ
ータとして、１〜ｍヶのデータの内、複製したい
データとして１を（ｓ＋１）〜ｍヶの内にセツト
する。また、１〜ｓヶの内のデータはすべてオフ
レベルの信号である。このようにセツトすること
は、一般にベクデータをラスタデータに変換する
時点で行われる。また、シフトレジスタの個数ｍ
ヶに対し、複製可能データ域（ｓ＋１）〜ｍの値
は以下の関係式を満足する。

szm−（ｓ＋１）＋１ 第５図の接続でコントロール信号をオンレベル
とした場合、フリツプフロツプ素子41−ｍの出力
のレベルはAND素子５２の出力レベルと同一で
あり、またOR素子５１の出力レベルも41−ｓ〜
41−１のフリツプフロツプ素子の出力がオフレベ
ルであるので同一となる。すなわち、クロツクパ
ルスの続く限り、フリツプフロツプ素子41−ｍ〜
41−（ｓ＋１）のデータは順次くり返されて、フ
リツプフロツプ素子41−ｍから出力されるのがわ
かる。

次に、コントロール信号をオフレベルにした場
合を記述する。その場合、フリツプフロツプ素子
41−ｍの出力はオフレベルのいかんに拘わらず、
AND素子５２の出力はオフレベルになる。それ
故、OR素子５１の入力出力レベルはフリツプフ
ロツプ素子41−ｓの出力レベルと常に一致してお
り、これは第４図の動作となんら異なることがな
い。

また第５図の構成例から理解できるよう、従来
の素子構成に対し、非常に容易に複製機能を可能
にしていることがわかる。

以上述べたごとく、点列により図形を作画する
機器において、本考案は同一図形を同時に２部以
上作画する場合に、非常に簡便な回路で行うこと
ができるものである。

【図面の簡単な説明】

第１図は点列データで作画を行う例を示す図、
第２図は作画系の信号変換を示すブロツク図、第
３図はシリアルデータに転送する回路例を示す
図、第４図は従来のシフトレジスタ部の回路図、
第５図は本考案によるシフトレジスタ部の一実施
例を示す回路図である。 １……用紙、２……作画図、３……複製図、
４，２４……作画機器、２１……ベクタデータ、
２２……ラスタデータ変換、２３……シリアルデ
ータ変換、３１……演算回路、３２……メモリ、
３３−１〜３３〜ｎ……メモリ群、３４……シフ
トレジスタ、４１（４１−１〜４１−ｍ）……Ｄ
形フリツプフロツプ素子、５１……OR素子、５
２……AND素子。

Claims (1)

【実用新案登録請求の範囲】
1. 点列データにより図形を作画する機器におい
   て、１ラインの点列データを順次時系列でフリツ
   プフロツプ素子群より構成されるシフトレジス
   タ、該シフトレジスタにより転送を行う回路で前
   記フリツプフロツプ素子群の少なくとも１個所を
   接続する場合に、前記シフトレジスタ出力と制御
   信号との論理積、該論理積出力と前段のフリツプ
   フロツプ素子出力との論理和を、次段のフリツプ
   フロツプ素子の入力とする接続を行う回路を有し
   て成ることを特徴とする図形作画回路。