JPH0514311B2 - - Google Patents

Description

【発明の詳細な説明】 〔概要〕 画像読取り装置によつて読み取つた画像データ
に前処理を施して画像メモリに入力する画像入力
結合ユニツトにおいて、試験用の画像データを発
生する機能を内蔵させることにより、入力データ
の前処理等に関する性能評価試験の信頼性を向上
できるようにしたものである。

〔産業上の利用分野〕

本発明は画像読取り装置と画像メモリとの間に
設けられる画像入力結合ユニツトに関するもので
ある。

画像処理システムは基本的には、画像読取り装
置と画像メモリと画像処理装置と画像出力装置と
によつて構成されている。

また画像は行列状に配列される画素に分割した
うえで、線画のような非濃淡画像（２値画像）を
扱う場合には各画素に１ビツトを割り当て、２値
データによつて黒画素または白画素として表し、
濃淡画像を扱う場合には画素毎にたとえば８ビツ
トを割り当て、多値データによつて256階調の濃
度で表す。

画像読取り装置では一般にラスタ走査によつて
被処理画像を読み取り、得られた画像データは一
たん画像メモリに記憶するのであるが、たとえば
Ａ列０番（1189mm×841mm）の２値画像の場合に
は、画素寸法を0.1mm×0.1mmとすると、これをそ
のまま画像メモリに格納するためには約100メガ
ビツトの記憶容量が必要である。

したがつて、このような大きな画像を扱う画像
処理システムでは、通常、画像読取り装置によつ
て読み取つた画像データに情報圧縮を施したのち
画像メモリに格納する。

また一般に情報圧縮に先立つて、読取り画像デ
ータに対するノイズ除去・スムージング等の処理
をおこなう。

このため、画像読取り装置と画像メモリとの間
に画像入力結合ユニツトを設け、ここでノイズ除
去・スムージング・情報圧縮等の処理をおこなう
ほか、２値画像の場合には多値データから２値デ
ータへの変換もここでおこなう。

画像入力結合ユニツトにおける前記処理（前処
理とよぶ）結果が画像処理システム全体に及ぼす
影響は非常に大きい。したがつて、随時、性能評
価試験をおこなうことによつて、画像入力結合ユ
ニツトが正常に動作しているか否かを確認する必
要がある。

〔従来の技術〕

画像入力結合ユニツトの性能評価試験には、こ
れまで、紙等に書いた試験用画像を画像読取り装
置によつて読み取り、これを画像入力結合ユニツ
トを経て画像メモリに格納したあと、画像出力装
置である画像表示装置に表示し、表示画像と入力
した試験用画像とを目視によつて比較するという
方法を採つていた。

〔発明が解決しようとする問題点〕

前記従来例には、前処理回路に入力される画像
データが、試験用画像が書かれている紙の質や使
用する画像読取り装置の性能によつて左右され、
ばらつきが生ずる。

このため試験結果に対する信頼性が低いという
問題点があつた。

すなわち本発明の目的は性能評価試験に用いる
試験用画像データのばらつきを無くし、試験結果
に対する信頼性を高めることにある。

〔問題点を解決するための手段〕

本発明による画像入力結合ユニツトは、第１図
の原理図に示すように、 画像処理システムを構成する画像読取り装置と
画像メモリとの間に設けられるものであつて、 画像読取り装置によつて読み取つた画像データ
に所定の前処理を施して画像メモリに入力する前
処理回路１と、 前処理回路１に入力するための試験用画像デー
タを発生する試験画像発生回路２とを備えるもの
である。

〔作用〕 試験用画像データを内蔵の試験画像発生回路に
よつて発生させ、これを前処理回路等の性能評価
試験に用いるものである。

このため、試験用画像データの『ばらつき』が
なくなり、試験結果に対する信頼性を高めること
ができる。

〔実施例〕

第２図は本発明の一実施例の構成図で、第１図
によつて説明した符号のほか、３は画像読取り装
置からの画像データと試験画像発生回路２からの
画像データとを切り換える切換え回路（MPX）
である。

また試験画像発生回路２は、試験用画像として
同一画像（以下『基本画像』とよぶ）を縦横に複
数個ずつ配列して構成した集合画像を発生できる
ようにしたものであり、基本画像を画素毎に多値
データとして記憶する試験画像メモリ２１と、試
験画像メモリ２１のアドレスを指定するアドレス
指定回路２２と、集合画像の主走査方向の画素数
を設定する第一のレジスタ２３と、同じく副走査
方向の画素数を設定する第二のレジスタ２４と、
試験画像データの画素単位の読取りタイミングを
制御するタイミング制御回路２５とによつて構成
している。

試験画像メモリ２１は、主走査方向（横）が
400画素で副走査方向（縦）が84画素の基本画像
を、画素当たり４ビツトの多値データとして記憶
できるものとし、ｍおよびｎを正の整数とすると
き、第一のレジスタ２３には（400×ｍ）をセツ
トし第二のレジスタ２４には（84×ｎ）をセツト
すると、試験画像発生回路２は、横方向にｍ個・
縦方向にｎ個、合わせて（ｍ×ｎ）個の基本画像
によつて構成した集合画像を発生する。

試験画像メモリ２１に記憶する基本画像は、前
処理回路１におけるノイズ除去やスムージングの
処理結果を評価できるように、故意に汚れ等を加
えたものとする。

また、タイミング制御回路２５は、画像読取り
装置と同じデータ出力速度で試験画像データを発
生するようにタイミングを制御するものとする。

以上のような構成によつて、たとえばノイズ除
去に関する性能評価試験では、前処理回路１で処
理し画像メモリに入力したデータを、図示省略の
画像処理装置において予め作成した模範データと
照合することによつて、前処理回路１における処
理が正常におこなわれたか否かを調べることがで
きる。

他の性能評価試験も同様にしておこなうことが
でき、またこれらの試験はフアームウエア等によ
つてすべて自動的におこなうことができる。

〔発明の効果〕

以上説明したように、本発明の画像入力結合ユ
ニツトでは、試験用画像をデイジタルデータの形
で発生させるので『ばらつき』が無く、したがつ
て性能評価試験の際の試験結果の信頼性を高める
ことができる。

また、各種の性能評価試験を自動化することに
よつて省力化ができる。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は実施例の構
成である。 図中、１は前処理回路、２は試験画像発生回
路、３は切換え回路、２１は試験画像メモリを表
す。

Claims (1)

1. 【特許請求の範囲】 １ 画像処理システムを構成する画像読取り装置
   と画像メモリとの間に設けられ、 画像読取り装置によつて読み取つた画像データ
   に前処理回路１により、ノイズ除去、スムージン
   グ等の所定の前処理を施して画像メモリに入力す
   る画像入力結合ユニツトにおいて、 前記画像入力結合ユニツト内に、前記前処理回
   路１の試験用の画像データを発生する試験画像発
   生回路２と、画像読取り装置からの画像データと
   前記試験画像発生回路２からの画像データとを切
   換える切換え回路を備え、 前記試験画像発生回路２には、画像読取り装置
   と同じデータ出力速度でデータを発生するタイミ
   ング制御回路と、縦横に配列する基本画像の個数
   を調整して画面の大きさを変えるレジスタ回路を
   備えることを特徴とする画像入力結合ユニツト。