JPH0514202A - 逐次変換型ａｄ変換器 - Google Patents
逐次変換型ａｄ変換器Info
- Publication number
- JPH0514202A JPH0514202A JP18570291A JP18570291A JPH0514202A JP H0514202 A JPH0514202 A JP H0514202A JP 18570291 A JP18570291 A JP 18570291A JP 18570291 A JP18570291 A JP 18570291A JP H0514202 A JPH0514202 A JP H0514202A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- circuit
- dac
- output
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 種々の変換形式を切り換えて入力電圧をＡＤ
変換できる逐次変換型ＡＤ変換器を提供する。 【構成】 ２個のＤＡコンバータ101,102と、このＤＡ
コンバータを選択するセレクタ103と、入力信号をサン
プル＆ホールドするＳ＆Ｈ105と、このＳ＆Ｈ105の出力
とセレクタ103の出力とを比較するコンパレータ104と、
セレクタ103によるＤＡコンバータの選択及びコンパレ
ータ104によるＡＤ変換を制御する制御回路105とを有す
る。
変換できる逐次変換型ＡＤ変換器を提供する。 【構成】 ２個のＤＡコンバータ101,102と、このＤＡ
コンバータを選択するセレクタ103と、入力信号をサン
プル＆ホールドするＳ＆Ｈ105と、このＳ＆Ｈ105の出力
とセレクタ103の出力とを比較するコンパレータ104と、
セレクタ103によるＤＡコンバータの選択及びコンパレ
ータ104によるＡＤ変換を制御する制御回路105とを有す
る。
Description
【０００１】
【産業上の利用分野】本発明は、逐次変換型アナログデ
ィジタル（以下、ＡＤと略す）変換器に関し、特に多種
類の信号を種々の変換形式（入力信号の対数に比例した
出力又は一次関数的な出力を出すもの等）でＡＤ変換す
る用途に好的のＡＤ変換器（以下、ＡＤＣ又はＡＤコン
バータという）に関する。
ィジタル（以下、ＡＤと略す）変換器に関し、特に多種
類の信号を種々の変換形式（入力信号の対数に比例した
出力又は一次関数的な出力を出すもの等）でＡＤ変換す
る用途に好的のＡＤ変換器（以下、ＡＤＣ又はＡＤコン
バータという）に関する。
【０００２】
【従来の技術】現在、種々の電子機器のディジタル化
（例えば、ディジタルマルチメータ、車速計及びレベル
メータ等）により、ＡＤコンバータを使用する用途が多
くなってきた。このうち、ディジタルマルチメータにお
いては、いろいろな入力電圧を測定するために、入力電
圧に比例した出力を得るＡＤ変換及び入力電圧の対数に
比例した出力を得るＡＤ変換等、複数の変換特性を持つ
ＡＤコンバータが必要になってきた。従来は、この種の
用途においては、入力電圧に比例した出力を得るＡＤ変
換器を使用し、対数に比例した出力を得たい場合に、Ａ
Ｄ変換後のディジタル信号をソフトウェアで対数に比例
するものに演算処理していた。
（例えば、ディジタルマルチメータ、車速計及びレベル
メータ等）により、ＡＤコンバータを使用する用途が多
くなってきた。このうち、ディジタルマルチメータにお
いては、いろいろな入力電圧を測定するために、入力電
圧に比例した出力を得るＡＤ変換及び入力電圧の対数に
比例した出力を得るＡＤ変換等、複数の変換特性を持つ
ＡＤコンバータが必要になってきた。従来は、この種の
用途においては、入力電圧に比例した出力を得るＡＤ変
換器を使用し、対数に比例した出力を得たい場合に、Ａ
Ｄ変換後のディジタル信号をソフトウェアで対数に比例
するものに演算処理していた。
【０００３】ここで従来のＡＤ変換器を使用したシステ
ムを、図面を参照して説明する。
ムを、図面を参照して説明する。
【０００４】図５は、従来のＡＤ変換器を含むシングル
チップマイクロコンピュータ（以下、ワンチップマイコ
ンという）のブロック図である。ワンチップマイコン50
0 は、中央演算処理装置（以下、ＣＰＵという）501
と、読みだし専用メモリ（以下、ＲＯＭという）502
と、逐次変換型ＡＤコンバータ（以下、ＡＤＣという）
503 を有する。ＣＰＵ501 、ＲＯＭ502 及びＡＤＣ503
は、バス504 によって相互に結ばれていて、情報のやり
取りをしている。ＡＤＣ503 は、基準電圧入力端子506
と電圧入力端子505 とを備えている。以下、説明の簡略
化のため、精度を４ビットと仮定する。
チップマイクロコンピュータ（以下、ワンチップマイコ
ンという）のブロック図である。ワンチップマイコン50
0 は、中央演算処理装置（以下、ＣＰＵという）501
と、読みだし専用メモリ（以下、ＲＯＭという）502
と、逐次変換型ＡＤコンバータ（以下、ＡＤＣという）
503 を有する。ＣＰＵ501 、ＲＯＭ502 及びＡＤＣ503
は、バス504 によって相互に結ばれていて、情報のやり
取りをしている。ＡＤＣ503 は、基準電圧入力端子506
と電圧入力端子505 とを備えている。以下、説明の簡略
化のため、精度を４ビットと仮定する。
【０００５】このＡＤＣ503 は、図２に表すように入力
電圧に比例する変換特性を有していて、これを数値で現
すと、下記表１のようになる。
電圧に比例する変換特性を有していて、これを数値で現
すと、下記表１のようになる。
【０００６】
【表１】
【０００７】図３は、入力電圧に対して対数的なＡＤ変
換をする場合の特性図であり、数値で現すと下記表２の
ようになる。
換をする場合の特性図であり、数値で現すと下記表２の
ようになる。
【０００８】
【表２】
【０００９】次に、このワンチップマイコンにより入力
電圧の対数値を得る方法について以下に述べる。
電圧の対数値を得る方法について以下に述べる。
【００１０】（１）ＣＰＵ501 は、ＲＯＭ502 上のプロ
グラムを実行していく。
グラムを実行していく。
【００１１】（２）プログラムでアナログ入力電圧に対
する対数値が必要になったとき、ＣＰＵ501 は、バス50
4 を通して、ＡＤＣ503 に対して測定電圧入力端子505
に入力された電圧をＡＤ変換するように指令を出す。
する対数値が必要になったとき、ＣＰＵ501 は、バス50
4 を通して、ＡＤＣ503 に対して測定電圧入力端子505
に入力された電圧をＡＤ変換するように指令を出す。
【００１２】（３）ＡＤＣ503 は、測定電圧入力端子50
5 に入力された電圧を表１に示すように直線的にディジ
タル値に変換する。
5 に入力された電圧を表１に示すように直線的にディジ
タル値に変換する。
【００１３】（４）ＡＤＣ503 は、変換結果をバス504
を通してＣＰＵ501 に送る。
を通してＣＰＵ501 に送る。
【００１４】（５）ＣＰＵ501 は、表１で表せられるＡ
Ｄ変換結果を、表２に表せられるＡＤ変換結果になるよ
うにプログラムで換算し、希望の数値を得る。この場合
の換算表を下記表３に示す。
Ｄ変換結果を、表２に表せられるＡＤ変換結果になるよ
うにプログラムで換算し、希望の数値を得る。この場合
の換算表を下記表３に示す。
【００１５】
【表３】
【００１６】以上のようにして、ワンチップマイコン
は、入力電圧の対数値を得る。
は、入力電圧の対数値を得る。
【００１７】
【発明が解決しようとする課題】しかしながら、入力信
号の大きさの対数が必要なＡＤ変換を行うとき（表２及
び図３）に、入力信号に比例した出力が出るＡＤ変換結
果からソフトウェアで対数に換算すると、表１と表２を
比較すればわかるように、１ビットの重みが異なるため
精度が悪化してしまう。また、対数変換の結果は表３に
示すようになり、得られたディジタル値はとびとびにな
ってしまう。また、ＡＤコンバータで変換した数値をソ
フトウェアで変換しなおすことになるので、計算時間が
多くかかり、プログラム及びワーク領域でメモリを消費
してしまう。これは逆に、入力信号に比例した出力が必
要なＡＤ変換を行うときに、入力信号の大きさの対数が
出力されるＡＤ変換を行い、これをソフトウェア上で入
力信号の比例値に換算したときも同様である。
号の大きさの対数が必要なＡＤ変換を行うとき（表２及
び図３）に、入力信号に比例した出力が出るＡＤ変換結
果からソフトウェアで対数に換算すると、表１と表２を
比較すればわかるように、１ビットの重みが異なるため
精度が悪化してしまう。また、対数変換の結果は表３に
示すようになり、得られたディジタル値はとびとびにな
ってしまう。また、ＡＤコンバータで変換した数値をソ
フトウェアで変換しなおすことになるので、計算時間が
多くかかり、プログラム及びワーク領域でメモリを消費
してしまう。これは逆に、入力信号に比例した出力が必
要なＡＤ変換を行うときに、入力信号の大きさの対数が
出力されるＡＤ変換を行い、これをソフトウェア上で入
力信号の比例値に換算したときも同様である。
【００１８】
【課題を解決するための手段】本発明に係る逐次変換型
ＡＤ変換器は、変換対象のアナログ信号をサンプリング
して保持するサンプル＆ホールド回路と、変換特性が異
なる複数のＤＡ変換回路と、このＤＡ変換回路の出力の
うち一つを選択する選択回路と、前記サンプル＆ホール
ド回路の出力と前記選択回路の出力とを比較する比較回
路と、前記選択回路による選択を制御すると共に前記比
較回路におけるＡＤ変換を制御する制御回路とを有する
ことを特徴とする。
ＡＤ変換器は、変換対象のアナログ信号をサンプリング
して保持するサンプル＆ホールド回路と、変換特性が異
なる複数のＤＡ変換回路と、このＤＡ変換回路の出力の
うち一つを選択する選択回路と、前記サンプル＆ホール
ド回路の出力と前記選択回路の出力とを比較する比較回
路と、前記選択回路による選択を制御すると共に前記比
較回路におけるＡＤ変換を制御する制御回路とを有する
ことを特徴とする。
【００１９】
【作用】本発明においては、変換特性が異なる複数のＤ
Ａ変換回路を備えており、所望のＡＤ変換を行うため
に、選択回路により、このＤＡ変換回路のうち１つを選
択する。そして、選択されたＤＡ変換回路の出力とサン
プル＆ホールド回路の出力とを比較回路に入力して比較
し、ＡＤ変換を行う。従って、ＡＤ変換時に所望の特性
のディジタル値に直接変換することができる。
Ａ変換回路を備えており、所望のＡＤ変換を行うため
に、選択回路により、このＤＡ変換回路のうち１つを選
択する。そして、選択されたＤＡ変換回路の出力とサン
プル＆ホールド回路の出力とを比較回路に入力して比較
し、ＡＤ変換を行う。従って、ＡＤ変換時に所望の特性
のディジタル値に直接変換することができる。
【００２０】
【実施例】以下、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００２１】図１は本発明の実施例に係るＡＤＣ100を
示すブロック図である。ＡＤＣ100は、第１ＤＡコンバ
ータ（以下、ＤＡＣという）101と、第２ＤＡＣ102と、
制御回路106と、セレクタ103と、コンパレータ104と、
サンプル＆ホールド回路（以下、Ｓ＆Ｈと略す）105と
を有する。ＡＤＣ100からは測定電圧入力端子109と、基
準電圧入力端子117と外部との情報のやり取りを行うた
めのバス108とが出ている。 ＤＡＣ101,102は、周知の
ように、抵抗ラダー又は容量アレイにより構成すること
ができる。
示すブロック図である。ＡＤＣ100は、第１ＤＡコンバ
ータ（以下、ＤＡＣという）101と、第２ＤＡＣ102と、
制御回路106と、セレクタ103と、コンパレータ104と、
サンプル＆ホールド回路（以下、Ｓ＆Ｈと略す）105と
を有する。ＡＤＣ100からは測定電圧入力端子109と、基
準電圧入力端子117と外部との情報のやり取りを行うた
めのバス108とが出ている。 ＤＡＣ101,102は、周知の
ように、抵抗ラダー又は容量アレイにより構成すること
ができる。
【００２２】制御回路106からは、第１ＤＡＣ101と第２
ＤＡＣ102に対してＤＡＣ入力信号線107が接続されてお
り、Ｓ＆Ｈ105に対してサンプルタイミング線115が接続
されており、セレクタ103に対しＤＡＣ選択線116が接続
されている。第１ＤＡＣ101からは、セレクタ103に対し
ＤＡ変換出力110 が出力されている。また、第２ＤＡＣ
102からは、セレクタ103に対しＤＡ変換出力111が出力
されている。セレクタ103 からは、コンパレータ104に
対しセレクタ出力112 が出力されている。コンパレータ
104からは、制御回路106に対しコンパレータ出力114が
出力されている。Ｓ＆Ｈ105からは、コンパレータ104
に対しＳ＆Ｈ出力113 が出力されている。
ＤＡＣ102に対してＤＡＣ入力信号線107が接続されてお
り、Ｓ＆Ｈ105に対してサンプルタイミング線115が接続
されており、セレクタ103に対しＤＡＣ選択線116が接続
されている。第１ＤＡＣ101からは、セレクタ103に対し
ＤＡ変換出力110 が出力されている。また、第２ＤＡＣ
102からは、セレクタ103に対しＤＡ変換出力111が出力
されている。セレクタ103 からは、コンパレータ104に
対しセレクタ出力112 が出力されている。コンパレータ
104からは、制御回路106に対しコンパレータ出力114が
出力されている。Ｓ＆Ｈ105からは、コンパレータ104
に対しＳ＆Ｈ出力113 が出力されている。
【００２３】このＡＤＣ100は、ＤＡＣ101を使用したと
きは、図２及び表１で表すように入力に比例した変換特
性を持ち、ＤＡＣ２102を使用したときは図３及び表２
で表すように入力の対数に比例した変換特性を持ってい
る。
きは、図２及び表１で表すように入力に比例した変換特
性を持ち、ＤＡＣ２102を使用したときは図３及び表２
で表すように入力の対数に比例した変換特性を持ってい
る。
【００２４】次に、このＡＤＣ１００の動作について説
明する。
明する。
【００２５】先ず、このＡＤＣが入力信号を直線的にデ
ィジタル値に変換する場合の動作について説明する。
ィジタル値に変換する場合の動作について説明する。
【００２６】（１）ＡＤＣ100の制御回路106は、測定電
圧入力端子109に入力された電圧をＳ＆Ｈ105で保持する
ように、サンプルタイミング線115 に信号を出す。
圧入力端子109に入力された電圧をＳ＆Ｈ105で保持する
ように、サンプルタイミング線115 に信号を出す。
【００２７】（２）制御回路106は、ＤＡＣ101を使用し
てＡＤ変換するように、ＤＡＣ選択線116に信号を出
す。
てＡＤ変換するように、ＤＡＣ選択線116に信号を出
す。
【００２８】（３）制御回路106はＳ＆Ｈ出力113とセレ
クタ出力112とをコンパレータ104で比較しながら、バイ
ナリーサーチによってＡＤ変換する。
クタ出力112とをコンパレータ104で比較しながら、バイ
ナリーサーチによってＡＤ変換する。
【００２９】このようにして、第１ＤＡＣ101で入力電
圧を直線的にディジタル値に変換することができる。
圧を直線的にディジタル値に変換することができる。
【００３０】次に、このＡＤＣ100が入力信号を対数的
にディジタル値に変換する場合の動作について説明す
る。
にディジタル値に変換する場合の動作について説明す
る。
【００３１】（１）ＡＤＣ100の制御回路106は、測定電
圧入力端子109に入力した電圧をＳ＆Ｈ105で保持するよ
うに、サンプルタイミング線115 に信号を出す。
圧入力端子109に入力した電圧をＳ＆Ｈ105で保持するよ
うに、サンプルタイミング線115 に信号を出す。
【００３２】（２）制御回路106は、ＤＡＣ102を使用し
てＡＤ変換するように、ＤＡＣ選択線116 に信号を出
す。
てＡＤ変換するように、ＤＡＣ選択線116 に信号を出
す。
【００３３】（３）制御回路106はＳ＆Ｈ出力113とセレ
クタ出力112とをコンパレータ104で比較しながら、バイ
ナリーサーチによってＡＤ変換をする。
クタ出力112とをコンパレータ104で比較しながら、バイ
ナリーサーチによってＡＤ変換をする。
【００３４】このようにして、第２ＤＡＣ102で入力電
圧を対数的にディジタル値に変換することができる。本
実施例においては、制御回路106がセレクタ信号線116を
介してセレクタ103に所望の特性を持つＤＡＣを選択さ
せるための信号を出力し、選択されたＤＡＣの出力をコ
ンパレータ104でＳ＆Ｈ出力113と比較してＡＤ変換を実
施するので、ＡＤ変換時に変換特性を所望のものに切り
換えることができる。
圧を対数的にディジタル値に変換することができる。本
実施例においては、制御回路106がセレクタ信号線116を
介してセレクタ103に所望の特性を持つＤＡＣを選択さ
せるための信号を出力し、選択されたＤＡＣの出力をコ
ンパレータ104でＳ＆Ｈ出力113と比較してＡＤ変換を実
施するので、ＡＤ変換時に変換特性を所望のものに切り
換えることができる。
【００３５】次に、本発明の第２の実施例について図４
を参照して説明する。
を参照して説明する。
【００３６】図４は、本実施例のＡＤＣ400を示すブロ
ック図であり、以下、第１の実施例と異なる点について
主として説明する。但し、第１ＤＡＣ401、第２ＤＡＣ4
02、制御回路400、セレクタ403、Ｓ＆Ｈ405、及びコン
パレータ404は、夫々図１の第１ＤＡＣ101、第２ＤＡＣ
102、制御回路100、セレクタ103、Ｓ＆Ｈ105、コンパレ
ータ104に相当し、ＤＡＣ入力信号線407、バス408、測
定電圧入力端子409、ＤＡ変換出力410,411、セレクタ出
力412、Ｓ＆Ｈ出力413、コンパレータ出力414、サンプ
ルタイミング線415、ＤＡＣ選択線416は夫々図１のＤＡ
Ｃ入力信号線107、バス108、測定電圧入力端子109、Ｄ
Ａ変換出力110,111、セレクタ出力112、Ｓ＆Ｈ出力11
3、コンパレータ出力114、サンプルタイミング線115、
ＤＡＣ選択線116に相当する。
ック図であり、以下、第１の実施例と異なる点について
主として説明する。但し、第１ＤＡＣ401、第２ＤＡＣ4
02、制御回路400、セレクタ403、Ｓ＆Ｈ405、及びコン
パレータ404は、夫々図１の第１ＤＡＣ101、第２ＤＡＣ
102、制御回路100、セレクタ103、Ｓ＆Ｈ105、コンパレ
ータ104に相当し、ＤＡＣ入力信号線407、バス408、測
定電圧入力端子409、ＤＡ変換出力410,411、セレクタ出
力412、Ｓ＆Ｈ出力413、コンパレータ出力414、サンプ
ルタイミング線415、ＤＡＣ選択線416は夫々図１のＤＡ
Ｃ入力信号線107、バス108、測定電圧入力端子109、Ｄ
Ａ変換出力110,111、セレクタ出力112、Ｓ＆Ｈ出力11
3、コンパレータ出力114、サンプルタイミング線115、
ＤＡＣ選択線116に相当する。
【００３７】第１の実施例では第１ＤＡＣ101と第１Ｄ
ＡＣ102の基準電圧入力端子117は共通であったが、この
第２の実施例では、第１ＤＡＣ401は基準電圧入力端子4
17を持ち、第２ＤＡＣ402は基準電圧入力端子418を持っ
ている。
ＡＣ102の基準電圧入力端子117は共通であったが、この
第２の実施例では、第１ＤＡＣ401は基準電圧入力端子4
17を持ち、第２ＤＡＣ402は基準電圧入力端子418を持っ
ている。
【００３８】本実施例においては、上述の如く、ＤＡＣ
401,402が別個の基準電圧入力端子417,418を有するの
で、前述の第１の実施例と同様に、ＡＤ変換時に変換特
性を切り終えることができるだけでなく、更にＡＤ変換
時の基準電圧も独立に切り替えることができ、より汎用
性が高まるという利点がある。
401,402が別個の基準電圧入力端子417,418を有するの
で、前述の第１の実施例と同様に、ＡＤ変換時に変換特
性を切り終えることができるだけでなく、更にＡＤ変換
時の基準電圧も独立に切り替えることができ、より汎用
性が高まるという利点がある。
【００３９】
【発明の効果】上述したように本発明によれば、所望の
変換特性に合わせてＤＡＣを切り換えて使用するので、
ＡＤ変換した数値は所望の特性を具備するものとなり、
これをそのまま使用できる。このため、ソフトウェアで
の対数変換のように変換精度を犠牲にすることはなく、
変換精度が高い。また、ソフトウェアで変換しなす必要
がないので、ソフトウェア上での計算時間が不要となる
ため、処理時間を短くすることができると共に、メモリ
の使用量も節約できる。
変換特性に合わせてＤＡＣを切り換えて使用するので、
ＡＤ変換した数値は所望の特性を具備するものとなり、
これをそのまま使用できる。このため、ソフトウェアで
の対数変換のように変換精度を犠牲にすることはなく、
変換精度が高い。また、ソフトウェアで変換しなす必要
がないので、ソフトウェア上での計算時間が不要となる
ため、処理時間を短くすることができると共に、メモリ
の使用量も節約できる。
【図１】本発明の第１の実施例に係るＡＤＣを示すブロ
ック図である。
ック図である。
【図２】入力電圧に対して直線的なＡＤ変換をするとき
に使用されるＤＡＣの特性図である。
に使用されるＤＡＣの特性図である。
【図３】入力電圧に対して対数的なＡＤ変換をするとき
に使用されるＤＡＣの特性図である。
に使用されるＤＡＣの特性図である。
【図４】本発明の第２の実施例に係るＡＤＣを示すブロ
ック図である。
ック図である。
【図５】従来のワンチップマイコンのブロック図であ
る。
る。
100,400,503 ；ＡＤＣ
101,102,401,402 ；ＤＡＣ
103,403 ；セレクタ
104,404 ；コンパレータ
105,405 ；Ｓ＆Ｈ
106,406 ；制御回路
107,407 ；ＤＡＣ入力信号線
108,408,504 ；バス
109,409,505 ；測定電圧入力端子
110,111,410,411 ；ＤＡ変換出力
112,412 ；セレクタ出力
113,413 ；Ｓ＆Ｈ出力
114,414 ；コンパレータ出力
115,415 ；サンプルタイミング線
116,416 ；ＤＡＣ選択線
117,417,418,506 ；基準電圧入力端子
500 ；ワンチップマイコン
501 ：ＣＰＵ
502 ；ＲＯＭ
Claims (3)
- 【請求項１】 変換対象のアナログ信号をサンプリング
して保持するサンプル＆ホールド回路と、変換特性が異
なる複数のＤＡ変換回路と、このＤＡ変換回路の出力の
うち一つを選択する選択回路と、前記サンプル＆ホール
ド回路の出力と前記選択回路の出力とを比較する比較回
路と、前記選択回路による選択を制御すると共に前記比
較回路におけるＡＤ変換を制御する制御回路とを有する
ことを特徴とする逐次変換型ＡＤ変換器。 - 【請求項２】 前記ＤＡ変換回路が抵抗ラダーによって
構成されていることを特徴とする請求項１に記載の逐次
変換型ＡＤ変換器。 - 【請求項３】 前記ＤＡ変換回路が容量アレーによって
構成されていることを特徴とする請求項１に記載の逐次
変換型ＡＤ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3185702A JP3049852B2 (ja) | 1991-06-29 | 1991-06-29 | 逐次変換型ａｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3185702A JP3049852B2 (ja) | 1991-06-29 | 1991-06-29 | 逐次変換型ａｄ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514202A true JPH0514202A (ja) | 1993-01-22 |
| JP3049852B2 JP3049852B2 (ja) | 2000-06-05 |
Family
ID=16175374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3185702A Expired - Lifetime JP3049852B2 (ja) | 1991-06-29 | 1991-06-29 | 逐次変換型ａｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3049852B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232292A (ja) * | 2001-02-06 | 2002-08-16 | Nec Microsystems Ltd | Ａ／ｄ変換器 |
| US6530686B1 (en) * | 1997-12-01 | 2003-03-11 | Seiko Instruments Inc. | Differential scanning calorimeter having low drift and high response characteristics |
-
1991
- 1991-06-29 JP JP3185702A patent/JP3049852B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6530686B1 (en) * | 1997-12-01 | 2003-03-11 | Seiko Instruments Inc. | Differential scanning calorimeter having low drift and high response characteristics |
| JP2002232292A (ja) * | 2001-02-06 | 2002-08-16 | Nec Microsystems Ltd | Ａ／ｄ変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3049852B2 (ja) | 2000-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4580126A (en) | Method of testing analog/digital converter and structure of analog/digital converter suited for the test | |
| CN112688687A (zh) | 待测物理信息的获取方法、装置、计算机设备和存储介质 | |
| JP3049852B2 (ja) | 逐次変換型ａｄ変換器 | |
| JPS5828665A (ja) | 電力量計 | |
| EP0169147A2 (en) | A method and apparatus for minimizing digital-to-analog converter correction trims | |
| US5034745A (en) | Data acquisition with vernier control | |
| CN113364461A (zh) | 一种待测芯片的模数转换校准方法及系统 | |
| JPH05196657A (ja) | 交流電圧のピーク値測定法 | |
| JPS5912619A (ja) | アナログ・デイジタル変換器の自動補正方法 | |
| JPH06334523A (ja) | アナログ−ディジタル変換装置 | |
| JPS5986328A (ja) | アナログ／デジタルコンバ−タ | |
| JPH03206728A (ja) | 自己校正方式ａｄコンバータおよびそのテスト方法 | |
| CN111551771A (zh) | If芯片及其数字补偿方法 | |
| JP2002196023A (ja) | レンジ切り替え回路 | |
| JPS62111525A (ja) | Ａ−ｄ変換器 | |
| CN110380727B (zh) | 一种混合型模数转换电路装置及转换方法 | |
| JPH0452661Y2 (ja) | ||
| JPH0124985Y2 (ja) | ||
| CN113659987A (zh) | 一种信号处理装置及其方法 | |
| SU947960A1 (ru) | Двухпол рный аналого-цифровой преобразователь с автоматическим масштабированием входного сигнала | |
| SU999155A1 (ru) | Устройство дл измерени амплитуды высокочастотных сигналов | |
| SU1264204A2 (ru) | Устройство дл определени средней мощности случайных сигналов | |
| SU1211879A1 (ru) | Устройство измерени характеристики преобразовани высокоточных и быстродействующих аналого-цифровых преобразователей | |
| JPS58186841A (ja) | 対数変換装置 | |
| SU1480128A1 (ru) | Параллельно-последовательный аналого-цифровой преобразователь |