JPH0514077A - 演算追従保持増幅器 - Google Patents

演算追従保持増幅器

Info

Publication number
JPH0514077A
JPH0514077A JP3317955A JP31795591A JPH0514077A JP H0514077 A JPH0514077 A JP H0514077A JP 3317955 A JP3317955 A JP 3317955A JP 31795591 A JP31795591 A JP 31795591A JP H0514077 A JPH0514077 A JP H0514077A
Authority
JP
Japan
Prior art keywords
holding
mode
tracking
cascode device
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3317955A
Other languages
English (en)
Inventor
Robert M Stitt
エム． ステイツト ロバート
David J Kunst
ジエイ． カンスト デビツド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Tucson Corp
Original Assignee
Burr Brown Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burr Brown Corp filed Critical Burr Brown Corp
Publication of JPH0514077A publication Critical patent/JPH0514077A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 本発明の目的は、高周波信号に追従し、保持
段階での値の減耗を最小に維持する能力を有する、複雑
性を低減された追従保持回路を提供することである。 【構成】 本発明の追従保持回路の構成は、追従モード
カスコード装置とその切離手段及び保持モードカスコー
ド装置とその投入手段を有する差動入力段、出力信号が
得られ入力段へのフィードバックを生じさせるための位
相補償コンデンサを有する差動第２段から成る。 【効果】 入力段カスコード装置とそのスイッチ手段及
びバイアス電流削除ネットワークにより、保持用コンデ
ンサとして使用される時の位相補償コンデンサの減衰特
性と高速応答特性を大いに改善した。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、追従保持増幅器及びサ
ンプルホールド増幅器の一般の分野に属するものであ
る。特に本発明は、演算の保持モードにおいて、標準的
演算増幅器配置の位相補償コンデンサを保持コンデンサ
として利用する、新しい追従保持増幅器回路を提供する
ものである。
【０００２】
【従来の技術】追従保持増幅器の一般目的は、アナログ
入力信号に正確に追従し、規定時間毎に、入力信号の瞬
時値を或る一定時間、その出力側に正確に保持して置く
ことである。信号調整用のこの形態が、多段動作のＡＤ
変換手段前段階用に、実質的に付与のアナログ信号ＡＤ
変換器入力を一定に保持して変換品質の大幅改善を図る
ためには、特に重要である。多段動作のＡＤ変換の速度
と精度は、適切なサンプルホールド回路を用いれば、振
幅のオーダーによって増加し得る。このようにして、変
化するアナログ信号が追従され、選ばれた指定間隔での
一連のアナログ信号値が、ＡＤ変換器によるディジタル
表示へ変換中、一定に保たれる。追従保持及びサンプル
ホールド装置は、本質的には同一機能を演じるが、サン
プル時間が、後者の装置では短く固定的であるのに対し
て、前者の装置では随意的で長い。それ故に、追従保持
装置は、一般にサンプルホールド装置として使えるが、
その逆は必ずしも成立たない。
【０００３】伝統的追従保持回路は、典型的にはスイッ
チ回路を取囲み、１個以上の増幅器を有するコンデンサ
を多数保持している。この一般表現の技術的範囲内で、
種々なトポロジーが特定アプリケーションに対する回路
動作の改善に向けて開発されて来た。例えば、コックス
（Ｃｏｘ）に付与された米国特許Ｎｏ．３，８３８，３
４６（１９７４）は、低域通過フィルタ用保持コンデン
サを使い、直流電流オフセットなしでバイポーラ入力信
号に直接応答すべく設計されたサンプルホールド回路に
ついて述べている。入力信号が上昇カーブを描く時には
１個の演算増幅器と１対のダイオードが、入力信号が下
降カーブを描く時には他の１個の演算増幅器と１対のダ
イオードが、夫々入力信号に応答して導通する。採取さ
れた標本信号は、保持期間中コンデンサに保持され、コ
ンデンサの漏洩は、保持期間中、非導通状態にさせられ
た２対のダイオードによって防止される。
【０００４】コンサンド（Ｃｏｎｓａｎｄ）他に付与さ
れた米国特許Ｎｏ．４，３７０，５７２（１９８３）
は、シングルエンド処理上の固有誤差を最小化するため
に、アナログ信号を差動的に処理するサンプルホールド
回路を示している。この回路は、１対の保持コンデンサ
に接続された１対のアナログ信号線上にアナログ差信号
を供給する２個の入力増幅器と、これらのコンデンサと
結合して採取されるアナログ標本出力信号の供給用入力
を有する差動出力増幅器、及びアナログ信号線を１対の
保持コンデンサに選択的に接続するためのスイッチ手段
を備える。アナログ信号差処理のため、両方のコンデン
サの電荷を増やしたり、あるいは減らしたりする傾向を
持つ出力増幅器の引込み入力電流によって生ずる誤差
は、適切なバランス回路によって除去される。同様に、
保持モードの間、保持コンデンサの１つに繋がれたスイ
ッチングエネルギーが、別の保持コンデンサに繋がれた
バランシングエネルギーによって反作用を受ける傾向が
ある。
【０００５】米国特許Ｎｏ．４，７７９，０１２（１９
８８）において、モスコビキ（Ｍｏｓｃｏｖｉｃｉ）
は、システム中で使われている演算増幅器の第１入力の
好ましからざる影響を相殺するための演算増幅器第２入
力に対し、補償信号追加用の付加スイッチ手段の付いた
追従保持増幅器を開示している。その結果、より短い整
定時間と、それに応じたＡＤ変換装置のより高い変換周
波数とを有する回路がもたらされた。
【０００６】ソーン（Ｓｏｎｅ）に付与された米国特許
Ｎｏ．４，８０６，７９０（１９８９）は、保持モード
中、保持コンデンサの電圧レベルを一定に保つためのク
ランプ回路を有するサンプルホールド装置を図解する。
充電トランジスタのターンオフをもたらすのに作動する
電圧クランプ手段を用い、充電トランジスタのベースノ
ードを予め設定された値に保つことによって、これは達
成される。この様にコンデンサは、出力ノードでの電圧
ドリフトの減少によって、駆動トランジスタに対してだ
けベース電流を供給する。
【０００７】最後に、米国特許Ｎｏ．４，８４５，３８
２（１９８９）において、イオウザン（Ｅｏｕｚａｎ）
他は、２個の同一並列サンプルホールド回路を差動増幅
器に組合わせた、サンプルホールド装置を図解する。採
取されるべき標本信号が第１サンプルホールド回路の入
力側に印加されるのに対して、直流電圧が他方のサンプ
ルホールド回路入力側に印加され、両者共、同一制御パ
ルスで制御される。結果として、差動増幅器出力側で与
えられる採取標本信号は、純粋信号、即ち、第１サンプ
ルホールド回路による混信信号の正味信号となる。
【０００８】図１は、単一ゲイン演算増幅器の典型配置
を示す単純化回路図で、在来形単純化表示の第２段差動
増幅器１０が、出力ノード１６と演算増幅器の反転側入
力ノード１２との間を繋いでいるフィードバック位相補
償コンデンサ２０を備えている。第２位相補償コンデン
サ３０は、非反転側入力ノード１４と基準アース電圧Ｇ
との間を繋いでいて、要求の位相補償を生じさせるため
に２つのコンデンサ２０及び３０は、通常は実質的に等
しくなるように選定される。差動増幅器の入力段には、
典型的には、２個の抵抗器４８と５８、２個のｎ−ｐ−
ｎ形バイポーラトランジスタ４０と５０、及びプラス
（＋Ｖ）の電源軌条１００とマイナス（−Ｖ）の電源軌
条１０２との間の電流源６０が具備される。第１ｎ−ｐ
−ｎ形バイポーラトランジスタ４０のベースが、外部電
源から本増幅器への可変アナログ入力信号Ｖ(ｉｎ）供
給用入力端子４４と接続されるのに対して、そのコレク
タは、抵抗器４８を介してプラスの電源軌条へ、及び第
２段差動増幅器１０の反転側入力ノード１２へと接続さ
れ、又、そのエミッタは、定電流源６０を介してマイナ
スの電源軌条へ接続される。第２ｎ−ｐ−ｎ形バイポー
ラトランジスタ５０のベースが、第２段差動増幅器１０
の出力ノードに、直接負帰還の形で接続されるのに対し
て、そのコレクタは、抵抗器５８を介してプラスの電源
軌条へ、及び第２段差動増幅器１０の非反転側入力ノー
ド１４へと接続され、又、そのエミッタは、同様に定電
流源６０を介してマイナスの電源軌条へ接続される。使
用上では、この２つのトランジスタには、リニアダイナ
ミックオペレーションのための適切なバイアスが加えら
れるので、全てのコンポーネントが作動し、ノード１６
の出力電圧Ｖ(ｏｕｔ）が１００％フィードバックの故
に、入力端子４４における入力電圧Ｖ(ｉｎ）の値に厳
密に追従する。特殊応用に要求されるであろう別の伝達
函数発生のためには、当業者には良く知られている別の
フィードバック接続が、利用可能である。
【０００９】
【発明が解決しようとする課題】米国特許の流れにも見
られるように、より高速、より高精度及び低休止電力並
びに低原価を実現するため、最小コンポーネント数で低
複雑性の追従保持装置に対するニーズが、尚存在してい
る。ここに描かれる新しいトポロジーは、この様な成果
を挙げることを指向するものである。
【００１０】それ故、高周波信号に追従し、保持段階で
の値の減耗を最小に維持する能力を有する、複雑性を低
減された追従保持回路の提供が、本発明の重要な目的で
ある。
【００１１】本発明の他の１つの目的は、この回路が、
高速で低ひずみでの追従モードから保持モードへの切替
能力を持つようにすることである。
【００１２】本発明の他の１つの目標は、保持モード動
作中の低出力インピーダンス維持能力を有する回路開発
である。
【００１３】本発明の更なる目標は、保持モード動作中
の出力へのフィードスルーが最小になるような追従保持
装置を開発することである。
【００１４】本発明の更にもう１つの目的は、追加処理
なしで、半導体基板上に追従保持装置を実現するのに適
したものとすることである。
【００１５】更に又、本発明の目的は、標準的演算増幅
器に対しても一般的に応用可能な、標準フィードバック
ネットワーク配置と共に使用可能な、優れた動作特性を
有する演算追従保持増幅器を開発することにある。
【００１６】本発明の更なる目的は、技術的に現在知ら
れている種々な実装工程に適合させるため、多様な設計
及び物理的実現に対して同一の一般概念適用を可能にす
ることである。
【００１７】本発明の尚もう１つの目的は、経済的にも
商業的にも実行可能な方法で上記目標を実現することに
ある。これは、既に開放市場での利用が可能であるか或
いは競争力のある価格で開発可能な単純コンポーネント
や製造方法を活用して実現される。
【００１８】
【課題を解決するための手段】本発明は、図１の基本回
路に対して、追従保持の仕掛けを設けるための、差動増
幅器入力段の位相補償コンデンサ２０及び３０の隔離用
スイッチ手段を接続したものである。
【００１９】本発明の追従保持回路は、同一コンデンサ
が、位相補償用及び差動保持用コンデンサとして使用さ
れている１台の演算増幅器から構成されている。回路
は、抵抗器クランプ回路と組合せた電流操作を通じて、
ベース−エミッタ接合間に逆バイアスを掛けて入力段ト
ランジスタをターンオフし、それによって追従から保持
モードにスイッチされる。保持モード中の低出力インピ
ーダンスは、差動補償パスの片割れを出力側に接続する
ことによって維持される。フィードスルーは、本装置の
第１段の入力装置をカスコード接続とし保持モード中は
カスコード装置をターンオフして除去する。バイアス電
流による保持コンデンサの減衰は、本装置の第２段での
電流削除ネットワークによって最小化される。
【００２０】種々な実装工程に適合し、多様な設計及び
物理的実現に対して同一の一般概念適用を可能にする目
標向けにここに記載した装置は、バイポーラトランジス
タ或いはその他の同等なデバイス、例えば、接合電界効
果トランジスタ、金属酸化物半導体電界効果トランジス
タ或いはＭＯＳと一般に業界で呼ぶデバイスを使って、
当業者には明白である回路選択を行えば、実現可能であ
る。
【００２１】
【作用】本発明では、従来の技術を示す図１の基本回路
に、演算の保持モード時の差動入力段隔離用スイッチ手
段を設けるので、基本回路中に含まれている位相補償コ
ンデンサが、差動保持用コンデンサとしても活用可能に
なる。差動入力段隔離用スイッチ手段としてトランジス
タを用いたカスコード装置を使用して、抵抗器クランプ
回路と組合せた電流操作によるバイアス操作により、タ
ーンオン、ターンオフが可能となり、保持モード時のフ
ィードスルーを大いに低減することが可能になる。
【００２２】差動第２段にバイアス電流削除ネットワー
クを追加することにより、バイアス電流による保持用コ
ンデンサの減衰を防止できる。プラスの電源軌条バイア
ス線へのフィードバック付低インピーダンスマイナス電
源軌条バイアス線は、過渡応答及びひずみ特性の改善に
大いに役立つ。
【００２３】
【実施例】図２は、電流操作と抵抗器クランプ回路を使
って本装置の入力段をターンオフすると云う本概念の、
実施上で要求される回路形態の単純化図を説明する。本
装置の第１段を通る電流の流れは、定電流源６０を介し
てマイナスの電源軌条１０２に接続されている１組のｎ
−ｐ−ｎバイポーラトランジスタ７０、７２、７４、７
６により制御される。トランジスタ７４のコレクタは、
本装置の第１段トランジスタ４０、５０のエミッタに接
続され、ベースは、一定しきい電圧源７８によって、順
方向バイアス電圧に保持される。トランジスタ４０と５
０のコレクタは、更に、ｐ−ｎ−ｐバイポーラトランジ
スタ４６と５６のコレクタに夫々接続され、トランジス
タ４６と５６のエミッタは、順次、ノード４７と５７を
介して抵抗器４８と５８に夫々繋がり、更にプラスの電
源軌条１００へと接続される。トランジスタ４６と５６
のベースノードは、本装置の第２段の差動増幅器１０の
中の共通エミッタノード（図４ではノード８６として示
されている）に繋がれ、それによって駆動される。トラ
ンジスタ７４を駆動するのと同一の一定しきい電圧源７
８によって、そのエミッタに順バイアスを掛けられてい
るトランジスタ７６のコレクタは、直接、プラスの電源
軌条１００に繋がれ、エミッタは、定電流源６０に接続
される。かくして、定電流源６０からの電流の一部は、
トランジスタ７４を通って流れ、残りの電流は、トラン
ジスタ７６を通って流れる。最後に、本装置の入力段の
２個のブランチは、又、ノード４７と５７を通り、夫々
２個のｎ−ｐ−ｎバイポーラトランジスタ７０と７２を
介して定電流源６０に接続され、トランジスタ７０と７
２は、そのバイアス電圧に作用を及ぼす制御入力Ｖ(Ｔ
／Ｈ）によって駆動される。
【００２４】図２から次のことが理解できよう。即ち、
ノード７１の制御電圧Ｖ(Ｔ／Ｈ）が一定しきい電圧源
７８に対して低い場合には、２個のｎ−ｐ−ｎバイポー
ラトランジスタ７０と７２に逆バイアスが掛かり、有効
回路は、トランジスタ７６を介したスローアウェイ電流
パスを追加した形の図１の回路に縮小することになり、
その中では定電流源６０を通して流れる電流の一部が、
本装置の第１段を通して操作され、装置は追従モードで
動作する。この様にして、端子１６における出力信号Ｖ
(ｏｕｔ）は、入力端子４４における入力信号Ｖ(ｉｎ）
に追従する。制御信号Ｖ(Ｔ／Ｈ）が高い時には、トラ
ンジスタ７０と７２はターンオンし、そのエミッタ電圧
を増大させる原因となり、それが又順次トランジスタ７
４と７６をターンオフさせる原因となり、本装置の第１
段を通って流れる電流を中断する。結果として、トラン
ジスタ７０と７２を通じて操作されるトータルの電流
は、以前トランジスタ７４と７６を通って流れていた電
流に等しく、抵抗器４８と５８を通って流れる電流の合
計は、以前トランジスタ７６を通って流れていたスロー
アウェイ電流に等しい量だけ、増加することになる。こ
の電流追加分が、ノード４７と５７の電圧を引き下げ、
それ故、ｐ−ｎ−ｐバイポーラトランジスタ４６と５６
のエミッタ端子の電圧をも引き下げるのに対して、トラ
ンジスタ４６と５６のベース電圧は、コンデンサ２０と
３０によって保持されているので、これらのトランジス
タも又、ターンオフされる。この条件では、コンデンサ
２０と３０を含む追従保持装置の第２段は入力側から隔
離され、装置は保持モードで差動する。出力端子１６に
現れる信号は、追従モード動作中に位相補償コンデンサ
２０と３０に累積された電圧に等しく、そのコンデンサ
は今度は、保持コンデンサとして機能している。理想的
には、これらのコンデンサは、ディジタル形態への変換
あるいはその他の下流での応用期間中ずっとその電圧で
一定に保たれているべきものである。実用上では、コン
デンサ減衰と交流のフィードスルーとが、保持期間中の
出力電圧変化の原因となっている。
【００２５】保持モード中のフィードスルーを最小化す
るために、図３に示すよう、ｎ−ｐ−ｎバイポーラトラ
ンジスタによる本装置入力段でのカスコード接続が利用
される。トランジスタ４３と５３は、夫々、トランジス
タ４０と５０のコレクタ端子と、それに対応するトラン
ジスタ４６と５６のコレクタ端子との間でカスコード接
続されている。これらの本装置の入力段での追従モード
カスコード装置は、トランジスタ４０と５０を通って来
る入力信号の容量結合の結果生ずるフィードスルーか
ら、本装置の第２段を保持期間中ターンオフして隔離す
るために用意されている。追従及び保持モードの間で夫
々、追従モードカスコード接続トランジスタ４３と５３
をスイッチオンオフするために、これらの装置のベース
電圧は、抵抗器クランプ回路と共に電流操作によって制
御される。従って図３に示すように、２個のｎ−ｐ−ｎ
バイポーラトランジスタ４１と５１が、夫々、ノード４
７及び５７とトランジスタ７０及び７２との間の回路に
追加され、モードで交替する保持期間中の保持モードカ
スコード装置を準備するためのトランジスタ４３と５３
にエミッタ結合されている。プラスの電源軌条１００か
らの定電圧電源７７が、夫々、実質的に同一抵抗値の抵
抗器８０と８１を介してノード８２と８３に接続され、
そこから順にカスコードトランジスタ対４１と５１、及
び４３と５３のベースに、夫々接続される。ノード８２
と８３は、夫々、ｎ−ｐ−ｎバイポーラトランジスタ７
５と７３のコレクタ端子に接続され、このトランジスタ
７５と７３は、エミッタ端子とマイナスの電源軌条１０
２との間に繋がれた定電流源６４へ給電する。当業者に
とっては明白な様に、制御電圧Ｖ(Ｔ／Ｈ）が小さく、
トランジスタ７３がターンオフされている時は、ノード
８３における電圧が、定電圧電源７７によって順方向バ
イアスのレベルに保持されるのに対して、ノード８２に
おける電圧は、一定しきい電圧源７８により順バイアス
が掛けられているトランジスタ７５を通って流れる電流
で生ずる抵抗器８０の電圧降下と、定電圧電源７７の電
圧とが加わって、低い値に保たれる。制御電圧Ｖ(Ｔ／
Ｈ）が高い時は、トランジスタ７３及び７５が夫々、タ
ーンオン、ターンオフされ、ノード８５を通って流れる
電流は、抵抗器８０から抵抗器８１へと移される結果と
なり、それに伴って、ノード８２及び保持モードのカス
コードトランジスタ対４１と５１のベースにおける電圧
上昇と、ノード８３及び追従モードのカスコードトラン
ジスタ対４３と５３のベースにおける電圧低下とを生ず
ることになる。この様にして、保持モードへの切替えの
ため制御信号Ｖ(Ｔ／Ｈ）を高くすると、保持モードの
カスコードトランジスタ４１と５１は、ノード４７及び
５７と夫々のスイッチ装置トランジスタ７０及び７２と
の接続を果たすべくターンオンされ、その結果、ノード
４７及び５７における電圧を、上述の様に引き下げるこ
とが可能となる。同時に、ノード８３における電圧低下
が、追従モードのカスコードトランジスタ４３と５３を
ターンオフさせ、このトランジスタが、コンデンサ２０
及び３０と本装置の第２段とを、保持モードにおける入
力信号のフィードスルーから隔離することになる。
【００２６】図３で略図形で示す様に、バイアス電流削
除ネットワーク６６も又、本装置の第２段の入力バイア
ス電流によるコンデンサ２０と３０の減衰率を下げるた
めに、本装置の第２段入力側に当業者なら誰でもよく知
っている手段を用いて準備されている。コンデンサ減衰
が、本装置第２段の共通モードゲインによる出力誤差の
原因となるが故に、これは望ましいことである。バイア
ス電流削除ネットワークは、本装置の入力段のバイアス
電流減少のために、バイポーラトランジスタ演算増幅器
の入力段側で共通的に使用されている。本発明では、コ
ンデンサ減衰制御のために、それを本装置の第２段で使
用する。この様にして、回路が追従から保持モードへ切
替えられる時には本装置の入力段がターンオフされてコ
ンデンサが本装置の第２段の入力差電圧を保存すること
になり、従って、本装置の出力は、切替え瞬間の値を保
つことになる。
【００２７】図４は、低寄生容量と高速切替えをもたら
す、ベース−エミッタ接合の逆バイアススイッチを使用
した本発明による演算追従保持増幅器の、より詳細な回
路図を示す。それに相当する追従保持装置は、信号パス
には非常に少ないコンポーネントを持つだけなので、シ
ンプルな低原価品、低要求休止電力、高速応答、異例の
精度を実現する。従来形設計の追従保持装置と比較する
と、本発明による装置は、直線性、共通モード除去率、
電力供給除去率、ひずみ率、フィードスルー、及び整定
時間の領域における大きさを数オーダ改善すると云う、
感動的な動作特性を示してくれた。図４の回路図に示さ
れる様に、図３の差動増幅器段１０は、本装置の第２段
及び出力段から構成される。本装置の第２段は、ｐ−ｎ
−ｐバイポーラトランジスタ８８と９８から構成され、
夫々、ｎ−ｐ−ｎバイポーラトランジスタのミラー装置
８７と９７によって活動状態に入れられる。トランジス
タ８８と９８の共通エミッタノード８６は、追従モード
中のバイアス掛けフィードバックループ提供用に、トラ
ンジスタ４６と５６のベース端子に接続される。トラン
ジスタ８８と９８は、エミッタホロワｎ−ｐ−ｎバイポ
ーラトランジスタ８９と９９により夫々駆動され、この
トランジスタ８９と９９は、順に入力段で駆動される。
付加バッファ段１１は、ノード１６の本装置第２段出力
と、ノード１８の演算追従保持増幅器出力の間のネット
ワークに追加される。ノード１８の出力信号は、入力段
の負側入力端子に直接フィードバックされる（が、以下
に述べる如く、他のフィードバック配列が可能なのは明
らかである）。出力ノードは、又、保持モード中、低出
力インピーダンス保持用にフィードバックループを閉じ
るための、差動補償コンデンサの片割れ２０に接続され
る。上述の如く、エミッタホロワトランジスタ８９と９
９に対するバイアス電流削除ネットワーク６６が、保持
期間中のコンデンサ減衰率低減のために使用される。
【００２８】本発明のバイアス掛け回路最適化の過程
で、プラスの電源軌条バイアス線へのフィードバック付
の、低インピーダンスのマイナス電源軌条バイアス線
が、より良好な過渡応答とひずみ低減の効果をもたらす
のを発見したのは、意外であった。図４は、定電流源６
０用のマイナス電源軌条バイアスネットワークと、定電
流源６２用のプラス電源軌条バイアスネットワークとの
間のフィードバック線１０４を図解しているが、このフ
ィードバック線は、本装置における明白な動作改善をも
たらしている。最後に、当業者には明白であろうが、電
流源６１、６３、６５が本回路図を完成させるために概
略形で図解されている。本発明の範囲内で、回路の正常
機能を維持させるための、これらと同等の多数の電流レ
ベル及びパラメータ突き合せ要求処理用の詳細回路修飾
設計は可能と推測される。ここに述べた電子回路アーキ
テクチャーは、モノシリック製造に適しており、現在利
用可能なコンポーネントを使って、そっくりその儘組立
てることが可能である。他方、当業者なら誰でも２者択
一的なコンポーネント、例えば電界効果トランジスタ或
いはＭＯＳと一般に業界で呼ばれるトランジスタのよう
な同等デバイスを使って本発明を実用する回路設計を容
易に行なうことができるであろう。
【００２９】本発明のトポロジーは、追従保持装置或い
は従来形演算増幅器のいづれとしても使用可能な、優れ
た特性を有する演算追従保持増幅器を生み出した。従っ
て、反転増幅、非反転増幅、総和、微分、積分、その他
従来形演算増幅器で使われた構成を含む種々な伝達函数
を生み出すために、既知の原理に従って、この演算追従
保持増幅器を採用するのが適当である。
【００３０】既述の如き詳細回路設計、ステップ及び材
料での種々な変化はここに図解し、特許請求の範囲で定
義した本発明の原理と範囲の中で、当業者なら誰でも作
り出すかも知れない。現在の本発明を一番実際的で好ま
しいと思われる具体例で示し記述したけれども、本発明
の技術的範囲内でのそれからの乖離があり得ることも認
識しているので、本発明は、ここに開示された詳細だけ
に限定すべきではなく、如何なる等価の装置及び方法を
も全て包含するように特許請求の全範囲と一致させるべ
きである。
【００３１】
【発明の効果】本発明では、従来の技術を示す図１の基
本回路に、保持モード時差動入力段を隔離するためのト
ランジスタを用いたカスコード装置を２段に配し、更に
差動第２段の入力側にバイアス電流削除ネットワークを
配することにより、保持モード時の差動第２段入力側の
フィードスルー及びバイアス電流を大いに低減して、保
持用コンデンサの減衰防止に大きな効果をもたらし、基
本回路中に含まれている位相補償コンデンサを保持用コ
ンデンサとして兼用可能にした。低寄生容量と高速切替
えをもたらす、ベース−エミッタ接合の逆バイアススイ
ッチの使用により、信号パスには非常に少ないコンポー
ネントを持つだけなので、シンプルな低原価品、低要求
休止電力、高速応答、異例の精度を実現、プラスの電源
軌条バイアス線へのフィードバック付低インピーダンス
マイナス電源軌条バイアス線の使用と共に、直線性、共
通モード除去率、電力供給除去率、ひずみ率、フィード
スルー、整定時間及び過渡応答の動作特性に、数オーダ
の改善を見るに至っている。勿論追加処理をすることな
しに、半導体基板上での本発明による追従保持装置の実
現を可能としている。
【図面の簡単な説明】
【図１】位相補償コンデンサ付の演算増幅器の典型的な
配置を示す回路図である。
【図２】図１の回路中の位相補償コンデンサを保持コン
デンサとしても利用する本発明の追従保持形態を示す回
路図で、その中で演算の追従・保持モード間切替用の電
流操作と抵抗器クランプの使い方が図解されている。
【図３】本発明による演算追従保持装置の、より完成し
た概略図で、信号路中のカスコード装置の使い方と、保
持モード時のフィードスルーを避けるためのカスコード
装置隔離用回路とを図解する。
【図４】図３の本発明の具体例を、より詳細にした概略
図で、本装置第２段のバイアス電流削除ネットワーク、
及び整定時間とひずみ改善のためのマイナス電源軌条バ
イアス線からプラスの電源軌条バイアス線へのフィード
バックグループを含んでいる。
【符号の説明】
１０ 差動増幅器 １１ 付加バッファ段 １２ 差動増幅器の反転側入力ノード １４ 差動増幅器の非反転側入力ノード １６ 出力ノードと出力端子 １８ 装置出力ノードと出力端子 ２０ 補償コンデンサ ３０ 補償コンデンサ ４０ バイポーラトランジスタ ４１ ｎ−ｐ−ｎバイポーラトランジスタ ４３ トランジスタ ４４ 入力端子 ４６ ｐ−ｎ−ｐバイポーラトランジスタ ４７ ノード ４８ 抵抗器 ５０ バイポーラトランジスタ ５１ ｎ−ｐ−ｎバイポーラトランジスタ ５３ トランジスタ ５６ ｐ−ｎ−ｐバイポーラトランジスタ ５７ ノード ５８ 抵抗器 ６０ 定電流源 ６１ 電流源 ６２ 定電流源 ６３ 電流源 ６４ 定電流源 ６５ 電流源 ６６ バイアス電流削除ネットワーク ７０ ｎ−ｐ−ｎバイポーラトランジスタ ７１ ノード（制御電圧入力ノード） ７２ ｎ−ｐ−ｎバイポーラトランジスタ ７３ ｎ−ｐ−ｎバイポーラトランジスタ ７４ ｎ−ｐ−ｎバイポーラトランジスタ ７５ ｎ−ｐ−ｎバイポーラトランジスタ ７６ ｎ−ｐ−ｎバイポーラトランジスタ ７６ 定電圧電源 ７８ 一定しきい電圧源 ８０ 抵抗器 ８１ 抵抗器 ８２ ノード ８３ ノード ８５ ノード ８６ 共通エミッタノード ８７ ｎ−ｐ−ｎバイポーラトランジスタ ８８ ｐ−ｎ−ｐバイポーラトランジスタ ８９ ｎ−ｐ−ｎバイポーラトランジスタ ９７ ｎ−ｐ−ｎバイポーラトランジスタ ９８ ｐ−ｎ−ｐバイポーラトランジスタ ９９ ｎ−ｐ−ｎバイポーラトランジスタ １００ プラスの電源軌条 １０２ マイナスの電源軌条 １０４ 電源軌条バイアスネットワーク間フィードバッ
ク線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デビツド ジエイ． カンスト アメリカ合衆国，アリゾナ州 85745，ト ウーソン，ウエスト カール ガーデニア ス 3000

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 出力信号がアナログ入力信号に追従する
    演算の追従モードと、前記出力信号が指令でその値を保
    持する演算の保持モードとの間で切替可能な、以下のも
    のを包含する、演算追従保持増幅器回路： (ａ)前記アナログ入力信号が加えられる差動入力段、 (ｂ)前記出力信号が得られ、前記差動入力段へのフィー
    ドバックを生じさせるための内部の差動位相補償コンデ
    ンサを有する差動第２段、及び (ｃ)前記演算追従保持増幅器が保持モードで動作し、前
    記差動位相補償コンデンサが指令によって前記出力信号
    保持のための差動保持コンデンサとして使われる場合
    に、前記差動入力段のターンオフに用いられるスイッチ
    手段。
  2. 【請求項２】 請求項１において、前記差動入力段のタ
    ーンオフ用の前記スイッチ手段が、前記演算追従保持増
    幅器回路の保持モードへの切替えのための逆バイアスバ
    イポーラトランジスタ接合を包含した、演算追従保持増
    幅器回路。
  3. 【請求項３】 請求項２において、前記バイポーラトラ
    ンジスタ接合が、電流操作によって逆バイアスを掛けら
    れるような、演算追従保持増幅器回路。
  4. 【請求項４】 請求項３において、前記バイポーラトラ
    ンジスタ接合が、抵抗器クランプ回路と組合せた電流操
    作によって逆バイアスを掛けられるような、演算追従保
    持増幅器回路。
  5. 【請求項５】 出力信号がアナログ入力信号に追従する
    演算の追従モードと、前記出力信号が指令でその値を保
    持する演算の保持モードとの間で切替可能な、以下のも
    のを包含する、演算追従保持増幅器回路： (ａ)前記アナログ入力信号が加えられる差動入力段、 (ｂ)前記出力信号が得られ、前記差動入力段へのフィー
    ドバックを生じさせるための内部の差動位相補償コンデ
    ンサを有する差動第２段。 (ｃ)前記演算追従保持増幅器が保持モードで動作し、前
    記差動位相補償コンデンサが指令によって前記出力信号
    保持のための差動保持コンデンサとして使われる場合
    に、前記差動入力段のターンオフに用いられるスイッチ
    手段、及び (ｄ)差動入力段の追従モードカスコード装置と、保持モ
    ードにおけるフィードスルー低減用の前記追従モードカ
    スコード装置切離手段。
  6. 【請求項６】 請求項５において、更に以下のものを備
    える、演算追従保持増幅器回路：(ｅ)差動入力段の保持
    モードカスコード装置と、保持モードにおける更なるフ
    ィードスルー低減用の前記保持モードカスコード装置投
    入手段。
  7. 【請求項７】 請求項６において、前記追従モードと保
    持モードのカスコード装置が、バイポーラトランジスタ
    接合を包含し、保持モードでのフィードスルー低減用の
    前記追従モードカスコード装置切離用と前記保持モード
    カスコード装置投入用の前記手段が、前記追従モードカ
    スコード装置のベース−エミッタ接合逆バイアスと同時
    発生的保持モードカスコード装置のベース−エミッタ接
    合順バイアスとで構成されるような、演算追従保持増幅
    器回路。
  8. 【請求項８】 請求項７において、保持モード期間中、
    前記追従モードカスコード装置のベース−エミッタ接合
    の前記逆バイアスと同時発生的前記保持モードカスコー
    ド装置のベース−エミッタ接合の前記順バイアスとが電
    流操作によって達成されるような、演算追従保持増幅器
    回路。
  9. 【請求項９】 請求項８において、保持モード期間中、
    前記追従モードカスコード装置のベース−エミッタ接合
    の前記逆バイアスと同時発生的前記保持モードカスコー
    ド装置のベース−エミッタ接合の前記順バイアスとが抵
    抗器クランプ回路と組合せた電流操作によって達成され
    るような、演算追従保持増幅器回路。
  10. 【請求項１０】 請求項４において、更に以下のものを
    備える、演算追従保持増幅器回路：(ｄ)差動入力段の追
    従モードカスコード装置と、保持モードにおけるフィー
    ドスルー低減用の前記追従モードカスコード装置切離手
    段。
  11. 【請求項１１】 請求項１０において、更に以下のもの
    を備える、演算追従保持増幅器回路：(ｅ)差動入力段の
    保持モードカスコード装置と、保持モードにおける更な
    るフィードスルー低減用の前記保持モードカスコード装
    置投入手段。
  12. 【請求項１２】 請求項６において、前記差動入力段の
    ターンオフ用の前記スイッチ手段が、前記演算追従保持
    増幅器の保持モードへの切替えのための逆バイアスバイ
    ポーラトランジスタ接合を包含し、前記バイポーラトラ
    ンジスタ接合が、抵抗器クランプ回路と組合せた電流操
    作によって逆バイアスを掛けられるような、演算追従保
    持増幅器回路。
  13. 【請求項１３】 請求項１２において、前記追従モード
    と保持モードのカスコード装置が、バイポーラトランジ
    スタ接合を包含し、保持モードでのフィードスルー低減
    用の前記追従モードカスコード装置切離用と前記保持モ
    ードカスコード装置投入用の前記手段が、抵抗器クラン
    プ回路と組合せた電流操作による前記追従モードカスコ
    ード装置のベース−エミッタ接合逆バイアスと同時発生
    的保持モードカスコード装置のベース−エミッタ接合順
    バイアスとで構成されるような、演算追従保持増幅器回
    路。
  14. 【請求項１４】 請求項１３において、更に以下のもの
    を備える、演算追従保持増幅器回路： (ｆ)差動第２段装置内のバイアス電流による前記保持コ
    ンデンサ減衰の最小化用に、前記差動第２段内バイアス
    電流削除を提供する手段。
  15. 【請求項１５】 請求項１４において、更に以下のもの
    を備える、演算追従保持増幅器回路： (ｇ)前記差動入力段における低インピーダンスのマイナ
    ス電源軌条バイアス線と、前記差動第２段におけるプラ
    ス電源軌条バイアス線との間のフィードバックループ。
  16. 【請求項１６】 請求項６において、前記差動入力段及
    び前記追従モードと保持モードのカスコード装置のター
    ンオフ用前記スイッチ手段が、抵抗器クランプ回路と組
    合せた電流操作によってターンオフされる接合電界効果
    トランジスタを包含する、演算追従保持増幅器回路。
  17. 【請求項１７】 請求項６において、前記追従モードと
    保持モードのカスコード装置が金属酸化物半導体電界効
    果トランジスタを包含し、保持モードでのフィードスル
    ー低減用の前記追従モードカスコード装置切離用と前記
    保持モードカスコード装置投入用の前記手段が、前記追
    従モードカスコード装置のゲート−ソース接合のターン
    オフと同時発生的前記保持モードカスコード装置のゲー
    ト−ソース接合のターンオンとで構成されるような、演
    算追従保持増幅器回路。
JP3317955A 1990-12-26 1991-12-02 演算追従保持増幅器 Pending JPH0514077A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/633,078 US5130572A (en) 1990-12-26 1990-12-26 Operational track-and-hold amplifier
US633,078 1990-12-26

Publications (1)

Publication Number Publication Date
JPH0514077A true JPH0514077A (ja) 1993-01-22

Family

ID=24538197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3317955A Pending JPH0514077A (ja) 1990-12-26 1991-12-02 演算追従保持増幅器

Country Status (5)

Country Link
US (1) US5130572A (ja)
JP (1) JPH0514077A (ja)
KR (1) KR920013885A (ja)
DE (1) DE4142826A1 (ja)
GB (1) GB2251996B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5315170A (en) * 1992-06-23 1994-05-24 Raytheon Company Track and hold circuit
FR2708134A1 (fr) * 1993-07-22 1995-01-27 Philips Electronics Nv Circuit échantillonneur différentiel.
DE4416981A1 (de) * 1994-05-13 1995-11-16 Philips Patentverwaltung Schaltungsanordnung mit einer Gesamtübertragungsfunktion
JP2570185B2 (ja) * 1994-07-08 1997-01-08 日本電気株式会社 サンプルホールド回路
US5689201A (en) * 1995-08-08 1997-11-18 Oregon State University Track-and-hold circuit utilizing a negative of the input signal for tracking
US5734276A (en) * 1996-02-20 1998-03-31 Motorola, Inc. Circuit and method for reducing distortion in a track and hold amplifier
JPH10188589A (ja) * 1996-12-26 1998-07-21 Canon Inc サンプル・ホールド回路
US6037891A (en) * 1998-02-23 2000-03-14 Motorola, Inc. Low power serial analog-to-digital converter
US6573853B1 (en) * 2002-05-24 2003-06-03 Broadcom Corporation High speed analog to digital converter
US7019679B2 (en) * 2002-05-31 2006-03-28 Broadcom Corporation Multiplexer with low parasitic capacitance effects
US7187595B2 (en) * 2004-06-08 2007-03-06 Saifun Semiconductors Ltd. Replenishment for internal voltage
US7154306B2 (en) * 2004-07-01 2006-12-26 Agilent Technologies, Inc. Circuit and method for performing track and hold operations
US8350738B2 (en) * 2011-01-20 2013-01-08 International Business Machines Corporation Track and hold amplifiers and digital calibration for analog-to-digital converters
US10192630B1 (en) * 2012-04-12 2019-01-29 Hittite Microwave Llc Track-and-hold circuit with acquisition glitch suppression
US10454591B2 (en) * 2016-05-20 2019-10-22 Finisar Corporation Track and hold amplifiers
CN108880549B (zh) * 2018-06-07 2022-02-01 中国电子科技集团公司第二十四研究所 跟踪保持电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756400B2 (ja) * 1977-02-08 1982-11-29
JPS6410711A (en) * 1987-07-02 1989-01-13 Fujitsu Ltd Operational amplifier

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838346A (en) * 1973-11-01 1974-09-24 Bell Telephone Labor Inc Bipolar sample and hold circuit with low-pass filtering
US4370572A (en) * 1980-01-17 1983-01-25 Trw Inc. Differential sample-and-hold circuit
FR2597648B1 (fr) * 1986-04-22 1992-09-11 Thomson Csf Circuit d'echantillonnage et maintien de signal a faible residu d'echantillonnage et utilisation de ce circuit au double echantillonnage correle de signaux
US4806790A (en) * 1987-02-16 1989-02-21 Nec Corporation Sample-and-hold circuit
US4779012A (en) * 1987-08-12 1988-10-18 Honeywell Inc. Track-and-hold amplifier
US5015877A (en) * 1990-04-13 1991-05-14 Harris Corporation Low distortion sample and hold circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5756400B2 (ja) * 1977-02-08 1982-11-29
JPS6410711A (en) * 1987-07-02 1989-01-13 Fujitsu Ltd Operational amplifier

Also Published As

Publication number Publication date
GB2251996A (en) 1992-07-22
GB9123181D0 (en) 1991-12-18
US5130572A (en) 1992-07-14
DE4142826A1 (de) 1992-08-27
KR920013885A (ko) 1992-07-29
GB2251996B (en) 1994-08-24

Similar Documents

Publication Publication Date Title
JPH0514077A (ja) 演算追従保持増幅器
JP3520106B2 (ja) 線路間差動増幅器用結合駆動・加算回路
US4649352A (en) Differential amplifier circuit
JP2809150B2 (ja) 高利得増幅回路
US4586000A (en) Transformerless current balanced amplifier
US4783602A (en) Operational transconductance amplifier for use in sample-and-hold circuits and the like
US4240040A (en) Operational amplifier
JPH05217395A (ja) サンプル−ホールド回路
US5825228A (en) Low quiescent power, high output power rail-to rail amplifier output stages and methods for using same
KR987001154A (ko) 증폭기
US5142245A (en) Power amplifier for rectangular input signals
JP2003529258A (ja) 追跡および保持増幅器
US4013973A (en) Amplifier arrangement
US5148119A (en) Precise reference voltage generator for feedforward compensated amplifiers
US5378938A (en) Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction
US3936731A (en) Amplifier with fast recovery after input signal overswing
JPS61214605A (ja) 増幅回路
US5128631A (en) Operational amplifier having improved slew rate
US5418408A (en) Current mode sample-and-hold amplifier
RU2053592C1 (ru) Усилитель
EP0264161B1 (en) Active filter with bootstrapping
US4524330A (en) Bipolar circuit for amplifying differential signal
Thus A compact bipolar class-HB output stage using 1-V power supply
JPH04229705A (ja) 電流増幅装置
JPS61144905A (ja) スプリアス信号低減化回路