JPH0513661A - 三次元回路モジユールとその構造 - Google Patents
三次元回路モジユールとその構造Info
- Publication number
- JPH0513661A JPH0513661A JP3328336A JP32833691A JPH0513661A JP H0513661 A JPH0513661 A JP H0513661A JP 3328336 A JP3328336 A JP 3328336A JP 32833691 A JP32833691 A JP 32833691A JP H0513661 A JPH0513661 A JP H0513661A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- module
- connection
- circuit module
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/7076—Coupling devices for connection between PCB and component, e.g. display
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/023—Stackable modules
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Combinations Of Printed Boards (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 スタガ端子の設置により、配線板上の個々の
配線を、同一の回路モジュールの平行積層構造内のあて
先へ導くための配線を提供する。 【構成】 特に半導体メモリにおいて有用な、三次元回
路構造が記載されている。回路構造は、積層構造内の隣
接するモジュール間のコネクタによって、一枚の母板上
に取り付けられたモジュールの積層構造から成る。コネ
クタはモジュール上のスタガ端子およびスルー端子と共
に使用される。スタガ端子は特定のモジュール上のあて
先へ導かれる配線に使用され、スルー端子はモジュール
上のあて先へ導かれる配線に使用される。
配線を、同一の回路モジュールの平行積層構造内のあて
先へ導くための配線を提供する。 【構成】 特に半導体メモリにおいて有用な、三次元回
路構造が記載されている。回路構造は、積層構造内の隣
接するモジュール間のコネクタによって、一枚の母板上
に取り付けられたモジュールの積層構造から成る。コネ
クタはモジュール上のスタガ端子およびスルー端子と共
に使用される。スタガ端子は特定のモジュール上のあて
先へ導かれる配線に使用され、スルー端子はモジュール
上のあて先へ導かれる配線に使用される。
Description
【0001】
【産業上の利用分野】本発明は、電子回路組立品、特に
三次元構造に組立て可能な電子回路モジュールに関す
る。
三次元構造に組立て可能な電子回路モジュールに関す
る。
【0002】
【従来の技術】プリント配線板は、回路組立品内の部品
の取付けおよび相互接続のために広く使用されている。
このような配線板は、片面配線板、両面配線板および多
層板を含む多様な形に加工され、導体や接続装置によっ
て、具体的にはマイクロプロセッサ、メモリ、ディジタ
ルコントローラ等である集積回路の様に最も複雑な電子
素子上の、端子の数および間隔と適合する。
の取付けおよび相互接続のために広く使用されている。
このような配線板は、片面配線板、両面配線板および多
層板を含む多様な形に加工され、導体や接続装置によっ
て、具体的にはマイクロプロセッサ、メモリ、ディジタ
ルコントローラ等である集積回路の様に最も複雑な電子
素子上の、端子の数および間隔と適合する。
【0003】空間を節約するために、しばしばプリント
配線板を三次元構造にすることが望ましい。これは、背
面に取り付けられたコネクタへ配線板を差し込むこと、
配線板を他の配線板へ垂直または平行に取り付けるこ
と、および他の種々の配列によって行われる。
配線板を三次元構造にすることが望ましい。これは、背
面に取り付けられたコネクタへ配線板を差し込むこと、
配線板を他の配線板へ垂直または平行に取り付けるこ
と、および他の種々の配列によって行われる。
【0004】配線板を互いに平行に取り付ける方法は、
隣接する配線板の間に必要な接続が提供されるならば、
特に効果的な三次元構造達成方法となり得る。このよう
な相互接続の提供のために種々の手段が有効である。
隣接する配線板の間に必要な接続が提供されるならば、
特に効果的な三次元構造達成方法となり得る。このよう
な相互接続の提供のために種々の手段が有効である。
【0005】例えば、1985年4月のエレクトロニッ
ク・パッケージング・アンド・プロダクション(Electr
onic Packaging andProduction )の刊行物の84頁か
ら始まる”高密度パッケージング達成に使用する相互接
続のための三次元系(A 3-DSystem for Interconnectio
n Meet the Challengeof High Density Packaging)”
と題する論文に記述されている相互接続スペーサ、カリ
フォルニア州ソラナビーチのテレダイン・キネティック
ス(Teledyne Kinetics )社およびイリノイ州シカゴの
シンク(Cinch )社等により製造される積層コネクタ、
およびペンシルバニア州ハットボロのPCKエラストマ
ー社およびバージニア州リッチモンドのAT&T等によ
り製造されるエラストマーコネクタがある。
ク・パッケージング・アンド・プロダクション(Electr
onic Packaging andProduction )の刊行物の84頁か
ら始まる”高密度パッケージング達成に使用する相互接
続のための三次元系(A 3-DSystem for Interconnectio
n Meet the Challengeof High Density Packaging)”
と題する論文に記述されている相互接続スペーサ、カリ
フォルニア州ソラナビーチのテレダイン・キネティック
ス(Teledyne Kinetics )社およびイリノイ州シカゴの
シンク(Cinch )社等により製造される積層コネクタ、
およびペンシルバニア州ハットボロのPCKエラストマ
ー社およびバージニア州リッチモンドのAT&T等によ
り製造されるエラストマーコネクタがある。
【0006】積層コネクタとエラストマーコネクタの両
方には、接続される配線板上のどの接続領域にも配置可
能であり、配線板の端部に位置する必要が無いという利
点がある。
方には、接続される配線板上のどの接続領域にも配置可
能であり、配線板の端部に位置する必要が無いという利
点がある。
【0007】配線板間の相互接続手段によって平行に取
り付けられた構造の配線板を使用する場合、配線板上の
接続は、必要な回路が接続領域から適切なあて先へ導か
れるように配線されねばならない。しばしば、いくつか
の回路が隣接する回路にバス接続され得る(多重に接続
される)一方、他の回路は個々に特定の配線板へ導かれ
ねばならない場合がある。
り付けられた構造の配線板を使用する場合、配線板上の
接続は、必要な回路が接続領域から適切なあて先へ導か
れるように配線されねばならない。しばしば、いくつか
の回路が隣接する回路にバス接続され得る(多重に接続
される)一方、他の回路は個々に特定の配線板へ導かれ
ねばならない場合がある。
【0008】例えば、平行配線板上に配置された個々の
メモリチップを有する半導体メモリにおいて、アドレ
ス、データ、および電力の各回路は全配線板へバス接続
され得るが、読み込みおよび書き込み回路は別個に各配
線板へ導かれる必要がある。上述の種類のコネクタはい
ずれも、個々に導かれる回路と同様バス接続にも適切で
ある。一例が、上記の参考文献の最終項に記述されてい
る。
メモリチップを有する半導体メモリにおいて、アドレ
ス、データ、および電力の各回路は全配線板へバス接続
され得るが、読み込みおよび書き込み回路は別個に各配
線板へ導かれる必要がある。上述の種類のコネクタはい
ずれも、個々に導かれる回路と同様バス接続にも適切で
ある。一例が、上記の参考文献の最終項に記述されてい
る。
【0009】
【発明が解決しようとする課題】互いに平行に積層され
た配線板を使用するシステムを配列する場合に必要な、
配線板の異なる設計様式の数を、最低限にすることが望
ましい。さらに、一つの積層構造内の各配線板には、同
じ設計様式が使用され得ることが望ましい。しかし、上
述の半導体メモリにおけるように、個々の配線を特定の
配線板へ導くことが必要な場合は、それによってこのよ
うな配線が出発点から、同一の配線板を使用したあて先
に導かれ得るようないくつかの配線を考案する必要があ
る。
た配線板を使用するシステムを配列する場合に必要な、
配線板の異なる設計様式の数を、最低限にすることが望
ましい。さらに、一つの積層構造内の各配線板には、同
じ設計様式が使用され得ることが望ましい。しかし、上
述の半導体メモリにおけるように、個々の配線を特定の
配線板へ導くことが必要な場合は、それによってこのよ
うな配線が出発点から、同一の配線板を使用したあて先
に導かれ得るようないくつかの配線を考案する必要があ
る。
【0010】
【課題を解決するための手段】本発明は、個々の配線
を、同一の回路モジュールまたは配線板の平行積層構造
内のあて先に導くための配線を提供する。これは、配線
板上に互い違いに端子を設置し、これにより配線板の一
つの面上のこのような端子に接続された個々の配線を、
配線板の他方の面上の異なる位置に移動させることによ
って達成される。
を、同一の回路モジュールまたは配線板の平行積層構造
内のあて先に導くための配線を提供する。これは、配線
板上に互い違いに端子を設置し、これにより配線板の一
つの面上のこのような端子に接続された個々の配線を、
配線板の他方の面上の異なる位置に移動させることによ
って達成される。
【0011】さらに本発明は、このような回路モジュー
ルまたは配線板が、このような個々の回路が全て導かれ
ている”母板”の片面または両面上に積層され得るよう
な配線を提供する。
ルまたは配線板が、このような個々の回路が全て導かれ
ている”母板”の片面または両面上に積層され得るよう
な配線を提供する。
【0012】
【実施例】ここでは便宜上、本発明が特に有用である、
簡単な半導体メモリのための一連の回路モジュールに関
して記述する。しかし本発明はこの応用例に限られるも
のではなく、同様のモジュールに導かれる個々の配線を
必要とする、全ての型の回路のモジュール設計に使用可
能である。
簡単な半導体メモリのための一連の回路モジュールに関
して記述する。しかし本発明はこの応用例に限られるも
のではなく、同様のモジュールに導かれる個々の配線を
必要とする、全ての型の回路のモジュール設計に使用可
能である。
【0013】図1においてメモリチップ11は、配線板
12上の導線(例、導線14)に接続しているチップ1
1上の端子(例、端子13)によって、配線板12上に
取り付けられている。図面を明解にするため、四本のア
ドレスリード線、四本のデータリード線、二本の電力リ
ード線、一本の読み込みリード線、および一本の書き込
みリード線のみを有する一つのメモリチップからなる非
常に単純化したモジュールを示す。
12上の導線(例、導線14)に接続しているチップ1
1上の端子(例、端子13)によって、配線板12上に
取り付けられている。図面を明解にするため、四本のア
ドレスリード線、四本のデータリード線、二本の電力リ
ード線、一本の読み込みリード線、および一本の書き込
みリード線のみを有する一つのメモリチップからなる非
常に単純化したモジュールを示す。
【0014】このように単純化されたモジュールは本発
明の説明には適するが、本発明は、より多くの接続を有
する、一つのモジュールに複数のチップが含まれる、モ
ジュールの両面上にチップがある、およびその他の様な
種々のモジュール構造についても使用可能である。
明の説明には適するが、本発明は、より多くの接続を有
する、一つのモジュールに複数のチップが含まれる、モ
ジュールの両面上にチップがある、およびその他の様な
種々のモジュール構造についても使用可能である。
【0015】チップ11から伸びるアドレス、データお
よび電力リード線の様な、他のモジュール内の対応する
リード線へのバス接続構造内に接続されるリード線は、
配線板の反対側の面上の同じ位置に接続領域を提供す
る、配線板12の上の端子15に接続される。この様な
端子をここではスルー端子と称する。
よび電力リード線の様な、他のモジュール内の対応する
リード線へのバス接続構造内に接続されるリード線は、
配線板の反対側の面上の同じ位置に接続領域を提供す
る、配線板12の上の端子15に接続される。この様な
端子をここではスルー端子と称する。
【0016】チップ11から伸びる読み込みおよび書き
込みリード線のように独立して接続されるリード線は、
配線板の反対側の面上の異なる位置に接続領域を提供す
る、配線板12上の端子16に接続される。このような
端子をここでスタガ端子と称する。
込みリード線のように独立して接続されるリード線は、
配線板の反対側の面上の異なる位置に接続領域を提供す
る、配線板12上の端子16に接続される。このような
端子をここでスタガ端子と称する。
【0017】図2において、メモリチップ21は母板2
0上に取り付けられ、チップ21から種々のリード線
が、スルー端子25およびスタガ端子26を通して、図
1に示されるモジュール10上の等価の接続へ、正確に
対応して接続される。
0上に取り付けられ、チップ21から種々のリード線
が、スルー端子25およびスタガ端子26を通して、図
1に示されるモジュール10上の等価の接続へ、正確に
対応して接続される。
【0018】しかし母板20はさらに、バス接続された
アドレス、データおよび電力リード線を適切な回路部品
および電源(図示せず)へ接続する導線22、および、
母板20上に取り付けられたメモリチップ21とモジュ
ール12上に取り付けられたメモリチップ11のための
個々の読み込みおよび書き込みリード線を、適切な回路
部品(図示せず)へ接続するリード線23を有する。
アドレス、データおよび電力リード線を適切な回路部品
および電源(図示せず)へ接続する導線22、および、
母板20上に取り付けられたメモリチップ21とモジュ
ール12上に取り付けられたメモリチップ11のための
個々の読み込みおよび書き込みリード線を、適切な回路
部品(図示せず)へ接続するリード線23を有する。
【0019】モジュール10上の17、および母板20
上の取付孔27は、モジュール10を母板20上に重ね
て取り付ける際に使用される。
上の取付孔27は、モジュール10を母板20上に重ね
て取り付ける際に使用される。
【0020】一般的なメモリ配列は種々の選択を要求可
能であり、メモリのための駆動およびレジスタ回路もま
た母板20上に位置する。このような回路は母板上のど
の位置にも設置可能であり、追加のコネクタによって母
板20上のリード線22、および23へ接続可能であ
る。このような配列は当業者には周知である。
能であり、メモリのための駆動およびレジスタ回路もま
た母板20上に位置する。このような回路は母板上のど
の位置にも設置可能であり、追加のコネクタによって母
板20上のリード線22、および23へ接続可能であ
る。このような配列は当業者には周知である。
【0021】図3に示すように、スルー端子30(図1
の参照番号15、図2の参照番号25)は配線板31の
向かいあう二つの面上の同じ位置に、接続領域30aお
よび30bを有する。一方図4に示すように、スタガ端
子16は配線板31の対向する二つの面上の異なる位置
に、接続領域16aおよび16bを有する。
の参照番号15、図2の参照番号25)は配線板31の
向かいあう二つの面上の同じ位置に、接続領域30aお
よび30bを有する。一方図4に示すように、スタガ端
子16は配線板31の対向する二つの面上の異なる位置
に、接続領域16aおよび16bを有する。
【0022】図4において、スタガ端子40(図1の参
照番号16、図2の参照番号26)はある端子の接続領
域40aが、隣接する端子の接続領域40bと対向する
ように配列される。このようなスタガ端子を有するモジ
ュールが積層された場合、このような端子を通る回路
は、積層構造内の各層において位置が一つずつ移動す
る。しかし、対向する接続表面を相互接続するための、
他の配列も有用である。
照番号16、図2の参照番号26)はある端子の接続領
域40aが、隣接する端子の接続領域40bと対向する
ように配列される。このようなスタガ端子を有するモジ
ュールが積層された場合、このような端子を通る回路
は、積層構造内の各層において位置が一つずつ移動す
る。しかし、対向する接続表面を相互接続するための、
他の配列も有用である。
【0023】図5において、同様のモジュール10ー
1、10ー2、10ー3が、母板20上に取り付けられ
ており、コネクタ50はスペーサ、およびモジュールと
母板上の対向する接続領域を相互接続するための手段と
して機能する。このようなコネクタには、上述の積層コ
ネクタ、エラストマーコネクタ、または他の適当なコネ
クタが使用できる。
1、10ー2、10ー3が、母板20上に取り付けられ
ており、コネクタ50はスペーサ、およびモジュールと
母板上の対向する接続領域を相互接続するための手段と
して機能する。このようなコネクタには、上述の積層コ
ネクタ、エラストマーコネクタ、または他の適当なコネ
クタが使用できる。
【0024】モジュール10ー1と10ー2は母板20
の一つの面上に、モジュール10ー3は他方の面上に取
り付けられている。モジュールが母板のいづれの面にも
取付可能であることは最も便利であり、必要であれば、
全モジュールが一つの面上に位置することも、または全
モジュールが他方の面上に位置することも可能である。
ボルト51は積層構造を、一体に保持する。
の一つの面上に、モジュール10ー3は他方の面上に取
り付けられている。モジュールが母板のいづれの面にも
取付可能であることは最も便利であり、必要であれば、
全モジュールが一つの面上に位置することも、または全
モジュールが他方の面上に位置することも可能である。
ボルト51は積層構造を、一体に保持する。
【0025】ボルト51はまた、端子15の代わりに電
力を母板20からモジュール10へ供給する機能、およ
びモジュール10と母板20によって生成される熱の放
散を補助するためのヒートシンクとしての機能を行う。
これらの目的のために、孔17および27は、それぞれ
モジュール10と母板20上の回路部品と適当に電気的
に接続しているめっきスルーホールとして加工され、こ
のような孔は、ボルト51と適切な電気的および熱的接
続が成される大きさを有する。
力を母板20からモジュール10へ供給する機能、およ
びモジュール10と母板20によって生成される熱の放
散を補助するためのヒートシンクとしての機能を行う。
これらの目的のために、孔17および27は、それぞれ
モジュール10と母板20上の回路部品と適当に電気的
に接続しているめっきスルーホールとして加工され、こ
のような孔は、ボルト51と適切な電気的および熱的接
続が成される大きさを有する。
【0026】図1において、スタガ端子16aはチップ
11の読み込み端子に接続しており、スタガ端子16b
の前面接続領域と並んでいる後面接続領域を有する。同
様に、スタガ端子16bの後面接続領域はスタガ端子1
6cの前面接続領域と並び、スタガ端子16cの後面接
続領域はスタガ端子16dの前面接続領域と並ぶ。最終
的にスタガ端子16dの後面接続領域は、点線18で示
される延長接続によって、スタガ端子16aの前面接続
領域と並ぶ。
11の読み込み端子に接続しており、スタガ端子16b
の前面接続領域と並んでいる後面接続領域を有する。同
様に、スタガ端子16bの後面接続領域はスタガ端子1
6cの前面接続領域と並び、スタガ端子16cの後面接
続領域はスタガ端子16dの前面接続領域と並ぶ。最終
的にスタガ端子16dの後面接続領域は、点線18で示
される延長接続によって、スタガ端子16aの前面接続
領域と並ぶ。
【0027】チップ11の”書き込み”端子に関連する
接続も同様である。スタガ端子のこの特定の構造は、一
つの積層構造が最高四つの層(母板20と三つのモジュ
ール10)から成る場合のための配列である。与えられ
た配線に必要なスタガ端子の数は、積層構造を成す層の
数と等価である。しかしスタガ端子の数から可能とされ
る全ての数の層が存在する必要はない。
接続も同様である。スタガ端子のこの特定の構造は、一
つの積層構造が最高四つの層(母板20と三つのモジュ
ール10)から成る場合のための配列である。与えられ
た配線に必要なスタガ端子の数は、積層構造を成す層の
数と等価である。しかしスタガ端子の数から可能とされ
る全ての数の層が存在する必要はない。
【0028】図2において、母板20上の端子26a、
26b、26c、26dも、上述のモジュール10上の
端子16a、16b、16c、16dと同様に配列され
る。種々のメモリチップの”読み込み”端子を駆動させ
るためにこれらの端子を適切な回路(図示せず)へ接続
するリード線23が追加される。
26b、26c、26dも、上述のモジュール10上の
端子16a、16b、16c、16dと同様に配列され
る。種々のメモリチップの”読み込み”端子を駆動させ
るためにこれらの端子を適切な回路(図示せず)へ接続
するリード線23が追加される。
【0029】母板20上のチップ21の”読み込み”回
路のためのリード線28が、母板20自身の上で成端し
ているため、リード線28を積層構造内のどのモジュー
ル10へも延長する必要がない。従って、スタガ端子2
6aの接続領域は断線していても良い。。しかし、モジ
ュール10上に全メモリチップを取付け、母板20上に
メモリチップ21を設置しないことが要求される場合
は、リード線28は、図示するようにスタガ端子26a
の接続領域に接続していることが必要である。
路のためのリード線28が、母板20自身の上で成端し
ているため、リード線28を積層構造内のどのモジュー
ル10へも延長する必要がない。従って、スタガ端子2
6aの接続領域は断線していても良い。。しかし、モジ
ュール10上に全メモリチップを取付け、母板20上に
メモリチップ21を設置しないことが要求される場合
は、リード線28は、図示するようにスタガ端子26a
の接続領域に接続していることが必要である。
【0030】図6において、スタガ端子に関連する種々
の相互接続と、積層構造内に介在するコネクタとの関係
が示される。図2に示される母板20上のリード線28
a、28b、28c、28dにそれぞれ接続している四
本のリード線A、B、C、Dが積層構造内を通ってい
る。
の相互接続と、積層構造内に介在するコネクタとの関係
が示される。図2に示される母板20上のリード線28
a、28b、28c、28dにそれぞれ接続している四
本のリード線A、B、C、Dが積層構造内を通ってい
る。
【0031】これらのモジュールと母板が図1および図
2に示されるように配列されているとすれば、リード線
Aは母板20上のチップ21に接続し、リード線Bはモ
ジュール10ー1上のチップ11に接続し、リード線C
はモジュール10ー2上のチップ11に接続し、リード
線Dはモジュール10ー3上のチップ11に接続してい
る。
2に示されるように配列されているとすれば、リード線
Aは母板20上のチップ21に接続し、リード線Bはモ
ジュール10ー1上のチップ11に接続し、リード線C
はモジュール10ー2上のチップ11に接続し、リード
線Dはモジュール10ー3上のチップ11に接続してい
る。
【0032】モジュール10ー3が積層構造の上部に設
置されるように構造が再配列されたとしても、リード線
Dはなお、このようなモジュール上のチップ11に接続
している。
置されるように構造が再配列されたとしても、リード線
Dはなお、このようなモジュール上のチップ11に接続
している。
【0033】上記の例において、三つのスタガ端子が、
リード線A、B、C、Dのうち三本を積層構造の各層に
おいて位置一つ移動させ、第四のスタガ端子が第四のリ
ード線を第一の位置に戻す。スタガ端子の他の多くの配
列が可能である。例えば、リード線が対を成すように要
求される場合、スタガ端子は、積層構造の各層において
一対のリード線を二本共に位置二つ移動させ、残りの一
対を第一の位置に戻すように配列される。
リード線A、B、C、Dのうち三本を積層構造の各層に
おいて位置一つ移動させ、第四のスタガ端子が第四のリ
ード線を第一の位置に戻す。スタガ端子の他の多くの配
列が可能である。例えば、リード線が対を成すように要
求される場合、スタガ端子は、積層構造の各層において
一対のリード線を二本共に位置二つ移動させ、残りの一
対を第一の位置に戻すように配列される。
【0034】
【発明の効果】以上説明したように、本発明によれば、
配線板上に互い違いに設置したスタガ端子により、配線
板の一つの面上の個々の配線を、配線板の他の面上の異
なる位置に移動させ、それによって個々の配線を、同一
の配線板を使用した平行積層構造内のあて先へ導くこと
が可能な配線が提供される。またスルー端子によって配
線を複数のあて先へ導く。さらにモジュールの積層にあ
たり、コネクタが接続手段として以外にスペーサとし
て、またボルトが構造の保持以外に電力供給手段および
ヒートシンクとして機能する利点がある。
配線板上に互い違いに設置したスタガ端子により、配線
板の一つの面上の個々の配線を、配線板の他の面上の異
なる位置に移動させ、それによって個々の配線を、同一
の配線板を使用した平行積層構造内のあて先へ導くこと
が可能な配線が提供される。またスルー端子によって配
線を複数のあて先へ導く。さらにモジュールの積層にあ
たり、コネクタが接続手段として以外にスペーサとし
て、またボルトが構造の保持以外に電力供給手段および
ヒートシンクとして機能する利点がある。
【図1】本発明に従って配線された回路接続を有する一
般的な回路モジュールを示すダイヤグラムである。
般的な回路モジュールを示すダイヤグラムである。
【図2】本発明に従って配線され、図1のモジュールを
取付け可能な母板を示すダイヤグラムである。
取付け可能な母板を示すダイヤグラムである。
【図3】図1のモジュールおよび図2の母板に使用され
るスルー端子の詳細を示す、部分断面図である。
るスルー端子の詳細を示す、部分断面図である。
【図4】図1のモジュールおよび図2の母板に使用され
るスタガ端子の詳細を示す、部分断面図である。
るスタガ端子の詳細を示す、部分断面図である。
【図5】図2の母板の両面に積層された図1のモジュー
ルを示す斜視図である。
ルを示す斜視図である。
【図6】図5の積層構造における一組の個々の回路のパ
スを、より明解に示す側面図である。
スを、より明解に示す側面図である。
10 回路モジュール
11 メモリチップ
12 配線板
13 端子
14 リード線
15 スルー端子
16 スタガ端子
17 取付け孔
18 延長接続リード線
20 母板
21 メモリチップ
22 リード線
23 リード線
25 スルー端子
26 スタガ端子
27 取付け孔
28 リード線
30 スルー端子
31 配線板
40 スタガ端子
50 コネクタ
51 ボルト
A リード線
B リード線
C リード線
D リード線
Claims (9)
- 【請求項1】 積層状に取り付けられた複数の回路モジ
ュールと、 前記積層構造内の隣接する回路モジュール上の、対向す
る一組の第一および第二の接続領域を接続する手段とか
ら成り、 各回路モジュールが、その上に導体と少なくとも一組の
スタガ端子を有する実質的に平面状の配線板であり、各
スタガ端子は回路モジュールの一方の面上に第一の接続
領域を、他面上に第二の接続領域を有し、スタガ端子の
第一の接続領域が、異なるスタガ端子の第二の接続領域
と対向し、各モジュール上のスタガ端子の少なくとも一
つが、導線によってモジュール上に取り付けられた第一
の利用手段に接続している、 ことを特徴とする三次元回路構造。 - 【請求項2】 各回路モジュールがさらに、その上に少
なくとも一つのスルー端子を有し、各スルー端子が回路
モジュールの一方の面上に第一の接続領域を、他方の面
上に第二の接続領域を有し、スルー端子の第一の接続領
域が、同一の端子の第二の接続領域と対向し、各スルー
端子が導線によって第一の利用手段に接続していること
を特徴とする、請求項1記載の回路構造。 - 【請求項3】 少なくとも一つの回路モジュールが、少
なくとも一つのスタガ端子またはスルー端子を第二の利
用手段に接続する手段を有することを特徴とする、請求
項1または2記載の回路構造。 - 【請求項4】 各第一の利用手段が半導体メモリを含
み、第二の利用手段が半導体メモリの読み込み、書き込
み、および電力供給手段を含むことを特徴とする請求項
3記載の回路構造。 - 【請求項5】 その上に導体と少なくとも一組のスタガ
端子を有する実質的に平面状の配線板からなり、各スタ
ガ端子が回路モジュールの一方の面上に第一の接続領域
を、他方の面上に第二の接続領域を有し、スタガ端子の
第一の接続領域が、異なるスタガ端子の第二の接続領域
と対向し、各モジュール上のスタガ端子の少なくとも一
つが、一本の導線によってモジュール上に取り付けられ
た第一の利用手段に接続しており、それにより、このよ
うな接続手段によって積層状に組み立てられた場合に、
一つの回路モジュール上の第一の接続領域が、隣接する
回路モジュール上の対向する第二の接続領域に接続され
ることを特徴とする、同様のモジュールの積層構造内の
接続手段に関連して使用される回路モジュール。 - 【請求項6】 さらに、その上に少なくとも一つのスル
ー端子を含み、各スルー端子が回路モジュールの一方の
面上に第一の接続領域を、他方の面上に第二の接続領域
を有し、スルー端子の第一の接続領域が、同一の端子の
第二の接続領域と対向し、各スルー端子が導線によって
第一の利用手段に接続していることを特徴とする、請求
項5記載の回路モジュール。 - 【請求項7】 さらに、少なくとも一つのスタガ端子、
またはスルー端子を第二の利用手段に接続する手段を含
むことを特徴とする、請求項6記載の回路モジュール。 - 【請求項8】 第一の利用手段が半導体メモリを含むこ
とを特徴とする、請求項6または7記載の回路モジュー
ル。 - 【請求項9】 第二の利用手段が、半導体メモリの読み
込み、書き込みおよび電力供給のための手段を含むこと
を特徴とする請求項7記載の回路モジュール。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US617704 | 1990-11-26 | ||
US07/617,704 US5130894A (en) | 1990-11-26 | 1990-11-26 | Three-dimensional circuit modules |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0513661A true JPH0513661A (ja) | 1993-01-22 |
JPH0666405B2 JPH0666405B2 (ja) | 1994-08-24 |
Family
ID=24474687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3328336A Expired - Fee Related JPH0666405B2 (ja) | 1990-11-26 | 1991-11-18 | 三次元回路モジュールとその構造 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5130894A (ja) |
JP (1) | JPH0666405B2 (ja) |
KR (1) | KR100228838B1 (ja) |
GB (1) | GB2250138B (ja) |
HK (1) | HK102794A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006313607A (ja) * | 2005-05-09 | 2006-11-16 | Elpida Memory Inc | 半導体チップ選択方法、半導体チップ及び半導体集積回路装置 |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5354695A (en) | 1992-04-08 | 1994-10-11 | Leedy Glenn J | Membrane dielectric isolation IC fabrication |
US5241454A (en) * | 1992-01-22 | 1993-08-31 | International Business Machines Corporation | Mutlilayered flexible circuit package |
US5985693A (en) * | 1994-09-30 | 1999-11-16 | Elm Technology Corporation | High density three-dimensional IC interconnection |
US6714625B1 (en) | 1992-04-08 | 2004-03-30 | Elm Technology Corporation | Lithography device for semiconductor circuit pattern generation |
US5854534A (en) | 1992-08-05 | 1998-12-29 | Fujitsu Limited | Controlled impedence interposer substrate |
US5544017A (en) * | 1992-08-05 | 1996-08-06 | Fujitsu Limited | Multichip module substrate |
DE69330450T2 (de) * | 1992-08-05 | 2001-11-08 | Fujitsu Ltd | Dreidimensionaler Multichipmodul |
US5561593A (en) * | 1994-01-27 | 1996-10-01 | Vicon Enterprises, Inc. | Z-interface-board |
US5583749A (en) * | 1994-11-30 | 1996-12-10 | Altera Corporation | Baseboard and daughtercard apparatus for reconfigurable computing systems |
US5966282A (en) * | 1994-12-20 | 1999-10-12 | A. C. Data Systems, Inc. | Power surge protection assembly |
US5969932A (en) * | 1994-12-20 | 1999-10-19 | A.C. Data Systems, Inc. | Power surge protection assembly |
US5754408A (en) * | 1995-11-29 | 1998-05-19 | Mitsubishi Semiconductor America, Inc. | Stackable double-density integrated circuit assemblies |
US5838060A (en) * | 1995-12-12 | 1998-11-17 | Comer; Alan E. | Stacked assemblies of semiconductor packages containing programmable interconnect |
US5841638A (en) * | 1996-02-15 | 1998-11-24 | L3 Communications | Stacked memory for flight recorders |
US5748452A (en) * | 1996-07-23 | 1998-05-05 | International Business Machines Corporation | Multi-electronic device package |
US5915167A (en) | 1997-04-04 | 1999-06-22 | Elm Technology Corporation | Three dimensional structure memory |
US6551857B2 (en) | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
US5825631A (en) * | 1997-04-16 | 1998-10-20 | Starkey Laboratories | Method for connecting two substrates in a thick film hybrid circuit |
JP2870530B1 (ja) * | 1997-10-30 | 1999-03-17 | 日本電気株式会社 | スタックモジュール用インターポーザとスタックモジュール |
JP2000031614A (ja) * | 1997-11-04 | 2000-01-28 | Seiko Epson Corp | メモリモジュールおよびメモリモジュールの積層体ならびにメモリモジュールを具備するメモリカードおよびコンピュータ |
US6278616B1 (en) * | 1998-07-07 | 2001-08-21 | Texas Instruments Incorporated | Modifying memory device organization in high density packages |
JP2000277944A (ja) * | 1999-03-24 | 2000-10-06 | Ando Electric Co Ltd | 増設用の基板および基板の増設方法 |
US6154373A (en) * | 1999-03-24 | 2000-11-28 | Lucent Technologies Inc. | High density cross-connection system |
US7102892B2 (en) * | 2000-03-13 | 2006-09-05 | Legacy Electronics, Inc. | Modular integrated circuit chip carrier |
US6713854B1 (en) | 2000-10-16 | 2004-03-30 | Legacy Electronics, Inc | Electronic circuit module with a carrier having a mounting pad array |
US6963941B1 (en) * | 2000-05-31 | 2005-11-08 | Micron Technology, Inc. | High speed bus topology for expandable systems |
US7337522B2 (en) * | 2000-10-16 | 2008-03-04 | Legacy Electronics, Inc. | Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips |
US6327168B1 (en) * | 2000-10-19 | 2001-12-04 | Motorola, Inc. | Single-source or single-destination signal routing through identical electronics module |
JP2002158420A (ja) * | 2000-11-21 | 2002-05-31 | Nec Yonezawa Ltd | プリント基板の電源線および信号線の接続方法ならびに電気機器 |
AU2002250437A1 (en) * | 2001-03-14 | 2002-09-24 | Legacy Electronics, Inc. | A method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips |
US6707684B1 (en) * | 2001-04-02 | 2004-03-16 | Advanced Micro Devices, Inc. | Method and apparatus for direct connection between two integrated circuits via a connector |
US6748994B2 (en) * | 2001-04-11 | 2004-06-15 | Avery Dennison Corporation | Label applicator, method and label therefor |
US6537852B2 (en) | 2001-08-22 | 2003-03-25 | International Business Machines Corporation | Spacer - connector stud for stacked surface laminated multichip modules and methods of manufacture |
US7046522B2 (en) * | 2002-03-21 | 2006-05-16 | Raymond Jit-Hung Sung | Method for scalable architectures in stackable three-dimensional integrated circuits and electronics |
US7402897B2 (en) | 2002-08-08 | 2008-07-22 | Elm Technology Corporation | Vertical system integration |
US7180165B2 (en) * | 2003-09-05 | 2007-02-20 | Sanmina, Sci Corporation | Stackable electronic assembly |
US7435097B2 (en) * | 2005-01-12 | 2008-10-14 | Legacy Electronics, Inc. | Radial circuit board, system, and methods |
KR100702016B1 (ko) * | 2005-02-02 | 2007-03-30 | 삼성전자주식회사 | 양면 실장 메모리 모듈의 인쇄 회로 기판 및 이를이용하는 양면 실장 메모리 모듈 |
DE102006005955B4 (de) * | 2005-02-02 | 2007-01-25 | Samsung Electronics Co., Ltd., Suwon | Inline-Speichermodul |
US20080272496A1 (en) * | 2007-05-02 | 2008-11-06 | Starkey Laboratories, Inc. | Planar interconnect structure for hybrid circuits |
KR100874926B1 (ko) * | 2007-06-07 | 2008-12-19 | 삼성전자주식회사 | 스택 모듈, 이를 포함하는 카드 및 이를 포함하는 시스템 |
US9619000B2 (en) * | 2013-05-17 | 2017-04-11 | Nec Corporation | Board, board apparatus and method for interconnection of boards |
US11342698B2 (en) * | 2019-12-23 | 2022-05-24 | Celestica Technology Consultancy (Shanghai) Co. Ltd | Layout method for backplane connector, backplane and electronic terminal |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4190901A (en) * | 1977-12-01 | 1980-02-26 | Honeywell Information Systems Inc. | Printed circuit board apparatus which facilitates fabrication of units comprising a data processing system |
US5019946A (en) * | 1988-09-27 | 1991-05-28 | General Electric Company | High density interconnect with high volumetric efficiency |
-
1990
- 1990-11-26 US US07/617,704 patent/US5130894A/en not_active Expired - Lifetime
-
1991
- 1991-11-15 GB GB9124290A patent/GB2250138B/en not_active Expired - Fee Related
- 1991-11-18 JP JP3328336A patent/JPH0666405B2/ja not_active Expired - Fee Related
- 1991-11-19 KR KR1019910020555A patent/KR100228838B1/ko not_active IP Right Cessation
-
1994
- 1994-09-22 HK HK102794A patent/HK102794A/xx not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006313607A (ja) * | 2005-05-09 | 2006-11-16 | Elpida Memory Inc | 半導体チップ選択方法、半導体チップ及び半導体集積回路装置 |
US7745919B2 (en) | 2005-05-09 | 2010-06-29 | Elpida Memory, Inc. | Semiconductor device including a plurality of semiconductor chips and a plurality of through-line groups |
JP4577688B2 (ja) * | 2005-05-09 | 2010-11-10 | エルピーダメモリ株式会社 | 半導体チップ選択方法、半導体チップ及び半導体集積回路装置 |
US7952201B2 (en) | 2005-05-09 | 2011-05-31 | Elpida Memory, Inc. | Semiconductor device including stacked semiconductor chips |
US8907463B2 (en) | 2005-05-09 | 2014-12-09 | Ps4 Luxco S.A.R.L. | Semiconductor device including stacked semiconductor chips |
US9048239B2 (en) | 2005-05-09 | 2015-06-02 | Ps4 Luxco S.A.R.L. | Semiconductor device including stacked semiconductor chips |
US9640243B2 (en) | 2005-05-09 | 2017-05-02 | Longitude Semiconductor S.A.R.L. | Semiconductor device including stacked semiconductor chips |
Also Published As
Publication number | Publication date |
---|---|
GB2250138B (en) | 1994-03-30 |
HK102794A (en) | 1994-09-30 |
JPH0666405B2 (ja) | 1994-08-24 |
US5130894A (en) | 1992-07-14 |
GB2250138A (en) | 1992-05-27 |
KR920010613A (ko) | 1992-06-26 |
KR100228838B1 (ko) | 1999-11-01 |
GB9124290D0 (en) | 1992-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0513661A (ja) | 三次元回路モジユールとその構造 | |
EP0554077B1 (en) | Packaging system | |
US5887158A (en) | Switching midplane and interconnecting system for interconnecting large numbers of signals | |
US6049467A (en) | Stackable high density RAM modules | |
US7821792B2 (en) | Cell board interconnection architecture | |
US20020089831A1 (en) | Module with one side stacked memory | |
US5224023A (en) | Foldable electronic assembly module | |
US6324071B2 (en) | Stacked printed circuit board memory module | |
US5317477A (en) | High density interconnection assembly | |
US20150181760A1 (en) | Axially aligned electronic chassis | |
US20080315985A1 (en) | Multi-switch chassis | |
US20080112133A1 (en) | Switch chassis | |
US3858154A (en) | Sliding three dimensional packaging technique | |
US5153814A (en) | Mounting system for electrical function units, particularly for data technology | |
JPH06250763A (ja) | 計算素子および製造方法 | |
US6780672B2 (en) | Micro eletro-mechanical component and system architecture | |
JP3660552B2 (ja) | 相互接続システム | |
EP0166289A2 (en) | High density module for semiconductor device chips | |
US10888011B2 (en) | Modular apparatuses and system for backplane connections | |
JP2015530717A (ja) | 基板間電子通信におけるクロストークの低減 | |
US5173838A (en) | Electrical operational unit, particularly for data technology | |
US5963426A (en) | Electronic micropackaging assembly and its fabrication | |
US4763298A (en) | Memory assembly with cooling insert | |
US7019983B2 (en) | Mounting power handling components on printed circuit boards near high density routing channels | |
US4538209A (en) | Double file printed wiring board module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |