JPH05136574A - 多層配線板 - Google Patents

Abstract

(57)【要約】 【目的】少なくとも下部配線を安価でかつ抵抗値も低い
Ａl で形成したものでありながら、絶縁膜の成膜時に下
部配線にヒロックや突起が発生することはないようにし
て絶縁膜の欠陥発生をなくし、下部配線と上部配線との
間の短絡を確実に防ぐ。 【構成】少なくとも下部配線（走査配線）１１を、高融
点金属（例えばＴi ）を含有しかつ酸素を約４at％以上
添加したＡl で形成した。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は多層配線板に関するもの
である。

【０００２】

【従来の技術】多層配線板は、絶縁性基板の上に下部配
線を形成し、この下部配線を絶縁膜で覆うとともに、こ
の絶縁膜の上に上部配線を形成した構成となっている。

【０００３】この多層配線板の下部配線および上部配線
は、一般に、Ｃr （クロム），Ｔa（タンタル），Ｍo
（モリブデン）等の高融点金属で形成されており、ま
た、上記絶縁膜はＳi Ｎ（窒化シリコン）等で形成され
ている。

【０００４】しかし、配線をＣr ，Ｔa ，Ｍo 等の高融
点金属で形成している従来の多層配線板は、これらの金
属が高価であるため配線板の製造コストが高くなってし
まうし、また上記高融点金属は抵抗値が高いため、配線
での電圧降下が大きくて、配線につながる半導体素子等
の動作特性が低下してしまうという問題をもっていた。

【０００５】そこで、従来から、配線に、安価でかつ抵
抗値も低いＡl （アルミニウム）を使用することが検討
されているが、Ａl は、数百℃に加熱すると表面にヒロ
ックが発生するという問題をもっているため、上記多層
配線板の下部配線をＡl で形成すると、多層配線板の製
造過程で絶縁膜に欠陥が発生し、下部配線と上部配線と
が短絡してしまう。

【０００６】すなわち、多層配線板は、ガラス等の絶縁
性基板の上に下部配線を形成した後、その上に絶縁膜を
成膜し、さらにその上に上部配線を形成する製法で製造
されるが、この場合、上記絶縁膜はプラズマＣＶＤ装置
により数百℃の成膜温度で成膜されるため、この絶縁膜
の成膜時に、下部配線の表面にヒロックが発生する。

【０００７】そして、このように下部配線の表面にヒロ
ックが発生すると、このヒロックが絶縁膜を突き破って
この絶縁膜にクラック等の欠陥を発生させ、そのため、
下部配線と、絶縁膜の上に形成した上部配線とが短絡し
てしまう。

【０００８】一方、従来から、上記Ａl に微量の高融点
金属（Ｔi ，Ｔa 等）を含有させると、加熱時における
ヒロックの発生が抑制されることが解明されており、こ
の高融点金属を含有させたＡl で上記下部配線を形成す
れば、後工程の絶縁膜の成膜時に下部配線の表面にヒロ
ックが発生するのを防ぐことができる。

【０００９】

【発明が解決しようとする課題】しかしながら、発明者
が、上記高融点金属を含有させたＡl で下部配線を形成
した多層配線板を試作したところ、この多層配線板も、
その下部配線と上部配線との間に短絡が発生するという
欠点をもっていた。

【００１０】そこで、この短絡発生の原因を知るため、
図４および図５に示すように、ガラス基板１上に高融点
金属を含有させたＡl からなる配線２を形成し、この基
板１を加熱して配線２の表面の状態の変化を調べたとこ
ろ、この配線２にはヒロックは発生しないが、配線２の
側面およびエッジ部に、図示のような突起３が局部的に
発生することが分かった。なお、上記配線２はＴi を含
有させたＡl で形成し、また加熱温度は約２５０℃とし
た。

【００１１】この突起３の発生は、配線２を加熱したと
きに、その側面やエッジ部に局部的な結晶成長が起きる
ためと考えられる。

【００１２】そして、多層配線板は上述した製法で製造
されるため、下部配線の上に絶縁膜を成膜する際に下部
配線が絶縁膜の成膜温度に加熱されて上記突起３を発生
し、この突起３の影響により絶縁膜にクラック等の欠陥
が発生して、この絶縁膜の欠陥部において下部配線と上
部配線とが短絡する。

【００１３】本発明の目的は、少なくとも下部配線を安
価でかつ抵抗値も低いＡl で形成したものでありなが
ら、絶縁膜の成膜時に下部配線にヒロックや突起が発生
することはないようにして絶縁膜の欠陥発生をなくし、
下部配線と上部配線との間の短絡を確実に防ぐことがで
きる多層配線板を提供することにある。

【００１４】

【課題を解決するための手段】本発明の多層配線板は、
その下部配線と上部配線とのうち少なくとも下部配線
を、高融点金属を含有しかつ酸素を約４at％以上添加し
たＡl で形成したことを特徴とするものである。

【００１５】

【作用】このように、高融点金属を含有させかつ酸素を
約４at％以上添加したＡl で下部配線を形成すれば、こ
の下部配線の上に絶縁膜等を成膜する際に下部配線が加
熱されても、この下部配線にヒロックや突起が発生する
ことはない。

【００１６】

【実施例】以下、本発明の一実施例を図１〜図３を参照
して説明する。なお、この実施例の多層配線板は、ＴＦ
Ｔアクティブマトリックス型液晶表示素子に用いられる
ものである。

【００１７】まず、多層配線板の概略構成を説明する。
図３は多層配線板の一部分の平面図である。この多層配
線板は、ガラス等からなる透明な絶縁性基板１０の上
に、複数本の走査配線１１と、この走査配線１１と直交
する複数本のデータ配線１７とを形成するとともに、各
走査配線１１と各データ配線１７との交差部にそれぞれ
画素電極選択用能動素子１２を形成し、この各能動素子
１２にそれぞれ対応させて画素電極１８を形成したもの
で、上記能動素子１２は、例えば逆スタガー型の薄膜ト
ランジスタとされている。

【００１８】上記逆スタガー型の薄膜トランジスタは、
図２および図３に示すように、ゲート電極１１ａと、こ
のゲート電極１１ａの上に形成されたＳi Ｎからなるゲ
ート絶縁膜１３と、このゲート絶縁膜１３の上に前記ゲ
ート電極１１ａと対向させて形成されたａ−Ｓi （アモ
ルファスシリコン）からなるｉ型半導体層１４と、この
ｉ型半導体層１４の両側部の上に、ｎ型の不純物をドー
プしたａ−Ｓi からなるｎ型半導体層１５を介して形成
されたソース電極１６およびドレイン電極１７ａとから
なっている。

【００１９】この薄膜トランジスタのゲート電極１１ａ
は、上記走査配線１１と一体に形成されており、走査配
線１１とゲート電極１１ａは基板１０上に形成されてい
る。また、上記ゲート絶縁膜１３は基板１０のほぼ全面
に形成されており、走査配線１１はゲート絶縁膜１３で
覆われている。なお、この走査配線１１の端子部（図示
せず）は、ゲート絶縁膜１３の端子部上の部分を除去す
ることによって露出されている。さらに、上記膜トラン
ジスタのドレイン電極１７ａは、上記データ配線１７と
一体に形成されており、データ配線１７は上記ゲート絶
縁膜１３の上に形成されている。

【００２０】すなわち、上記走査配線１１は下部配線、
データ配線１７は上部配線であり、この走査配線１１と
データ配線１７とは、図１に示すように上記ゲート絶縁
膜１３によって絶縁されている。

【００２１】また、上記画素電極１８は、ＩＴＯ等の透
明導電膜からなっており、この画素電極１８は上記ゲー
ト絶縁膜１３の上に形成されている。この画素電極１８
は、その一端縁を上記膜トランジスタのソース電極１６
の上に重ねて形成することによってソース電極１６に接
続されている。

【００２２】上記多層配線板は次のような工程で製造さ
れる。

【００２３】まず、基板１０上に下部配線用金属膜をス
パッタ装置により成膜し、この金属膜をパターニングし
て走査配線１１とゲート電極１１ａを形成した後、上記
基板１０上にゲート絶縁膜１３と、ｉ型半導体層１４お
よびｎ型半導体層１５を順次プラズマＣＶＤ装置により
成膜し、この後、ｎ型半導体層１５とｉ型半導体層１４
とをトランジスタ素子形状にパターニングする。なお、
上記ゲート絶縁膜（Ｓi Ｎ膜）１３は、一般に約３５０
℃の成膜温度で成膜されているが、ＲＦ放電のパワー密
度を下げてゆっくりと成膜すれば、約２５０℃の比較的
低い成膜温度でも、十分な絶縁耐圧をもつゲート絶縁膜
１３を得ることができる。

【００２４】この後は、上部配線用金属膜をスパッタ装
置により成膜し、この金属膜をパターニングしてデータ
配線１７とドレイン電極１７ａおよびソース電極１６を
形成するとともに、このソース，ドレイン電極１６，１
７ａ間のｎ型半導体層１５をエッチングして除去して薄
膜トランジスタを完成する。

【００２５】また、画素電極１８は、薄膜トランジスタ
を完成した後、ＩＴＯ等の透明導電膜をスパッタ装置に
より成膜し、この導電膜をパターニングして形成する。

【００２６】次に、上記多層配線板の下部配線である走
査配線１１とこの走査配線１１と一体に形成されるゲー
ト電極１１ａについて説明する。

【００２７】この走査配線１１およびゲート電極１１ａ
は、安価でかつ抵抗値も低いＡl で形成するのが望まし
いが、純Ａl で走査配線１１およびゲート電極１１ａを
形成したのでは、ゲート絶縁膜１３やｉ型およびｎ型半
導体層１４，１５の成膜時に、走査配線１１およびゲー
ト電極１１ａの表面にヒロックが発生する。また、Ｔi
等の高融点金属を含有させたＡl で走査配線１１および
ゲート電極１１ａを形成すれば、ゲート絶縁膜１３や半
導体層１４，１５の成膜時にヒロックが発生することは
ないが、［発明が解決しようとする課題］の項でも説明
したように、図４および図５に示したような突起３が発
生する。

【００２８】そこで、本発明では、上記走査配線１１お
よびゲート電極１１ａを、高融点金属を含有させかつ酸
素を添加したＡl で形成した。

【００２９】本発明の一実施例を上げると、この実施例
では、走査配線１１およびゲート電極１１ａを、高融点
金属としてＴi を含有させかつ酸素を添加したＡl （以
下、Ｔi 酸素含有Ａl という）で形成した。

【００３０】このＴi 酸素含有Ａl のＴi 含有量は、ゲ
ート絶縁膜１３や半導体層１４，１５の成膜に際してヒ
ロックが発生しない量とした。

【００３１】すなわち、ゲート絶縁膜１３は、上述した
ように、約３５０℃の成膜温度でも、また約２５０℃の
比較的低い成膜温度でも成膜できる。また、ｉ型半導体
層１４およびｎ型半導体層１５の成膜温度は約２５０
℃、上部配線用金属膜および画素電極１８の成膜温度は
約１００℃である。

【００３２】これらの成膜温度のうち最も高い温度は、
ゲート絶縁膜１３を高温で成膜する場合で約３５０℃、
低温で成膜する場合で約２５０℃であり、したがって、
ゲート絶縁膜１３を高温で成膜する場合は、Ｔi 酸素含
有Ａl のＴi 含有量を約３５０℃の温度にさらされても
ヒロックを発生しない量とし、ゲート絶縁膜１３を低温
で成膜する場合は、Ｔi 酸素含有ＡlのＴi 含有量を約
２５０℃の温度にさらされてもヒロックを発生しない量
とすればよい。

【００３３】具体的には、ゲート絶縁膜１３を約３５０
℃で成膜する場合はＴi 含有量を４．２wt（重量）％以
上とし、約２５０℃で成膜する場合はＴi 含有量を２．
２wt％以上とすればよく、この含有量でＴiを含有させ
たＡl で走査配線１１およびゲート電極１１ａを形成す
れば、多層配線板の製造過程で走査配線１１およびゲー
ト電極１１ａの表面にヒロックが発生することはない。

【００３４】なお、Ｔi の含有量を厳密に制御すること
は難しいため、Ｔi 含有量は、そのばらつきを考慮し
て、上記の値（４．２wt％または２．２wt％）より若干
多めにするのが望ましい。ただし、Ｔi 含有量を多くし
すぎると抵抗値が高くなってしまう。

【００３５】そこで、この実施例では、上記Ｔi 酸素含
有Ａl のＴi 含有量を、ゲート絶縁膜１３を約３５０℃
で成膜する場合は約７wt、約２５０℃で成膜する場合は
約５wtとした。

【００３６】一方、上記Ｔi 酸素含有Ａl の酸素添加量
は、ゲート絶縁膜１３を約３５０℃で成膜する場合も、
また約２５０℃で成膜する場合も、約４at（アトミッ
ク）％以上とした。

【００３７】このようにＴi 酸素含有Ａl の酸素添加量
を約４at％以上としたのは、それより酸素添加量が少な
いと、ゲート絶縁膜１３や半導体層１４，１５の成膜時
に走査配線１１およびゲート電極１１ａに図２および図
３に示したような突起３が発生し、また酸素添加量を多
くしすぎると、Ｔi酸素含有Ａl が酸化物に近くなって
その抵抗値が高くなるからである。

【００３８】なお、上記Ｔi 酸素含有Ａl の膜（下部配
線用金属膜）は、スパッタ装置により、あらかじめＡl
に適量のＴi および酸素を添加したターゲットを用いて
成膜することができる。このＴi 酸素含有Ａl の成膜温
度は約１００℃である。

【００３９】すなわち、この実施例の多層配線板は、そ
の下部配線である走査配線１１とこの走査配線１１と一
体に形成されるゲート電極１１ａを、Ｔi 含有量が約７
wtまたは約５wt、酸素添加量が約４at％以上のＴi 酸素
含有Ａl で形成したものであり、この多層配線板によれ
ば、ゲート絶縁膜１３および半導体層１４，１５の成膜
に際して走査配線１１およびゲート電極１１ａが加熱さ
れても、この走査配線１１およびゲート電極１１ａにヒ
ロックや突起が発生することはない。

【００４０】これは、ガラス基板上に、酸素添加料の異
なるＴi 酸素含有Ａl を用いて複数本の配線を形成し、
この基板を加熱して各配線の表面の状態の変化を調べた
結果からも確認された。なお、ここでは、全てのＴi 酸
素含有Ａl 膜のＴi 含有量を約５wtとし、酸素添加量は
２．４at％，４．０at％，４．６at％にした。また加熱
温度は２５０℃とした。

【００４１】この結果、酸素添加量が２．４at％のＴi
酸素含有Ａl で形成した配線は、ヒロックの発生はない
が、配線の側面やエッジ部に局部的な突起の発生が認め
られた。しかし、酸素添加量が４．０at％および４．６
at％のＴi 酸素含有Ａl で形成した配線はいずれも、ヒ
ロックはもちろん上記突起の発生もなく、配線表面の荒
れは全く認められなかった。

【００４２】このように、上記実施例の多層配線板によ
れば、ゲート絶縁膜１３等の成膜時に走査配線１１およ
びゲート電極１１ａヒロックや突起が発生することはな
く、したがって、ゲート絶縁膜１３の欠陥発生をなくし
て、下部配線である走査配線１１と、ゲート絶縁膜１３
上のデータ配線１７との短絡を確実に防ぐことができる
し、また薄膜トランジスタのゲート電極１１ａとソー
ス，ドレイン電極１６，１７ａとの間の短絡も確実に防
ぐことができる。

【００４３】なお、上記多層配線板の上部配線であるデ
ータ配線１７およびドレイン電極１７ａとソース１６
は、Ａl または、Ｔi だけを含有させたＡl 等の任意の
金属で形成してもよいが、このソース，ドレイン電極１
６，１７ａおよびデータ配線１７も上記Ｔi 含有量およ
び酸素添加量のＴi 酸素含有Ａl で形成すれば、多層配
線板の上にＳi Ｎ等からなる保護絶縁膜（図示せず）を
成膜する場合に、ソース，ドレイン電極１６，１７ａお
よびデータ配線１７にヒロックや突起が発生して保護絶
縁膜にクラック等の欠陥を生じさせるのを防ぐことがで
きる。また、ソース，ドレイン電極１６，１７ａおよび
データ配線１７を上記Ｔi 酸素含有Ａl で形成すれば、
上記保護絶縁膜の成膜に際してソース，ドレイン電極１
６，１７ａの表面が荒れることはないため、このソー
ス，ドレイン電極１６，１７ａとｎ型半導体層１５との
密着性が悪くなることはなく、したがって、ソース，ド
レイン電極１６，１７ａとｎ型半導体層１５とのオーミ
ックコンタクト性を十分に確保することができる。

【００４４】なお、上記実施例では、Ａl に含有させる
高融点金属としてＴi を用いたが、この高融点金属はＴ
a 等であってもよい。また、上記実施例では、ゲート絶
縁膜１３をＳi Ｎの単層膜としたが、このゲート絶縁膜
１３は、Ｓi Ｎ膜と酸化膜（酸化Ｓi 、酸化Ｔa 、酸化
Ａl 等）との二層膜であってもよい。

【００４５】また、上記実施例では、逆スタガー型薄膜
トランジスタを能動素子１２としているが、この能動素
子１２は、逆コプラナー型、スタガー型、コプラナー型
の薄膜トランジスタであっても、また薄膜ダイオードで
あってもよい。なお、能動素子１２をスタガー型または
コプラナー型薄膜トランジスタとした場合は、下部配線
がデータ配線、上部配線が走査配線になる。

【００４６】さらに、上記実施例では、ＴＦＴアクティ
ブマトリックス型液晶表示素子に用いられる多層配線板
について説明したが、本発明は、他の多層配線板にも適
用できることはもちろんである。

【００４７】

【発明の効果】本発明の多層配線板は、その下部配線と
上部配線とのうち少なくとも下部配線を、高融点金属を
含有しかつ酸素を約４at％以上添加したＡl で形成した
ものであるから、少なくとも下部配線を安価でかつ抵抗
値も低いＡl で形成したものでありながら、絶縁膜の成
膜時に下部配線にヒロックや突起が発生することはない
ようにして絶縁膜の欠陥発生をなくし、下部配線と上部
配線との間の短絡を確実に防ぐことができる。

【図面の簡単な説明】

【図１】図３の I−I 線に沿う拡大断面図。

【図２】図３のII−II線に沿う拡大断面図。

【図３】ＴＦＴアクティブマトリックス型液晶表示素子
に用いられる多層配線板の一部分の平面図。

【図４】高融点金属のみを含有させたＡl で形成した電
極の加熱後の平面図。

【図５】図４の V−V 線に沿う拡大断面図。

【符号の説明】

１０…基板、１１…走査配線（Ｔi 酸素含有Ａl ）、１
１ａ…ゲート電極、１２…能動素子（薄膜トランジス
タ）、１３…ゲート絶縁膜、１４…ｉ型半導体層、１５
…ｎ型半導体層、１６…ソース電極、１７…データ配
線、１７ａ…ドレイン電極。

Claims (1)

【特許請求の範囲】
1. 【請求項１】絶縁性基板の上に下部配線を形成しこの下
   部配線を絶縁膜で覆うとともにこの絶縁膜の上に上部配
   線を形成した多層配線板において、前記下部配線と上部
   配線とのうち少なくとも下部配線を、高融点金属を含有
   しかつ酸素を約４at％以上添加したアルミニウムで形成
   したことを特徴とする多層配線板。