JPH0513417A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0513417A JPH0513417A JP16056791A JP16056791A JPH0513417A JP H0513417 A JPH0513417 A JP H0513417A JP 16056791 A JP16056791 A JP 16056791A JP 16056791 A JP16056791 A JP 16056791A JP H0513417 A JPH0513417 A JP H0513417A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum alloy
- stress
- thin film
- crystal grain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】配線のエレクトロマイグレーション耐性および
ストレスマイグレーション耐性の向上を図った半導体装
置の製造方法を提供することを目的とする。 【構成】素子が形成されたシリコン基板１１上に酸化膜
１２を形成し、裏面に非晶質のＷＳｉｘ膜１３、表面に
アルミニウム合金薄膜１４を形成し、これをアルミニウ
ム合金の再結晶化温度より高い温度で熱処理して、ＷＳ
ｉｘ膜１３の体積収縮に起因する応力をアルミニウム合
金薄膜１４に与えて、アルミニウム合金薄膜１４の結晶
粒界の数を減らす。
ストレスマイグレーション耐性の向上を図った半導体装
置の製造方法を提供することを目的とする。 【構成】素子が形成されたシリコン基板１１上に酸化膜
１２を形成し、裏面に非晶質のＷＳｉｘ膜１３、表面に
アルミニウム合金薄膜１４を形成し、これをアルミニウ
ム合金の再結晶化温度より高い温度で熱処理して、ＷＳ
ｉｘ膜１３の体積収縮に起因する応力をアルミニウム合
金薄膜１４に与えて、アルミニウム合金薄膜１４の結晶
粒界の数を減らす。
Description
［発明の目的］
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特にエレクトロマイグレーションやストレス
マイグレーションに対して耐性のある、信頼性の高い電
極配線層の形成方法に関する。
に係わり、特にエレクトロマイグレーションやストレス
マイグレーションに対して耐性のある、信頼性の高い電
極配線層の形成方法に関する。
【０００２】
【従来の技術】従来より半導体装置の電極配線は、スパ
ッタ法や蒸着法によりアルミニウム膜を形成し、これを
パターニングすることにより得られていた。半導体集積
回路の高集積化にともない、素子間を相互接続するため
のアルミニウム配線はますます幅が狭くなっている。
ッタ法や蒸着法によりアルミニウム膜を形成し、これを
パターニングすることにより得られていた。半導体集積
回路の高集積化にともない、素子間を相互接続するため
のアルミニウム配線はますます幅が狭くなっている。
【０００３】このようなアルミニウム等の金属で形成し
た配線は、特に配線幅が狭くなるにつれて、電流負荷に
よって生ずるエレクトロマイグレーション、及び残留熱
応力により生ずるストレスマイグレーションによる断線
不良が発生しやすくなっている。これらエレクトロマイ
グレーションおよびストレスマイグレーションは、微細
配線の信頼性低下、したがって半導体装置の信頼性およ
び製造歩留の低下をもたらす等、種々の問題を起こして
いる。
た配線は、特に配線幅が狭くなるにつれて、電流負荷に
よって生ずるエレクトロマイグレーション、及び残留熱
応力により生ずるストレスマイグレーションによる断線
不良が発生しやすくなっている。これらエレクトロマイ
グレーションおよびストレスマイグレーションは、微細
配線の信頼性低下、したがって半導体装置の信頼性およ
び製造歩留の低下をもたらす等、種々の問題を起こして
いる。
【０００４】エレクトロマイグレーションやストレスマ
イグレーションは、結晶粒界におけるボイドの発生・成
長により引き起こされる。これは一般に使用されている
アルミニウム合金膜が多結晶であり非常に多くの結晶粒
界を含んでいることに起因している。ボイドは結晶粒界
が核となって発生し、原子の拡散速度の速い結晶粒界に
沿ってアルミニウム原子が移動（マイグレーション）す
ることにより成長する。従ってボイドの発生、成長を抑
え、エレクトロマイグレーションやストレスマイグレー
ションによる断線不良を防止するには結晶粒界をできる
だけ減らすか、より好ましくは結晶粒界をなくすのが良
い。
イグレーションは、結晶粒界におけるボイドの発生・成
長により引き起こされる。これは一般に使用されている
アルミニウム合金膜が多結晶であり非常に多くの結晶粒
界を含んでいることに起因している。ボイドは結晶粒界
が核となって発生し、原子の拡散速度の速い結晶粒界に
沿ってアルミニウム原子が移動（マイグレーション）す
ることにより成長する。従ってボイドの発生、成長を抑
え、エレクトロマイグレーションやストレスマイグレー
ションによる断線不良を防止するには結晶粒界をできる
だけ減らすか、より好ましくは結晶粒界をなくすのが良
い。
【０００５】このような考えにより、従来よりアルミニ
ウム薄膜の単結晶化や結晶粒の粗大化が試みられてき
た。単結晶アルミニウム薄膜の成膜は、ＣＶＤ法により
シリコン単結晶基板上で可能であるという報告もある。
しかし非晶質である酸化膜（ＳｉＯ2 ）上では、種結晶
が存在しないために単一核からの成長が難しく、現在ま
で単結晶アルミニウム薄膜の成膜はなされていない。ま
た結晶粒の大粒径化については、短時間アルミニウムの
融点直下の高温度まで昇温して熱処理する方法が試みら
れているが、通常含まれている、ＳｉやＣｕなどの合金
元素の偏析、析出といった新たな問題が生じている。従
って現在までエレクトロマイグレーションやストレスマ
イグレーションの要因となる結晶粒界密度の有効な低減
は達成されていない。
ウム薄膜の単結晶化や結晶粒の粗大化が試みられてき
た。単結晶アルミニウム薄膜の成膜は、ＣＶＤ法により
シリコン単結晶基板上で可能であるという報告もある。
しかし非晶質である酸化膜（ＳｉＯ2 ）上では、種結晶
が存在しないために単一核からの成長が難しく、現在ま
で単結晶アルミニウム薄膜の成膜はなされていない。ま
た結晶粒の大粒径化については、短時間アルミニウムの
融点直下の高温度まで昇温して熱処理する方法が試みら
れているが、通常含まれている、ＳｉやＣｕなどの合金
元素の偏析、析出といった新たな問題が生じている。従
って現在までエレクトロマイグレーションやストレスマ
イグレーションの要因となる結晶粒界密度の有効な低減
は達成されていない。
【０００６】
【発明が解決しようとする課題】このように従来の方法
では、エレクトロマイグレーションやストレスマイグレ
ーションの原因となる結晶粒界を低減する方法、すなわ
ちアルミニウム合金薄膜を単結晶化する方法は、シリコ
ン酸化膜（ＳｉＯ2 ）上においては実現不可能であり、
また高温熱処理による大粒径化も添加合金元素の偏析に
より、かえって信頼性が低下するため、有効な解決策と
はなっていない。
では、エレクトロマイグレーションやストレスマイグレ
ーションの原因となる結晶粒界を低減する方法、すなわ
ちアルミニウム合金薄膜を単結晶化する方法は、シリコ
ン酸化膜（ＳｉＯ2 ）上においては実現不可能であり、
また高温熱処理による大粒径化も添加合金元素の偏析に
より、かえって信頼性が低下するため、有効な解決策と
はなっていない。
【０００７】本発明は上記実情を考慮してなされたもの
で、不純物を偏析させることなく結晶粒密度を低減して
電極配線の信頼性を向上させ得る半導体装置の製造方法
を提供することを目的とする。 ［発明の構成］
で、不純物を偏析させることなく結晶粒密度を低減して
電極配線の信頼性を向上させ得る半導体装置の製造方法
を提供することを目的とする。 ［発明の構成］
【０００８】
【課題を解決するための手段】本発明の骨子は、素子形
成された半導体基板上に形成された金属または合金から
なる電極配線の結晶粒を大粒径化する方法として、電極
配線層に応力を加えた状態でこれを再結晶化温度以上の
温度で熱処理を行なうことを特徴とする。本発明におい
て熱処理時に電極配線層に加えられる応力の好ましい範
囲は、１×１０9 dyne／cm2 〜１×１０10dyne／cm2 で
ある。
成された半導体基板上に形成された金属または合金から
なる電極配線の結晶粒を大粒径化する方法として、電極
配線層に応力を加えた状態でこれを再結晶化温度以上の
温度で熱処理を行なうことを特徴とする。本発明におい
て熱処理時に電極配線層に加えられる応力の好ましい範
囲は、１×１０9 dyne／cm2 〜１×１０10dyne／cm2 で
ある。
【０００９】
【作用】本発明によれば、電極配線層に加えられる応力
歪が結晶粒成長の駆動力となり、再結晶核生成速度より
も結晶粒成長速度が大きくなる。このため一つの核から
成長が始まった結晶粒のみが大きく成長し、結果として
大きな再結晶粒が得られ、エレクトロマイグレーション
やストレスマイグレーションの原因となる、結晶粒界の
数を減らすことができる。
歪が結晶粒成長の駆動力となり、再結晶核生成速度より
も結晶粒成長速度が大きくなる。このため一つの核から
成長が始まった結晶粒のみが大きく成長し、結果として
大きな再結晶粒が得られ、エレクトロマイグレーション
やストレスマイグレーションの原因となる、結晶粒界の
数を減らすことができる。
【００１０】ここで、電極配線層に応力を加える一つの
方法として、熱処理温度において応力を発生する膜を半
導体基板の一方の面に堆積する方法がある。具体的に
は、素子形成された半導体基板の素子の形成されていな
い面に非晶質のＷＳｉｘやＭｏＳｉｘ等のシリサイド膜
を形成し、シリサイド結晶化時にシリサイド膜内に生じ
る引張り応力を利用する方法がある。非晶質シリサイド
は４００℃付近で六方晶に結晶化し、体積収縮して基板
の電極配線層の形成面を凸状に反らせる。このとき電極
配線層には引張り応力歪が加えられる。また他の方法と
して、電極配線層上に配線材料より堅い球を噴射する、
ショットピーニング法により配線層に応力を加える方法
がある。
方法として、熱処理温度において応力を発生する膜を半
導体基板の一方の面に堆積する方法がある。具体的に
は、素子形成された半導体基板の素子の形成されていな
い面に非晶質のＷＳｉｘやＭｏＳｉｘ等のシリサイド膜
を形成し、シリサイド結晶化時にシリサイド膜内に生じ
る引張り応力を利用する方法がある。非晶質シリサイド
は４００℃付近で六方晶に結晶化し、体積収縮して基板
の電極配線層の形成面を凸状に反らせる。このとき電極
配線層には引張り応力歪が加えられる。また他の方法と
して、電極配線層上に配線材料より堅い球を噴射する、
ショットピーニング法により配線層に応力を加える方法
がある。
【００１１】これらの方法によって、通常用いられる４
５０℃シンター工程において応力歪が配線層に加わり、
アルミニウムやＣｕまたはこれらの合金の結晶粒を大き
くすることができる。したがってエレクトロマイグレー
ションやストレスマイグレーションの要因となる結晶粒
界密度を低下させることができ、配線の信頼性を向上さ
せることができる。
５０℃シンター工程において応力歪が配線層に加わり、
アルミニウムやＣｕまたはこれらの合金の結晶粒を大き
くすることができる。したがってエレクトロマイグレー
ションやストレスマイグレーションの要因となる結晶粒
界密度を低下させることができ、配線の信頼性を向上さ
せることができる。
【００１２】
【実施例】以下、本発明の実施例を詳細に説明する。
【００１３】図１は、本発明の第１の実施例の半導体装
置の電極配線製造工程である。図１(a) に示すように、
所望の素子（図示せず）が形成されたシリコン基板１１
の表面にシリコン酸化膜等の絶縁膜１２を形成する。次
いで図１(b) に示すように、シリコン基板１１の素子形
成された面と反対側の面にタングステン・シリサイド
（ＷＳｉｘ）膜１３を形成する。具体的には、ＷＳｉｘ
合金ターゲットを用いた０．３〜３ＰａのＡｒ中でスパ
ッタ法により５００ｎｍのＷＳｉｘ膜１３を形成する。
このとき形成されたＷＳｉｘ膜１３は、Ｘ線回析より非
晶質であることが確認された。この状態でＷＳｉｘ膜１
３に発生する応力は５×１０8 dyn／cm2 と小さい値で
あり、シリコン基板の反りはほとんど変化しない。
置の電極配線製造工程である。図１(a) に示すように、
所望の素子（図示せず）が形成されたシリコン基板１１
の表面にシリコン酸化膜等の絶縁膜１２を形成する。次
いで図１(b) に示すように、シリコン基板１１の素子形
成された面と反対側の面にタングステン・シリサイド
（ＷＳｉｘ）膜１３を形成する。具体的には、ＷＳｉｘ
合金ターゲットを用いた０．３〜３ＰａのＡｒ中でスパ
ッタ法により５００ｎｍのＷＳｉｘ膜１３を形成する。
このとき形成されたＷＳｉｘ膜１３は、Ｘ線回析より非
晶質であることが確認された。この状態でＷＳｉｘ膜１
３に発生する応力は５×１０8 dyn／cm2 と小さい値で
あり、シリコン基板の反りはほとんど変化しない。
【００１４】次に図１(c) に示すように、素子が形成さ
れた側の基板表面のシリコン酸化膜１２上にアルミニウ
ム合金薄膜１４を堆積する。具体的には、アルミニウム
合金をターゲットとして用いた０．３ＰａのＡｒ中での
スパッタ法により、８００nmのアルミニウム合金薄膜１
４を堆積する。このとき基板は２００℃に加熱した。ア
ルミニウム合金薄膜１４の結晶粒径は、成膜後は２００
nmと小さい。
れた側の基板表面のシリコン酸化膜１２上にアルミニウ
ム合金薄膜１４を堆積する。具体的には、アルミニウム
合金をターゲットとして用いた０．３ＰａのＡｒ中での
スパッタ法により、８００nmのアルミニウム合金薄膜１
４を堆積する。このとき基板は２００℃に加熱した。ア
ルミニウム合金薄膜１４の結晶粒径は、成膜後は２００
nmと小さい。
【００１５】その後、アルミニウム合金の再結晶化温度
より高い温度、具体的には４５０℃で１５分の熱処理を
行なった。熱処理後のアルミニウム合金薄膜１４の結晶
粒径は平均で２０μm と大きく結晶成長していることが
ＳＥＭ観察によりわかった。
より高い温度、具体的には４５０℃で１５分の熱処理を
行なった。熱処理後のアルミニウム合金薄膜１４の結晶
粒径は平均で２０μm と大きく結晶成長していることが
ＳＥＭ観察によりわかった。
【００１６】この熱処理工程でシリコン基板１１は、図
１(d) に示すようにアルミニウム合金薄膜１４の形成し
てある面が凸状になるように、６インチウエハで約８０
μm反っていた。裏面に形成されたＷＳｉｘ膜１３を、
４５０℃の熱処理後Ｘ線回析測定すると非晶質から六方
晶に結晶化していることが判明した。この結晶化にとも
なってＷＳｉｘ膜１３は体積収縮を起こし、図２に示す
ような応力変化を示す。図２は、ＷＳｉｘ膜の応力変化
を温度を変えながら、その場測定した結果を示すもので
ある。図に示すように、４００℃から７００℃の温度範
囲でＷＳｉx 膜に引っ張り応力が効果的に発生すること
がわかる。
１(d) に示すようにアルミニウム合金薄膜１４の形成し
てある面が凸状になるように、６インチウエハで約８０
μm反っていた。裏面に形成されたＷＳｉｘ膜１３を、
４５０℃の熱処理後Ｘ線回析測定すると非晶質から六方
晶に結晶化していることが判明した。この結晶化にとも
なってＷＳｉｘ膜１３は体積収縮を起こし、図２に示す
ような応力変化を示す。図２は、ＷＳｉｘ膜の応力変化
を温度を変えながら、その場測定した結果を示すもので
ある。図に示すように、４００℃から７００℃の温度範
囲でＷＳｉx 膜に引っ張り応力が効果的に発生すること
がわかる。
【００１７】このようにＷＳｉｘ膜１３を裏面に形成し
た状態での４００〜５００℃の熱処理によって、ＷＳｉ
ｘ膜１３の体積収縮により基板１１の裏面には圧縮応力
がかかり、その結果基板１１が反ってその表面に形成さ
れたアルミニウム合金薄膜１４に引張り応力がかかっ
て、これがアルミニウム合金薄膜１４の結晶粒径増大の
原因になっていることがわかる。
た状態での４００〜５００℃の熱処理によって、ＷＳｉ
ｘ膜１３の体積収縮により基板１１の裏面には圧縮応力
がかかり、その結果基板１１が反ってその表面に形成さ
れたアルミニウム合金薄膜１４に引張り応力がかかっ
て、これがアルミニウム合金薄膜１４の結晶粒径増大の
原因になっていることがわかる。
【００１８】次いで図１(e) に示すように、裏面に形成
されているＷＳｉｘ膜１３をＣＦ4／Ｏ2 ガスを用いた
ケミカルドライエッチング法によりエッチング除去す
る。エッチング後のシリコン基板の反りはほとんど見ら
れない。その後図１(f) に示すように、通常のフォトリ
ソグラフィ工程と、反応性イオンエッチング工程により
配線パターンを形成する。
されているＷＳｉｘ膜１３をＣＦ4／Ｏ2 ガスを用いた
ケミカルドライエッチング法によりエッチング除去す
る。エッチング後のシリコン基板の反りはほとんど見ら
れない。その後図１(f) に示すように、通常のフォトリ
ソグラフィ工程と、反応性イオンエッチング工程により
配線パターンを形成する。
【００１９】このように形成された配線は通常の配線に
比べて、配線内に含まれる結晶粒界の数が非常に少ない
ため、エレクトロマイグレーションやストレスマイグレ
ーションに対して耐性のある、信頼性の高いものとなっ
た。
比べて、配線内に含まれる結晶粒界の数が非常に少ない
ため、エレクトロマイグレーションやストレスマイグレ
ーションに対して耐性のある、信頼性の高いものとなっ
た。
【００２０】本実施例では配線層としてアルミニウム合
金をあげたが、その他にＣｕ、Ａｇ、Ａｕ等でも同様の
効果が得られる。またシリコン基板の素子の形成してい
ない面に形成する膜は、熱処理中に応力を有し、電極配
線層に対して１×１０-5〜５％の歪を与える膜であれば
よく、ＭｏＳｉｘ，ＴｉＳｉx ，ＴａＳｉx 等の他のシ
リサイド膜でもよい。
金をあげたが、その他にＣｕ、Ａｇ、Ａｕ等でも同様の
効果が得られる。またシリコン基板の素子の形成してい
ない面に形成する膜は、熱処理中に応力を有し、電極配
線層に対して１×１０-5〜５％の歪を与える膜であれば
よく、ＭｏＳｉｘ，ＴｉＳｉx ，ＴａＳｉx 等の他のシ
リサイド膜でもよい。
【００２１】図３は、本発明の第２の実施例の半導体装
置の製造工程図である。図３(a) は、シリコン基板２１
に所望の素子（図示せず）が形成され、その表面にシリ
コン酸化膜等の絶縁膜２２が形成された状態である。こ
の後図３(b) に示すように、シリコン基板の裏面にＴｉ
Ｎ膜２３を形成する。具体的には、Ｔｉターゲットを用
いて、ＡｒとＮ2 混合比が１対１のガス中でスパッタ法
により、３００nmのＴｉＮ膜２３を形成する。このとき
図示のように、基板は素子の形成されている面が凹状に
６インチウエハで約７０μm 反った。この反り量は形成
するＴｉＮ膜２３の膜厚で変えることができる。すなわ
ち膜厚を大きくすると反り量が増加し、膜厚を小さくす
ると反り量が減少する。
置の製造工程図である。図３(a) は、シリコン基板２１
に所望の素子（図示せず）が形成され、その表面にシリ
コン酸化膜等の絶縁膜２２が形成された状態である。こ
の後図３(b) に示すように、シリコン基板の裏面にＴｉ
Ｎ膜２３を形成する。具体的には、Ｔｉターゲットを用
いて、ＡｒとＮ2 混合比が１対１のガス中でスパッタ法
により、３００nmのＴｉＮ膜２３を形成する。このとき
図示のように、基板は素子の形成されている面が凹状に
６インチウエハで約７０μm 反った。この反り量は形成
するＴｉＮ膜２３の膜厚で変えることができる。すなわ
ち膜厚を大きくすると反り量が増加し、膜厚を小さくす
ると反り量が減少する。
【００２２】ついで図３(c) に示すように、表面シリコ
ン酸化膜２２上にアルミニウム合金薄膜２４を、０．３
ＰａのＡｒ中でスパッタ法より４００nm堆積する。この
とき基板は２００℃に加熱した。アルミニウム合金の結
晶粒径は成膜後は１００nmと小さい。
ン酸化膜２２上にアルミニウム合金薄膜２４を、０．３
ＰａのＡｒ中でスパッタ法より４００nm堆積する。この
とき基板は２００℃に加熱した。アルミニウム合金の結
晶粒径は成膜後は１００nmと小さい。
【００２３】ついで図３(d) に示すように、基板を約１
００℃に加熱した状態で裏面に形成されているＴｉＮ膜
２３をＣＦ4 ／Ｏ2 ガスを用いたケミカルドライエッチ
ング法によりエッチング除去する。エッチング後、シリ
コン基板２１のウエハの反りはほとんどなくなる。した
がって、アルミニウム合金薄膜２４には、引張りの応力
歪が加わっている。その後４５０℃で１５分の熱処理を
行なう。熱処理後のアルミニウム合金薄膜２４の結晶粒
径は平均で２０μm と大きく結晶成長していることがわ
かった。その後図３(e) に示すように、通常のフォトリ
ソグラフィ工程と、反応性イオンエッチング工程により
配線パターン２４を形成する。
００℃に加熱した状態で裏面に形成されているＴｉＮ膜
２３をＣＦ4 ／Ｏ2 ガスを用いたケミカルドライエッチ
ング法によりエッチング除去する。エッチング後、シリ
コン基板２１のウエハの反りはほとんどなくなる。した
がって、アルミニウム合金薄膜２４には、引張りの応力
歪が加わっている。その後４５０℃で１５分の熱処理を
行なう。熱処理後のアルミニウム合金薄膜２４の結晶粒
径は平均で２０μm と大きく結晶成長していることがわ
かった。その後図３(e) に示すように、通常のフォトリ
ソグラフィ工程と、反応性イオンエッチング工程により
配線パターン２４を形成する。
【００２４】本実施例では配線層としてアルミニウム合
金をあげたが、その他にＣｕ、Ａｇ、Ａｕ等およびそれ
らを主成分とする合金でも同様の効果が得られる。また
配線層を形成するときにシリコン基板を反らせるために
素子の形成されていない面に形成する膜は、ＴｉＮ膜の
他ＳｉＮ膜やＷ，Ｍｏ等の高融点金属膜等、室温で基板
を１０μm 〜１cm程度反らせる膜であれば良い。これら
のうち、ＳｉＮ膜は、ＳｉＨ4 とＮＨ3 を用いたＶＤＤ
法により形成し、この場合ＳｉＮ膜には引っ張り応力が
加わる。Ｗ，Ｍｏ等の高融点金属膜は通常のスパッタリ
ング法により形成し、スパッタ条件を変えることによ
り、膜自体に引っ張り応力または圧縮応力が加わるよう
にすることができる。図４は、本発明の第３の実施例の
半導体装置の製造工程断面図である。
金をあげたが、その他にＣｕ、Ａｇ、Ａｕ等およびそれ
らを主成分とする合金でも同様の効果が得られる。また
配線層を形成するときにシリコン基板を反らせるために
素子の形成されていない面に形成する膜は、ＴｉＮ膜の
他ＳｉＮ膜やＷ，Ｍｏ等の高融点金属膜等、室温で基板
を１０μm 〜１cm程度反らせる膜であれば良い。これら
のうち、ＳｉＮ膜は、ＳｉＨ4 とＮＨ3 を用いたＶＤＤ
法により形成し、この場合ＳｉＮ膜には引っ張り応力が
加わる。Ｗ，Ｍｏ等の高融点金属膜は通常のスパッタリ
ング法により形成し、スパッタ条件を変えることによ
り、膜自体に引っ張り応力または圧縮応力が加わるよう
にすることができる。図４は、本発明の第３の実施例の
半導体装置の製造工程断面図である。
【００２５】図４(a) に示すように、シリコン基板４１
に所望の素子（図示せず）を形成下後、その表面にシリ
コン酸化膜等の絶縁膜４２を形成する。ついで図４(b)
に示すように、表面シリコン酸化膜４２上にＣｕ薄膜４
３を、０．３ＰａのＡｒ中でのスパッタ法によって３０
０nm堆積する。Ｃｕ薄膜４３の結晶粒径は２００nm程度
であった。
に所望の素子（図示せず）を形成下後、その表面にシリ
コン酸化膜等の絶縁膜４２を形成する。ついで図４(b)
に示すように、表面シリコン酸化膜４２上にＣｕ薄膜４
３を、０．３ＰａのＡｒ中でのスパッタ法によって３０
０nm堆積する。Ｃｕ薄膜４３の結晶粒径は２００nm程度
であった。
【００２６】その後図４(c) に示すように、Ｃｕ膜４３
表面に純水を凍結させた氷粒子（微粒氷）４４を、キャ
リアガス（Ａｒ，Ｈｅ，Ｎ2 ，Ｄｒｙ air等）と共に噴
射する。このときの微粒氷４４の粒径は０．１〜３００
μm で、そのＣｕ膜４３表面への噴射速度は５０〜３０
０ｍ／sec で行なった。この結果、Ｃｕ薄膜４３表面に
は残留応力層が生成されていることが、Ｘ線回析パター
ンのシフトより判明した。
表面に純水を凍結させた氷粒子（微粒氷）４４を、キャ
リアガス（Ａｒ，Ｈｅ，Ｎ2 ，Ｄｒｙ air等）と共に噴
射する。このときの微粒氷４４の粒径は０．１〜３００
μm で、そのＣｕ膜４３表面への噴射速度は５０〜３０
０ｍ／sec で行なった。この結果、Ｃｕ薄膜４３表面に
は残留応力層が生成されていることが、Ｘ線回析パター
ンのシフトより判明した。
【００２７】その後、Ｎ2 −１０％Ｈ2 ガス中で５００
℃，１５分の熱処理を行なった。熱処理後のＣｕ膜４３
の結晶粒径は１０〜３０μm と大きく結晶成長している
ことがＳＥＭ観察によりわかった。その後図４(d) に示
すように、通常のフォトリソグラフィ工程と反応性イオ
ンエッチング工程により配線パターン４３を形成する。
℃，１５分の熱処理を行なった。熱処理後のＣｕ膜４３
の結晶粒径は１０〜３０μm と大きく結晶成長している
ことがＳＥＭ観察によりわかった。その後図４(d) に示
すように、通常のフォトリソグラフィ工程と反応性イオ
ンエッチング工程により配線パターン４３を形成する。
【００２８】このように形成した配線は通常の配線に比
べ配線内に含まれる結晶粒界の数が非常に少ないためエ
レクトロマイグレーションやストレスマイグレーション
に対して耐性のある、信頼性の高いものとなった。
べ配線内に含まれる結晶粒界の数が非常に少ないためエ
レクトロマイグレーションやストレスマイグレーション
に対して耐性のある、信頼性の高いものとなった。
【００２９】本実施例において配線層としてＣｕ膜を用
いたが、そのほかＡｌ，Ａｇ，Ａｕ等およびそれらの元
素を主成分とする合金でも同様の効果が得られる。また
配線層に噴射する物質として微粒氷を用いたが、他の各
種固体球（鋼球や鉄球、砂等）でもよい。
いたが、そのほかＡｌ，Ａｇ，Ａｕ等およびそれらの元
素を主成分とする合金でも同様の効果が得られる。また
配線層に噴射する物質として微粒氷を用いたが、他の各
種固体球（鋼球や鉄球、砂等）でもよい。
【００３０】図５は、本発明の第４の実施例の半導体装
置の製造工程を示す断面図である。図５(a) に示すよう
に、シリコン基板５１に所望の素子（図示せず）を形成
した後、その表面にシリコン酸化膜等の絶縁膜５２を形
成する。次に図５(b) に示すように、表面シリコン酸化
膜５２上にアルミニウム合金薄膜５３を、０．３Ｐａの
Ａｒ中でのスパッタ法により４００nm堆積する。このと
き基板は２００℃に加熱した。アルミニウム合金薄膜５
３の結晶粒径は成膜後は５０〜１５０nmと小さなもので
あった。
置の製造工程を示す断面図である。図５(a) に示すよう
に、シリコン基板５１に所望の素子（図示せず）を形成
した後、その表面にシリコン酸化膜等の絶縁膜５２を形
成する。次に図５(b) に示すように、表面シリコン酸化
膜５２上にアルミニウム合金薄膜５３を、０．３Ｐａの
Ａｒ中でのスパッタ法により４００nm堆積する。このと
き基板は２００℃に加熱した。アルミニウム合金薄膜５
３の結晶粒径は成膜後は５０〜１５０nmと小さなもので
あった。
【００３１】ついで図５(c) に示すように、アルミニウ
ム合金薄膜５３上にＳｉＮ膜５４を堆積する。このＳｉ
Ｎ膜５４の堆積は、具体的には、４００ｓｃｃｍのＳｉ
Ｈ4と６４００ｓｃｃｍのＮＨ3 を導入し、２．５Torr
に保ちながらプラズマＣＶＤ法により行う。このとき基
板は３５０℃に加熱した。ＳｉＮ膜５４を堆積した後の
基板は、素子の形成されている面が凸状に６インチウエ
ハで約５０μm 反っていた。このとき、アルミニウム合
金膜５３にはＳｉＮ膜５４より圧縮応力が働いていた。
ム合金薄膜５３上にＳｉＮ膜５４を堆積する。このＳｉ
Ｎ膜５４の堆積は、具体的には、４００ｓｃｃｍのＳｉ
Ｈ4と６４００ｓｃｃｍのＮＨ3 を導入し、２．５Torr
に保ちながらプラズマＣＶＤ法により行う。このとき基
板は３５０℃に加熱した。ＳｉＮ膜５４を堆積した後の
基板は、素子の形成されている面が凸状に６インチウエ
ハで約５０μm 反っていた。このとき、アルミニウム合
金膜５３にはＳｉＮ膜５４より圧縮応力が働いていた。
【００３２】その後、４５０℃で１５分の熱処理を行な
う。熱処理後のアルミニウム合金薄膜５３の結晶粒径は
平均で１０μm まで結晶成長して大粒径化していること
が判明した。ここで、この熱処理の際に熱膨脹率の差か
らアルミニウム合金薄膜５３に対して圧縮応力がさらに
働き、これにより結晶粒成長が促進される。
う。熱処理後のアルミニウム合金薄膜５３の結晶粒径は
平均で１０μm まで結晶成長して大粒径化していること
が判明した。ここで、この熱処理の際に熱膨脹率の差か
らアルミニウム合金薄膜５３に対して圧縮応力がさらに
働き、これにより結晶粒成長が促進される。
【００３３】その後、図５(d) に示すように、ＣＦ4 と
Ｏ2 を用いたケミカルドライエッチングでアルミニウム
合金薄膜５３上のＳｉＮ膜５４を剥離する。このとき基
板の反りはほぼ０となった。さらに、アルミニウム合金
薄膜５３内の残留応力をなくすため、４５０℃，１５分
の熱処理を追加する。これにより、アルミニウム合金薄
膜５３の結晶粒径は平均で４０μm まで成長した。その
後、図５(e) に示すように、通常のフォトリソグラフィ
工程と反応性イオンエッチング工程により配線パターン
５３を形成する。このように形成した配線はエレクトロ
マイグレーション耐性、ストレスマイグレーション耐性
とも大幅に改善された。
Ｏ2 を用いたケミカルドライエッチングでアルミニウム
合金薄膜５３上のＳｉＮ膜５４を剥離する。このとき基
板の反りはほぼ０となった。さらに、アルミニウム合金
薄膜５３内の残留応力をなくすため、４５０℃，１５分
の熱処理を追加する。これにより、アルミニウム合金薄
膜５３の結晶粒径は平均で４０μm まで成長した。その
後、図５(e) に示すように、通常のフォトリソグラフィ
工程と反応性イオンエッチング工程により配線パターン
５３を形成する。このように形成した配線はエレクトロ
マイグレーション耐性、ストレスマイグレーション耐性
とも大幅に改善された。
【００３４】本実施例では配線層としてアルミニウム合
金をあげたが、その他にＣｕ、Ａｇ、Ａｕ等およびそれ
らを主成分とする合金でも同様の効果が得られる。また
配線層を形成するときにシリコン基板を反らせるために
素子の形成されている側の面に形成する膜は、ＳｉＮの
他ＳｉＯ2 ，Ｔａ2 Ｏ5 等の絶縁膜、室温で基板を１０
μm 〜１cm程度反らせる膜であれば良い。
金をあげたが、その他にＣｕ、Ａｇ、Ａｕ等およびそれ
らを主成分とする合金でも同様の効果が得られる。また
配線層を形成するときにシリコン基板を反らせるために
素子の形成されている側の面に形成する膜は、ＳｉＮの
他ＳｉＯ2 ，Ｔａ2 Ｏ5 等の絶縁膜、室温で基板を１０
μm 〜１cm程度反らせる膜であれば良い。
【００３５】
【発明の効果】以上詳細に説明したように本発明によれ
ば、素子が形成された半導体基板上にアルミニウムや銅
またはその合金等からなる層を含む電極配線層を形成す
る際に、配線層を形成した後に、これに応力を加えた状
態で熱処理を行うことにより、エレクトロマイグレーシ
ョンやストレスマイグレーションの原因となる配線層の
結晶粒界の数を減らすことができ、半導体装置における
配線の信頼性を大幅に向上することができる。
ば、素子が形成された半導体基板上にアルミニウムや銅
またはその合金等からなる層を含む電極配線層を形成す
る際に、配線層を形成した後に、これに応力を加えた状
態で熱処理を行うことにより、エレクトロマイグレーシ
ョンやストレスマイグレーションの原因となる配線層の
結晶粒界の数を減らすことができ、半導体装置における
配線の信頼性を大幅に向上することができる。
【図１】本発明の第１の実施例に係る半導体装置の製造
工程を示す工程断面図。
工程を示す工程断面図。
【図２】ＷＳｉｘ膜の結晶化にともなう応力変化を示す
特性図。
特性図。
【図３】本発明の第２の実施例に係る半導体装置の製造
工程を示す工程断面図。
工程を示す工程断面図。
【図４】本発明の第３の実施例に係る半導体装置の製造
工程を示す工程断面図。
工程を示す工程断面図。
【図５】本発明の第４の実施例に係わる半導体装置の製
造工程を示す工程断面図。
造工程を示す工程断面図。
１１，２１，４１，５１…シリコン基板、 １２，２２，４２，５２…シリコン酸化膜、 １３…ＷＳｉｘ膜、 ２３…ＴｉＮ膜、 １４，２４，５３…アルミニウム合金薄膜、 ４３…Ｃｕ膜、 ５４…ＳｉＮ膜、 ４４…微粒氷。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7353−4Ｍ Ｈ０１Ｌ 21/88 Ｑ
Claims (1)
- 【特許請求の範囲】 【請求項１】所望の素子が形成された半導体基板上に金
属または合金からなる電極配線層を形成する工程と、 前記電極配線層に応力を加えた状態で、前記金属または
合金層の再結晶化温度以上の温度で熱処理を行なう工程
とを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16056791A JPH0513417A (ja) | 1991-07-01 | 1991-07-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16056791A JPH0513417A (ja) | 1991-07-01 | 1991-07-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513417A true JPH0513417A (ja) | 1993-01-22 |
Family
ID=15717769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16056791A Pending JPH0513417A (ja) | 1991-07-01 | 1991-07-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513417A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007203420A (ja) * | 2006-02-03 | 2007-08-16 | Hitachi Ltd | Ｍｅｍｓ構造体およびその製造方法、並びにｍｅｍｓ構造体混載半導体装置の製造方法 |
| JP2010192708A (ja) * | 2009-02-18 | 2010-09-02 | Hitachi Ltd | 半導体パワーモジュール、電力変換装置、および、半導体パワーモジュールの製造方法 |
-
1991
- 1991-07-01 JP JP16056791A patent/JPH0513417A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007203420A (ja) * | 2006-02-03 | 2007-08-16 | Hitachi Ltd | Ｍｅｍｓ構造体およびその製造方法、並びにｍｅｍｓ構造体混載半導体装置の製造方法 |
| JP2010192708A (ja) * | 2009-02-18 | 2010-09-02 | Hitachi Ltd | 半導体パワーモジュール、電力変換装置、および、半導体パワーモジュールの製造方法 |
| US8472188B2 (en) | 2009-02-18 | 2013-06-25 | Hitachi, Ltd. | Semiconductor power module, inverter, and method of manufacturing a power module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Harper et al. | Microstructure control in semiconductor metallization | |
| JP3413782B2 (ja) | スパッタリング用チタンタ−ゲットおよびその製造方法 | |
| KR100425655B1 (ko) | 집적회로의금속화층사이의반응을최소화하기위한확산방지삼중층및제조방법 | |
| JP3535893B2 (ja) | 半導体装置の金属層形成方法 | |
| US20020096768A1 (en) | Soft metal conductor and method of making | |
| JP4237742B2 (ja) | スパッタリングターゲットの製造方法 | |
| TWI398534B (zh) | 用於形成微合金化鋁合金接線膜的濺鍍靶 | |
| JPH1180942A (ja) | Ｔａスパッタターゲットとその製造方法及び組立体 | |
| JPH0752733B2 (ja) | 配線構造体の形成方法 | |
| JP2582776B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10308363A (ja) | メタライゼーション構造を製造する方法 | |
| JP4237743B2 (ja) | スパッタリングターゲット用インゴットの製造方法 | |
| US6638856B1 (en) | Method of depositing metal onto a substrate | |
| JPH0513417A (ja) | 半導体装置の製造方法 | |
| US7135399B2 (en) | Deposition method for wiring thin film | |
| JP2002115056A (ja) | 単結晶巨大粒子からなる金属薄膜の製造方法 | |
| JPH06128737A (ja) | スパッタリングターゲット | |
| JP2003142424A (ja) | 半導体ウェーハの相互接続構造に対するバリア層及びバリア層を堆積するための方法。 | |
| US20230059454A1 (en) | LOW TEMPERATURE SYNTHESIS OF NiAl THIN FILMS | |
| JPH02165632A (ja) | 半導体装置の製造方法 | |
| JP3328358B2 (ja) | 半導体装置の製造方法 | |
| Colgan et al. | Kinetics of Al grain growth, Al2Cu precipitation, and dissolution in blanket thin films and fine lines | |
| JPH10172923A (ja) | 半導体素子の金属配線形成方法 | |
| JP3177208B2 (ja) | 高純度チタニウムスパッタリングターゲット | |
| JPH0242729A (ja) | アルミニウム系薄膜配線 |