JPH05133801A - ホトダイオードアレイ型光検出装置および光検出方法 - Google Patents

Abstract

(57)【要約】 【目的】 ホトダイオードアレイに入射した光を常に正
確に検出することの出来るホトダイオードアレイ型光検
出装置および光検出方法を提供することを目的とする。 【構成】 ホトダイオード３４およびコンデンサ３５か
ら構成される撮像画素は、クロックパルス・バーのハイ
レベル期間に一定電圧に充電される。また、このクロッ
クパルス・バーはバッファ４４，４５およびコンデンサ
４６によって約１００nsec遅延される。単安定マルチバ
イブレータ４７は、この遅延されたクロックパルス・バ
ーの立ち下がりに同期してリセットパルスφ_r を生成す
る。光入射によって撮像画素が放電した電荷はフィード
バック容量４１によって充電されるが、このフィードバ
ック容量４１はクロックパルス・バーに遅れて生成され
るリセットパルスφ_r によってリセットされる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は分光検出装置や位置検出
装置あるいは光学的文字読取装置などに用いられるホト
ダイオードアレイ型光検出装置および光検出方法に関す
るものである。

【０００２】

【従来の技術】光入力を時系列電気信号に変換する撮像
素子はホトダイオードアレイを用いて構成され、ホトダ
イオードアレイ型光検出装置を構成している。この撮像
素子は視覚機能を有するセンサとして用いられ、距離測
定、色識別、物体認識また分光光度計用のマルチチャン
ネル検出器などへの幅広い応用分野を持つ。半導体を用
いた撮像素子は特にイメージセンサと呼ばれている。

【０００３】イメージセンサは光電変換、蓄積、走査の
諸機能部から成り立っている。走査にはスイッチ手段ま
たは転送手段が用いられ、この走査によって信号電荷は
共通信号線であるビデオラインまで運ばれる。また、撮
像素子の各画素は幾何学的に固定されているため、本質
的に図形歪みは小さく、また、センサ自体が小型軽量で
振動衝撃などの耐環境性に優れており、さらに、低電圧
低消費電力などの特徴を持っている。

【０００４】このようなイメージセンサは、受光部の配
列により一次元アレイと二次元アレイとに大別され、さ
らに、走査機能によりアドレス方式と信号転送方式とに
大別される。図５はアドレス方式の１次元撮像素子アレ
イであるＭＯＳイメージセンサの回路構成図である。Ｍ
ＯＳイメージセンサに代表されるアドレス方式では、Ｍ
ＯＳＦＥＴで構成されるシフトレジスタ１において作ら
れる連続的なパルスがアドレススイッチ２に加えられ、
ホトダイオード３において放電された電荷が共通信号線
であるビデオライン４から充電される。

【０００５】図６はこの充電電流を抵抗によって検出す
る方式を用いたＭＯＳ型撮像素子の画素構造および回路
構成を示している。Ｐ型シリコン基板９を用いたＮチャ
ンネルＭＯＳＦＥＴはアドレススイッチ１０を構成して
いる。また、ソース領域１１のＰＮ接合部はホトダイオ
ードを構成しており、光電変換機能を果たすと共に電荷
蓄積部としても作用する。ゲート電極１２に正のアドレ
スパルスが与えられると、ゲート電極１２下のシリコン
基板９の表面にＮチャンネルが形成される。このため、
ホトダイオードを構成するソース領域１１の電位がドレ
イン領域１３の電位と等しくなるまで、このＮチャンネ
ルを介してドレイン領域１３からソース領域１１へ電荷
が供給される。この結果、ソース領域１１部に形成され
たホトダイオードが放電した電荷は充電され、この時流
れた充電電流が信号として外部に取り出される。

【０００６】一方、ゲート電極１２にアドレスパルスが
印加されていない時には、ゲート電極１２下のシリコン
基板９表面にチャンネルは形成されない。従って、ホト
ダイオードを構成するソース領域１１の電位はフローテ
ィング状態になり、蓄積動作が開始される。つまり、こ
の状態で光が入射されてシリコン基板９内にキャリヤが
励起されると、ホトダイオードに蓄積された電荷は励起
されたキャリヤによって放電し、ホトダイオード電位は
低下する。次に、再びアドレスパルスがゲート電極１２
に加えられると、放電電荷に相当する充電電流がホトダ
イオードに再び流れ込む。この充電電流量は外部回路に
よって検出される。また、全放電電荷はホトダイオード
への入射光量とアドレススイッチ１０のゲートをオンす
る時間間隔との積に比例する。このような動作モードを
電荷蓄積モードと呼び、微弱な光を検出するのに役立
つ。また、この放電電荷量Ｑ_s は、ホトダイオードの光
電流をＩ_p ，蓄積時間（ゲートをオンする時間間隔）を
ｔとすると、次の式に示される。

【０００７】Ｑ_s ＝Ｉ_p ×ｔ ＭＯＳイメージセンサ自体の構造および動作原理は比較
的簡単であるとされているが、前記したホトダイオード
への充電電流を外部に取り出し、それを正確に電圧値に
直す手段は非常に重要である。充電電流を外部に取り出
す方式、いわゆる信号検出方式には、電流を抵抗により
電圧に変換する方式と、演算増幅器による積分型電荷増
幅方式とがある。上記した図６に示される撮像素子は前
者の抵抗による電流−電圧変換方式の代表的なものであ
る。また、ホトダイオードへ流れる充電電流の波形は同
図の上部に示される波形Ｉ_s になり、この波形の積分値
がホトダイオード放電電荷量Ｑ_s と同じになる。従っ
て、Ｉ_s の積分値は入射光量と蓄積時間の積（いわゆる
露光量）に比例する。この時、充電電流Ｉ_s の波形は理
論的にはホトダイオードの容量、アドレススイッチ１０
のオン抵抗および負荷抵抗Ｒ１の値により決まってく
る。もし、充電電流Ｉ_s の出力時定数が電流値で変わら
なければ、Ｉ_sのピーク値も露光量に比例し、負荷抵抗
Ｒ１による出力電圧も露光量に比例することになる。し
かし、実際には充電電流によって出力時定数は変わり、
従って、負荷抵抗による信号検出方式は露光量に比例し
ない。これは、横軸に露光量、縦軸に出力電圧をとった
いわゆる入出力特性がリニアでないことを意味し、精密
な用途、例えば分光分析器の光検出器用には抵抗による
信号検出方式は使えないことになる。

【０００８】このような問題点を解決したのが演算増幅
器を用いた積分型電荷増幅方式であり、その代表的な回
路構成は図７に示される。なお、同図において図６と同
一または相当する部分については同符号を用いてその説
明は省略する。また、同図に示される回路各部における
信号タイミングチャートは図８に示される。フィードバ
ックループ内には電流積分用のコンデンサ１８と、この
コンデンサ１８に蓄えられた信号電荷をリセットするた
めのＦＥＴ１９が設けられている。次に、この積分型電
荷増幅方式を用いたＭＯＳイメージセンサの動作原理を
図８のタイミングチャートを参照して説明する。アドレ
ススイッチ１０はゲート電極１２に与えられるアドレス
パルスがハイレベルで導通（オン）し、ロウレベルで非
導通（オフ）になる構造とする。また、積分型増幅器を
構成するＦＥＴ１９は、そのゲートに与えられるリセッ
トパルスφ_r がハイレベルでオンし、ロウレベルでオフ
になる構造であるとする。また、ＭＯＳイメージセンサ
のビデオライン２１には、演算増幅器１７のイマジナリ
ショートを利用して常に一定電圧Ｖ_ccがバイアスされて
いる。このバイアスをビデオバイアスと呼ぶ。

【０００９】まず、図８の時間ｔ１においてＦＥＴ１９
をオンさせ、フィードバック用コンデンサ１８の電荷を
空にする。この時、演算増幅器１７は単なるバッファと
して働き、また、ＭＯＳイメージセンサのアドレススイ
ッチ１０はオフになっているため、積分型増幅器の出力
にはビデオバイアスと同じ電圧Ｖ_ccが現れる。次に、時
間ｔ２においてＦＥＴ１９をオフにする。もし、このタ
イミングで充電電流が有れば、その電荷はコンデンサ１
８に蓄えられる。しかし、時間ｔ２においてはＭＯＳイ
メージセンサのアドレススイッチ１０は依然オフになっ
ており、従って、充電電流はなく、積分型電荷増幅器の
出力電圧はビデオバイアスと同じＶ_ccが現れたままであ
る。次に、時間ｔ３において、ＭＯＳイメージセンサの
ある画素のアドレススイッチ１０がオンすると、これが
オフ状態であった間にホトダイオードで放電した電荷は
積分型電荷増幅器からの電流で充電される。この時流れ
た充電電流の積分値は前述の放電電荷量Ｑ_sに一致し、
これは全て積分型電荷増幅器のフィードバック用コンデ
ンサ１８から供給される。この時の積分型電荷増幅器の
出力電圧Ｖ_O は、コンデンサ１８の容量をＣとすると次
の式に表される。

【００１０】Ｖ_O ＝Ｑ_s ／Ｃ＝Ｉ_p ×ｔ／Ｃ 次に、時間ｔ４において、ＭＯＳイメージセンサのアド
レススイッチ１０はオフになり、また、これと同時にＦ
ＥＴ１９はオンし、コンデンサ１８の電荷がリセットさ
れる。以下、時間ｔ２，ｔ３，ｔ１，ｔ２，ｔ３と動作
を繰り返す。

【００１１】積分型電荷増幅方式とは文字どおり電流を
積分して電圧に変換する方式であるが、上記式の通り、
積分型電荷増幅器の出力電圧Ｖ_O はホトダイオードの放
電電荷量に比例し、また、このホトダイオードの放電電
荷量は露光量に比例する。このため、結局、積分型電荷
増幅器の出力電圧Ｖ_O は露光量に比例することになり、
露光量と出力電圧の関係を表す入出力特性はリニアな関
係になる。従って、分光分析器の光検出器用にアドレス
方式のイメージセンサを使用した場合、信号読み出し方
式は必然的に積分型電荷増幅方式が用いられることにな
る。

【００１２】

【発明が解決しようとする課題】しかしながら、ＭＯＳ
イメージセンサ等のいわゆるアドレス方式のイメージセ
ンサは、上述したように積分型電荷増幅方式で信号読み
出しすれば入出力特性のリニアリティが非常に良いが、
次のような問題がある。つまり、ＭＯＳイメージセンサ
のアドレススイッチ１０をオフさせるタイミングが、積
分型電荷増幅器のリセットスイッチであるＦＥＴ１９を
オンさせるタイミングよりに遅れたり、また、同時刻で
各スイッチが動作するような回路構成の場合、積分型電
荷増幅器の出力電圧の大小でホトダイオードの充電電圧
が一定しない現象が生じる。

【００１３】すなわち、フィートバック用コンデンサ１
８の電荷リセットを行おうとした時、そのタイミングに
おいてＭＯＳイメージセンサのアドレススイッチ１０が
オン状態になっているかまたはまだ完全にオフ状態に変
化しきっていない場合、積分型電荷増幅器とホトダイオ
ードとは接続された状態にある。このため、この時、フ
ィードバック用コンデンサ１８のリセットが行われる
と、このリセットに伴ってビデオバイアスが不安定にな
り、その直後にＭＯＳイメージセンサのアドレススイッ
チ１０がオフ状態になると、不安定なビデオバイアス電
圧でホトダイオードの充電電圧が決められてしまう。こ
の充電電圧のズレは信号読み出しの度に、すなわち、ホ
トダイオードにあっては充電の度に変化する。また、こ
のズレを出力電圧の観点から見れば、ホトダイオード充
電電圧の変動分はそのまま次にその画素がアドレシング
された時に充電電流の変動となって現れることになる。

【００１４】前述したように積分型電荷増幅方式による
出力電流検出方式は露光量と出力電圧との関係がリニア
であり、精密測定用途に適した方式であるが、上記のよ
うにＭＯＳイメージセンサや積分型電荷増幅器に加えら
れるパルスタイミングによっては入出力特性がリニアで
なくなり、低い精度の出力しか得られなくなってしまう
ことがある。

【００１５】図９および図１０は、ＭＯＳイメージセン
サのアドレススイッチ１０をオフさせるタイミングと、
積分型電荷増幅器のリセットＦＥＴ１９をオンさせるタ
イミングとが同時刻になった場合におけるビデオ出力の
一例を示している。つまり、図９（ａ）に示される出力
電圧波形に相当する光がホトダイオードに照射され、そ
の光照射を急激にオフした後のビデオ出力電圧波形が各
走査毎に図９（ｂ），図１０（ｃ）および図１０（ｄ）
に示されている。本来ならば、図９（ｂ）に示される２
回目走査における読み出し時にはビデオ出力電圧は零に
ならなければならないのであるが、大きく負側に振れて
いるのが分かる。すなわち、積分型電荷増幅器において
正の出力電圧をリセットすると、その反動でホトダイオ
ード充電電圧が基準値であるビデオバイアス電圧よりも
正側にずれる。ホトダイオードの充電電圧が正側にずれ
ると、その分だけホトダイオードにおける放電電荷量が
少なかったことと同じになり、この結果、２回目走査に
おけるビデオ出力電圧が負になってしまうのである。図
１０（ｃ）に示される３回目走査におけるビデオ出力に
おいては、２回目走査のビデオ出力が負であったため、
ホトダイオード充電電圧は基準値よりも負側にずれてい
る。このため、ホトダイオードの放電電荷量が多くなっ
たことと同じになり、３回目走査におけるビデオ出力は
正になる。

【００１６】本発明はこのような問題点を解消すること
にあり、ホトダイオードアレイに入射した光を常に正確
に検出することの出来るホトダイオードアレイ型光検出
装置および光検出方法を提供することを目的とする。

【００１７】

【課題を解決するための手段】本発明は、光入射によっ
て蓄積した電荷を放電するホトダイオードアレイと、放
電した電荷量を読み出すホトダイオードを選択する読出
素子選択手段と、選択されたホトダイオードが放電した
電荷に相当する電荷を選択手段の選択タイミングに供給
する容量素子と、この容量素子の電荷放出に伴う電位変
化を検出してホトダイオードに入射した光量を検出する
信号読出手段と、この信号読出後に容量素子の蓄積電荷
を初期状態に設定するリセット手段と、このリセット手
段による容量素子の初期設定タイミングを選択手段によ
るホトダイオードの選択タイミングより遅らせるタイミ
ング遅延手段とを備えてホトダイオードアレイ型光検出
装置を構成したものである。

【００１８】また、本発明は、ホトダイオードに蓄積さ
れた電荷を光入射によって放電させ、放電した電荷量を
読み出すホトダイオードを選択し、選択したホトダイオ
ードが放電した電荷に相当する電荷をこのホトダイオー
ドの選択タイミングに容量素子から供給し、この容量素
子の電荷放出に伴う電位変化を検出してホトダイオード
に入射した光量を検出し、ホトダイオードの選択タイミ
ングに遅れて容量素子の蓄積電荷を初期状態に設定して
光を検出するものである。

【００１９】

【作用】容量素子の初期設定タイミングにはホトダイオ
ードへの充電処理が既に終了し、ホトダイオードと容量
素子とは電気的に分離されているため、容量素子からホ
トダイオードへは常に一定量の充電電荷が供給される。
従って、光入射前におけるホトダイオードの初期充電電
荷量は常に一定になり、信号読み出し時には、入射光光
量に正に対応した量の電荷が常に容量素子からホトダイ
オードへ供給されるようになる。

【００２０】

【実施例】図１は本発明の一実施例によるホトダイオー
ドアレイ型光検出装置を示す回路図であり、図２はこの
光検出装置各部の波形を示すタイミングチャートであ
る。

【００２１】本実施例による光検出装置は、図１に示さ
れるように、シリコン結晶基板３１上に形成されたＭＯ
Ｓイメージセンサ３２と、この基板３１外に形成された
積分型電荷増幅器３３とから構成されている。ＭＯＳイ
メージセンサ３２の光検出部（撮像画素）は、光入射に
よって光電流を生じるホトダイオード（ＰＤ）３４、お
よびこれら各ホトダイオード３４に並列に接続されたコ
ンデンサ３５から構成されている。ホトダイオード３４
およびコンデンサ３５には予め電荷が蓄積され、蓄積し
た電荷はホトダイオード３４に生じる光電流に応じて放
電する。また、アドレススイッチ（ADDRESS SWITCH）３
６は複数の撮像画素の中から放電した電荷量を読み出す
撮像画素を選択する。これら各アドレススイッチ３６は
ＦＥＴ群によって構成されるＭＯＳシフトレジスタ３７
によってそのオン・オフが制御される。アドレススイッ
チ３６およびＭＯＳシフトレジスタ３７はＮチャンネル
エンハンスメント型ＦＥＴによって構成されており、読
出素子選択手段を構成している。ここで、オンしたアド
レススイッチ３６に接続された撮像画素への入射光量が
読み出されることになる。

【００２２】ＭＯＳイメージセンサ３２には電源電圧Ｖ
_cc1 が供給されている。また、図２（ａ）に示されるク
ロックパルス（CLOCK ），このクロックパルスの反転パ
ルスである同図（ｂ）に示されるクロックパルス・バー
（CLOCK BAR ），同図（ｃ）に示されるスタートパルス
（START ）が与えられる。アドレススイッチ３６は後述
するようにクロックパルス・バーのハイレベルに同期し
てオンする。従って、ＭＯＳイメージセンサ３２からビ
デオライン３９へ出力される同図（ｅ）に示されるビデ
オ・アウト（VIDEO OUT ）は、クロックパルス・バーの
立上がりに同期して得られる。また、このビデオ・アウ
トは後述するように同図（ｄ）に示されるリセットパル
ス(RESET PULSE) の立上がり時にリセットされる。

【００２３】次に、ＭＯＳイメージセンサ３２の動作を
以下に説明する。

【００２４】ＭＯＳシフトレジスタ３７を構成するトラ
ンジスタＴｒ１のゲートにスタートパルスが印加されな
いでＴｒ１がオフ状態にあり、トランジスタＴｒ２にク
ロックパルスが与えられてＴｒ２がオン状態にあるとき
には、Ｔｒ１のドレイン，Ｔｒ２のソースおよびＴｒ３
のゲートの各部の電圧は電源電圧Ｖ_cc1 に充電されてい
る。このため、Ｔｒ３はオン状態になり、アドレススイ
ッチ３６につながるアドレスライン３８は接地電位に短
絡される。従って、アドレスライン３８にはアドレスパ
ルスは現れない。次に、クロックパルス入力が進んでロ
ウレベルになり、Ｔｒ２がオフ状態に転じたとする。こ
の場合にもＴｒ３は、Ｔｒ３のゲート部の浮遊容量と、
オフ状態にあるＴｒ１およびＴｒ２の並列コンダクタン
スとで決まる長い時定数によってオン状態が維持され
る。このため、結局Ｔｒ２へのクロックパルスの印加の
有無にかかわらず、アドレスライン３８にはアドレスパ
ルスが現れることはない。従って、アドレススイッチ３
６はオフ状態を維持し続け、この結果、ホトダイオード
３４およびコンデンサ３５からなる撮像画素には充電電
流が流れ込まない。つまり、ビデオライン３９には信号
が出力されない。

【００２５】次に、Ｔ＝Ｔ₀ において、Ｔｒ１のゲート
に図２（ｃ）に示されるスタートパルス（START)が加え
られると、クロックパルス遅延部のＴｒ１およびＴｒ２
は共にオン状態になる。このため、Ｔｒ１およびＴｒ２
の接続点に相当する中点電位は低下し、Ｔｒ３とＴｒ４
とで構成されるインバータ部のＴｒ３はオフ状態にな
る。なお、このオフ状態はＴｒ３のゲート容量により１
つのクロックパルス時間だけ遅延される。従って、この
間にＴｒ４のドレインに図２（ｂ）に示されるクロック
パルス・バーが印加されると、このパルスは負荷抵抗と
して働くＴｒ４を通してアドレスライン３８にアドレス
パルスを発生させる。このアドレスパルスはアドレスス
イッチ３６をオン状態にする。従って、ホトダイオード
３４が光入射によって光電子を発生し、撮像画素に蓄積
された電荷が放電していれば、充電電流がビデオライン
３９を介してこの撮像画素に流れ込む。ビデオライン３
９に流れたこの充電電流は、シリコン結晶基板３１外に
形成された積分型電荷増幅器３３によって後述するよう
に積分され、これがビデオ信号として図２（ｅ）に示さ
れるように出力される。なお、アドレススイッチ３６を
オンさせたアドレスパルスは、次段の読出素子選択回路
のスタートパルスとしても働き、このスタートパルスを
契機として以後順次同様な動作が繰り返される。

【００２６】ビデオライン３９は積分型電荷増幅器３３
を構成するオペアンプ４０の反転入力端子に接続されて
いる。このオペアンプ４０の非反転入力端子には電源４
３から電圧Ｖ_cc2 が印加されており、また、反転入力端
子および出力端子間にはフィードバック容量４１が接続
されている。フィードバック容量４１は、読出素子選択
回路が選択した撮像画素へ放電電荷に相当する電荷を充
電電流として供給する。この充電電流供給は、読出素子
選択回路による撮像画素の選択タイミング、つまり、ア
ドレススイッチ３６のオンタイミングに行われる。この
フィードバック容量４１にはＮチャンネルエンハンスメ
ント型ＦＥＴからなるリセットＦＥＴ４２が並列に接続
されている。リセットＦＥＴ４２がオンすることによ
り、フィードバック容量４１の両端子間は短絡され、蓄
積電荷が零にリセットされる。このリセットＦＥＴ４２
のオン・オフは、そのゲートに接続されたタイミング遅
延回路によって制御される。タイミング遅延回路は、２
つのバッファ４４，４５、コンデンサ４６および単安定
マルチバイブレータ４７によって構成されている。この
タイミング遅延回路は、リセットＦＥＴ４２によるフィ
ードバック容量４１のリセットタイミングを、前述の読
出素子選択回路による撮像画素の選択タイミングより遅
らせる機能を持っている。バッファ４４，４５はＴＴＬ
ＩＣである７４ＬＳ２４４、単安定マルチバイブレータ
４７は７４ＬＳ１２１によって実現されている。

【００２７】このような積分型電荷増幅器３３において
は、撮像画素の出力がフィードバック容量４１に積分さ
れた後、次の撮像画素の出力が再び充電される前に、フ
ィードバック容量４１に充電されている電荷をリセット
しなければならない。この際、この電荷リセットは、撮
像画素への充電が完全に終了してからタイミング遅延回
路によって以下のように行われる。従って、このタイミ
ング遅延回路によって撮像画素の初期充電電圧は常に安
定するようになる。

【００２８】ＭＯＳイメージセンサ３２のアドレススイ
ッチ３６は上述したようにクロックパルス・バー（CLOC
K BAR)に同期して開閉する。従って、積分型電荷増幅器
３３のリセットＦＥＴ４２に与えるリセットパルスφ_r
は、アドレススイッチ３６による撮像画素選択タイミン
グに同期するクロックパルス・バーを利用して生成する
のが一番適している。すなわち、タイミング遅延回路に
このクロックパルス・バーを与え、これを僅かに遅らせ
ることにより図２（ｄ）に示されるリセットパルスφ_r
が生成される。このリセットパルスφ_r は、アドレスス
イッチ３６が完全にオフしてから、つまり、同図（ｂ）
に示されるクロックパルス・バーがロウレベルの状態に
おいて立ち上がるように生成される。このリセットパル
スφ_r の生成は次のように行われる。

【００２９】クロックパルス・バーはタイミング遅延回
路のバッファ４４に与えられる。バッファ４４の出力に
はコンデンサ４６が接続されているため、バッファ４４
の出力信号は、バッファ４４の出力インピーダンスとコ
ンデンサ４６の容量２［ｎＦ］とで定まる時定数によ
り、入力信号に比較してゆっくりと立上がり、立ち下が
る。この遅い出力時定数を持ったバッファ４４の出力信
号はさらに２つ目のバッファ４５に与えられ、波形整形
が行われる。この結果、バッファ４５の出力は、バッフ
ァ４４に入力された元のクロックパルス・バーに比較し
て約１００ｎｓｅｃの遅延を生じる。遅延されたこのク
ロックパルス・バーは次に単安定マルチバイブレータ４
７に与えられる。この単安定マルチバイブレータ４７に
は外部抵抗Ｒｅｘｔ＝２０ｋΩおよび外部容量Ｃｅｘｔ
＝１００ｐＦが接続されている。単安定マルチバイブレ
ータ４７は、入力した遅延クロックパルス・バーの立ち
下がりに同期し、約１μｓのパルス幅を持つ図２（ｄ）
に示されるリセットパルスφ_r を生成して出力する。出
力されたリセットパルスφ_r はリセットＦＥＴ４２のゲ
ートに与えられる。リセットＦＥＴ４２はこのリセット
パルスφ_r の入力によってオンし、この結果、フィード
バック容量４１の充電電荷はリセットされる。

【００３０】このようにＭＯＳイメージセンサのアドレ
ススイッチ３６をオフするタイミングを、積分型電荷増
幅器３３のリセットＦＥＴ４２をオンにするタイミング
よりも必ず早くすることにより、各画像素子の初期充電
電圧は常に一定になる。つまり、リセットＦＥＴ４２を
オンする時にオペアンプ４０の反転入力端子に電圧的な
不安定が生じても、既にその時刻においてはアドレスス
イッチ３６はオフして撮像画素の充電電圧は確定してい
る。従って、タイミング遅延回路を設けた本実施例によ
れば、各画像素子の初期充電電圧は常に一定になる。

【００３１】なお、上記実施例の説明においてはＭＯＳ
イメージセンサを用いたが、アドレス方式のイメージセ
ンサを積分型電荷増幅方式で信号読み出しをする光検出
装置であれば適用することが出来、上記実施例と同様な
効果を奏する。また、上記実施例においては、アドレス
スイッチ３６のスイッチングタイミングを決定するクロ
ックパルス・バーを遅延させ、リセットＦＥＴ４２のオ
ンタイミングを決定するようにしたが、クロックパルス
・バーと異なるクロック信号に基づき、リセットＦＥＴ
４２のオンタイミングをアドレススイッチ３６のオフタ
イミングより遅らせるようにしても良い。この場合にお
いても、上記実施例と同様な効果を奏する。

【００３２】図３は本発明の他の実施例による光検出装
置を示す回路図であり、同図において、図１と同一また
は相当する部分については同符号を用いてその説明は省
略する。本実施例による光検出装置と上記実施例による
光検出装置との相違点は、本実施例による全ての回路が
シリコン結晶基板５１上に形成されている点、およびタ
イミング遅延回路の構成が異なる点である。また、本実
施例におけるクロックパルス，クロックパルス・バー，
スタートパルス，リセットパルスおよびビデオ出力も上
記実施例と同様なタイミングチャートになり、図２と同
様に示される。また、タイミング遅延回路の回路各部に
おける信号波形は図４に示される。

【００３３】タイミング遅延回路は、３つのバッファ５
２，５３，５４、２つのナンドゲート５５，５６、２つ
のコンデンサ５７，５８および抵抗５９，６０から構成
されている。バッファ５２に図４（ａ）に示されるクロ
ックパルス・バーが入力されるとこの入力パルスは反転
する。反転した信号は、さらにバッファ５２の出力イン
ピーダンスおよびコンデンサ５７の容量で形成される積
分回路により、立上がり時定数が大きくなる。立上がり
時定数が大きくなった反転信号はさらにバッファ５３に
おいて反転する。この結果、バッファ５３の出力からは
同図（ｂ）に示される、クロックパルス・バーが一定時
間遅延した信号が現れる。このＢ点波形を持つ遅延信号
はナンドゲート５５の一入力に与えられる。ナンドゲー
ト５５の他入力にはナンドゲート５６の出力が与えられ
ており、今、このナンドゲート５６の出力が同図（ｃ）
に示されるＥ点波形であるとする。この時、ナンドゲー
ト５５の出力波形は同図（ｄ）に示されるＣ点波形にな
る。

【００３４】ナンドゲート５５の出力はコンデンサ５８
および抵抗５９により形成される微分回路に入力され、
同図（ｅ）に示されるＤ点波形になって、ナンドゲート
５６の一入力に与えられる。ナンドゲート５６の他入力
には電源電圧Ｖ_ccが与えられており、常にハイレベルで
ある。従って、ナンドゲート５６の出力はＤ点波形を持
つ入力信号によって決定される。ここで、ナンドゲート
５６のしきい値電圧をＶ_THとすると、同図（ｅ）に示さ
れるＤ点波形の波高値が電圧Ｖ_THより高い場合にはナン
ドゲート５６の出力はロウレベルになり、また、電圧Ｖ
_THより低い場合にはナンドゲート５６の出力はハイレベ
ルになる。従って、ナンドゲート５６の出力は同図
（ｃ）に示されるＥ点波形になる。このＥ点波形を持つ
パルス信号はさらにバッファ５４に与えられ、反転して
図２（ｄ）に示されるリセットパルスφ_r が生成され
る。このリセットパルスφ_r はリセットＦＥＴ４２のゲ
ートに与えられる。リセットＦＥＴ４２はこの信号入力
に従ってオン・オフし、フィードバック容量４１に蓄積
された電荷をリセットする。この結果、オペアンプ４０
から出力されるビデオ信号は図２（ｅ）に示される波形
になる。

【００３５】フィードバック容量４１から撮像画素への
充電は、本実施例においても図２（ｂ）および図４
（ａ）に示されるクロックパルス・バーのハイレベル期
間に行われる。また、リセットＦＥＴ４２によるフィー
ドバック容量４１のリセットは、上記のように、このク
ロックパルス・バーの立ち下がりから一定時間遅れて行
われる。従って、本実施例においても、撮像画素への初
期充電が完全に終了してからフィードバック容量４１の
リセットが行われ、従来のように撮像画素の充電電圧が
ばらつくことはなく、常に一定電圧で充電される。

【００３６】

【発明の効果】以上説明したように本発明によれば、容
量素子の初期設定タイミングにはホトダイオードへの充
電処理が既に終了し、ホトダイオードと容量素子とは電
気的に分離されているため、容量素子からホトダイオー
ドへは常に一定量の充電電荷が供給される。従って、光
入射前におけるホトダイオードの初期充電電荷量は常に
一定になり、信号読み出し時には、入射光光量に正に対
応した量の電荷が常に容量素子からホトダイオードへ供
給されるようになる。このため、入射光光量は常に正確
に読み出されるようになる。

【図面の簡単な説明】

【図１】本発明の一実施例による光検出装置（撮像素
子）の回路構成図である。

【図２】図１に示された一実施例による光検出装置各部
の信号波形を示すタイミングチャート図である。

【図３】本発明の他の実施例による光検出装置の回路構
成図である。

【図４】図３に示された他の実施例におけるタイミング
遅延回路各部の信号波形を示すタイミングチャート図で
ある。

【図５】代表的なアドレス方式の光検出装置を示す回路
構成図である。

【図６】抵抗による信号電流検出方式を用いた従来のＭ
ＯＳ型の光検出装置を示す構成図である。

【図７】積分型電荷増幅方式を用いて信号電流を検出す
る従来のＭＯＳ型の光検出装置を示す構成図である。

【図８】図７に示される積分型電荷増幅方式を用いた光
検出装置各部の信号波形を示すタイミングチャート図で
ある。

【図９】撮像画素の充電電圧が不安定になることを示す
第１のグラフである。

【図１０】撮像画素の充電電圧が不安定になることを示
す第２のグラフである。

【符号の説明】

３１…シリコン結晶基板、３２…ＭＯＳイメージセン
サ、３３…積分型電荷増幅器、３４…ホトダイオード
（ＰＤ）、３５…コンデンサ、３６…アドレススイッチ
（ADDRESS SWITCH) 、３７…ＭＯＳシフトレジスタ、３
８…アドレスライン、３９…ビデオライン、４０…オペ
アンプアンプ、４１…フィードバック容量（FEEDBACK C
APACITANCE) 、４２…リセットＦＥＴ（N-FET)、４３…
電源（Ｖ_cc）、４４，４５…バッファ、４６…コンデン
サ、４７…単安定マルチバイブレータ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 光入射によって蓄積した電荷を放電する
   ホトダイオードアレイと、放電した電荷量を読み出すホ
   トダイオードを選択する読出素子選択手段と、選択され
   たホトダイオードが放電した電荷に相当する電荷を前記
   選択手段の選択タイミングに供給する容量素子と、この
   容量素子の電荷放出に伴う電位変化を検出して前記ホト
   ダイオードに入射した光量を検出する信号読出手段と、
   この信号読出後に前記容量素子の蓄積電荷を初期状態に
   設定するリセット手段と、このリセット手段による前記
   容量素子の初期設定タイミングを前記選択手段によるホ
   トダイオードの選択タイミングより遅らせるタイミング
   遅延手段とを備えて構成されたホトダイオードアレイ型
   光検出装置。
2. 【請求項２】 読出素子選択手段はクロック信号に基づ
   いてホトダイオードの選択タイミングを決定し、タイミ
   ング遅延手段は前記クロック信号をこの選択タイミング
   より遅延させて容量素子の初期設定タイミングを決定す
   ることを特徴とする請求項１記載のホトダイオードアレ
   イ型光検出装置。
3. 【請求項３】 読出素子選択手段はクロック信号に基づ
   いてホトダイオードの選択タイミングを決定し、タイミ
   ング遅延手段はこの選択タイミングより遅れた前記クロ
   ック信号と異なるクロック信号によって容量素子の初期
   設定タイミングを決定することを特徴とする請求項１記
   載のホトダイオードアレイ型光検出装置。
4. 【請求項４】 ホトダイオードに蓄積された電荷を光入
   射によって放電させ、放電した電荷量を読み出すホトダ
   イオードを選択し、選択したホトダイオードが放電した
   電荷に相当する電荷をこのホトダイオードの選択タイミ
   ングに容量素子から供給し、この容量素子の電荷放出に
   伴う電位変化を検出してホトダイオードに入射した光量
   を検出し、ホトダイオードの前記選択タイミングに遅れ
   て前記容量素子の蓄積電荷を初期状態に設定することを
   特徴とする光検出方法。