JPH05130629A - 色副搬送波発生回路及び色信号復調回路 - Google Patents

Abstract

(57)【要約】 【目的】 任意の異なる周波数の色副搬送波の発生がで
き、しかも完全デジタル処理で高精度色信号復調を実現
する。 【構成】 クロマ信号Ｃは、バーストレベル補正部２
で、基準振幅レベルになるように補正されて、色差信号
分離部１に供給される。一方、色副搬送波発生部４は、
タイミング制御部３から供給されるアドレスADDR
（１）、（２）に基づきメモリ４１、４２から位相の異
なる色副搬送波IF（１）、（２）を発生し、色差信号分
離部１に供給する。色差信号分離部１は、補正されたク
ロマ信号と、色副搬送波IF（１）、（２）とを用いて、
色差信号に分離し、Ｂ−Ｙ信号とＲ−Ｙ信号を得る。バ
ーストレベル補正部２は、このＢ−Ｙ信号とＲ−Ｙ信号
の振幅レベルの基準値からのずれを検出する。このずれ
に基づいてタイミング制御部３は、位相補正データを作
成し、アドレスADDR（１）、（２）を補正して供給す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、色副搬送波発生回路
及び色信号復調回路に関し、例えば、ＴＶ信号などに含
まれているクロマ信号から色差信号を得る回路や、色差
信号からクロマ信号を得る回路に適用し得るものであ
る。

【０００２】

【従来の技術】従来、テレビジョン受像機やＶＴＲなど
でクロマ信号から色差信号を得る色信号復調回路がいろ
いろな回路構成方法で実現されて普及している。また、
色差信号を得るための色副搬送波（サブキャリア）を発
生するため方法も種々開発されている。これらの目的
は、デジタル処理による高精度処理を実現して、映像の
高画質化を目的としている。また、これらのデジタル処
理を可能にすることによって小形化のためのＬＳＩ化も
要請されているこの色信号復調回路の例を図９に示す。
図９において、クロマ信号Ｃは、Ｂ−Ｙ復調部９１と、
Ｒ−Ｙ復調部９２と、バースト検出部９３に供給され
る。バースト検出部９３は、クロマ信号Ｃからカラーバ
ースト信号を検出し、検出されたカラーバースト信号は
色副搬送波周波数発生部９４に供給される。色副搬送波
周波数発生部９４は、カラーバースト信号からＰＬＬ回
路など利用して３．５８ＭＨｚの色副搬送波周波数を発
生して２系統の信号を移相器９５に供給する。移相器９
５は供給される３．５８ＭＨｚに対して位相制御を行
い、位相が例えば９０°異なる色副搬送波Ｉｒ、Ｉｂを
出力し、ＩｒはＲ−Ｙ復調部９２に供給し、ＩｂはＢ−
Ｙ復調部９１に供給する。Ｂ−Ｙ復調部９１は、クロマ
信号ＣとＩｒを用いて青色差信号Ｂ−Ｙを復調する。ま
た、Ｒ−Ｙ復調部９２は、クロマ信号ＣとＩｂを用いて
赤色差信号Ｒ−Ｙを復調する。

【０００３】

【発明が解決しようとする課題】従来の色副搬送波周波
数発生部９４は、カラーバースト信号からＰＬＬ回路な
ど利用して３．５８ＭＨｚの色副搬送波周波数を発生し
ているため、ＬＳＩ化は可能であるがループゲインなど
のアナログ的な要素を適正に設定しなければ、安定な周
波数信号を発生できないという問題があった。

【０００４】また、更に上述の従来の色信号復調回路で
は、副搬送波周波数発生部９４は、カラーバースト信号
からＰＬＬ回路など利用して３．５８ＭＨｚの色副搬送
波周波数を発生では、カラーテレビジョン信号ＮＴＳＣ
の色差信号の復調にしか使用できず、ＰＡＬのカラーテ
レビジョン信号のクロマ信号の復調や、ＶＨＳのＶＴＲ
のクロマ信号などの復調には、同じ回路で共通的に使用
することができないという問題があった。

【０００５】従って、クロマ信号の方式の差によって、
別々の色信号復調回路を用意しなければならず、ＬＳＩ
化する設計工数や、製造工数などが増大するという問題
があった。

【０００６】また、従来の色信号復調回路では、高精度
の色合い制御行うための方法が実現されていないため、
高画質化を行うための障害となっていた。

【０００７】この発明は、以上の課題に鑑み為されたも
のであり、その目的とするところは、多用途化して利用
できるように異なる周波数の色副搬送波を発生すること
ができる色副搬送波発生回路と、しかも、完全デジタル
処理で高精度色信号復調処理を実現することができる色
信号復調回路を提供することである。

【０００８】

【課題を解決するための手段】この発明は、以上の目的
を達成するために、第１の発明の色副搬送波発生回路
は、正弦波形データを記憶するメモリと、このメモリに
任意の周期でアドレス制御信号を供給するタイミング制
御手段とを備え、このアドレス制御信号の供給に基づい
て前記メモリから繰り返し正弦波形データを読み出し
て、色副搬送波を出力することを特徴とする。

【０００９】また、第２の発明は、クロマ信号と色副搬
送波を用いて色差信号を得る色信号復調回路において、
以下の特徴的な手段などで改良した。

【００１０】つまり、正弦波形データを記憶するメモリ
と、このメモリに任意の周期でアドレス制御信号を供給
するタイミング制御手段と、このアドレス制御信号の供
給に基づいてメモリから繰り返し正弦波形データを読み
出して、色副搬送波を出力してクロマ信号と演算するこ
とにより色差信号を得ることを特徴とする。

【００１１】また、色差信号の出力レベルを検出して、
所定基準値との比較によって、上記クロマ信号又は色副
搬送波のレベルを補正するレベル補正手段を備えてもよ
い。更に、色差信号の出力レベルを検出し、この出力レ
ベルの値によって、上記メモリへ供給するアドレス制御
信号のアドレス値を補正するアドレス補正手段を備えて
もよい。

【００１２】

【作用】この第１の発明の色副搬送波発生回路によれ
ば、連続的に任意の周期でアドレス制御信号をメモリに
供給できるので、メモリは連続的に任意の周期で正弦波
形データを出力することができ、この連続的な正弦波形
データから色副搬送波を出力することによって、例え
ば、色信号の復調に使用でき、また色差信号からクロマ
信号を得る回路などにも使用することができる。従っ
て、従来のように、アナログ的要素は考慮することな
く、完全にデジタル処理で発生することができるのでＬ
ＳＩ化にも適している。また、いろいろな用途（ＴＶや
ＶＴＲなど）に使用することができる。

【００１３】また、第２の発明の色信号復調回路によれ
ば、第１の発明と同様に、メモリは連続的に任意の周期
で正弦波形データを出力することができ、この連続的な
正弦波形データから色副搬送波を出力して、クロマ信号
と演算することによって色差信号を得ることができる。
また、上記レベル補正手段や、上記アドレス補正手段を
備えることによって、クロマ信号又は色副搬送のレベル
の安定な状態で、適正な周期でクロマ信号から色差信号
への復調を行うことができる。しかも、完全デジタル処
理で行うことができるので高精度処理を行うことがで
き、ＬＳＩ化にも適している。

【００１４】

【実施例】次にこの発明に係る色副搬送波発生回路を色
信号復調回路に適用した場合の好適な一実施例を図面を
用いて説明する。

【００１５】この実施例は、異なる周波数の色副搬送波
に対して、一組の回路構成で色信号復調に対応すること
ができ、しかも、クロマ信号Ｃから色差信号の分離を、
高精度に行うことができる色信号復調回路を実現するこ
とを目的とする。

【００１６】この目的のために、色副搬送波を発生する
ための正弦波波形データを格納するメモリ構成の色副搬
送波発生部と、カラーバースト信号の振幅レベルを検出
し、しかも基準振幅レベルになるように安定化させるバ
ーストレベル補正部と、カラーバースト信号の振幅レベ
ルの基準レベルからのずれによって、色副搬送波発生の
位相制御を行い、しかも、連続的に色副搬送波を発生で
きるように制御信号を供給して、色副搬送波発生部のメ
モリにアドレス信号を供給するタイミング制御部を設け
て実現した。

【００１７】図１は、色信号復調回路の機能ブロック図
を示している。

【００１８】図１において、この色信号復調回路は、色
差信号分離部１と、バーストレベル補正部２と、タイミ
ング制御部３と、色副搬送波発生部４とで構成されてい
る。色副搬送波発生部４は、メモリ４１と、メモリ４２
とで構成されている。このメモリ４１とメモリ４２に
は、同じ正弦波形を表す１周期分の正弦波形データが予
め記憶されている。例えば、１周期の正弦波形データを
アドレス０〜９０９に分割して記憶してもよい。この場
合は、メモリ４１、４２のクロックは、９１０ｆ_Ｈとす
る。ここで、ｆ_Ｈは、水平走査周波数（１４．７５ｋＨ
ｚ）とする。

【００１９】図１の動作を説明する。クロマ信号Ｃ（デ
ジタルクロマ信号）はバ−ストレベル補正部２に供給さ
れると、バーストレベル補正係数ａによって補正され補
正後のクロマ信号Ｃ・ａが色差信号分離部１に供給され
る。色差信号分離部１は、補正後のクロマ信号Ｃ・ａ
と、色副搬送波発生部４から供給される位相がπ／２
（＝９０°）異なる色副搬送波ＩＦ（１）及び（２）と
を用いて、乗算してローパスフィルタリングすることに
よって、青色差信号Ｂ−Ｙと赤色差信号Ｒ−Ｙを得る。

【００２０】そして、これらの色差信号は、バーストレ
ベル補正部２に供給されて、ここで、それぞれ別々に信
号レベルの検出がなされて、それぞれの信号レベルの２
乗の和の値が所定のバーストレベル基準値Ｂ_ＲＥＦから
どれだけずれているかを検出して、このずれている量に
対する乗算補正係数ａを求めて、この乗算補正係数ａを
入力クロマ信号Ｃに乗算して、補正後の乗算値Ｃ・ａを
再び色差信号分離部１に供給する。この様にして、バー
ストレベルの基準値に安定化させる。また、バーストレ
ベル補正部２では、色差信号の信号レベルの検出値をそ
れぞれラッチ信号Ｌ（Ｂ−Ｙ）と、ラッチ信号Ｌ（Ｒ−
Ｙ）として、タイミング制御部３に供給する。

【００２１】タイミング制御部３は、色副搬送波発生部
４のメモリ４１、４２から９０°位相が異なる連続的な
色副搬送ＩＦ（１）、（２）を発生させるように、アド
レスＡＤＤＲ（１）、（２）を発生して供給させる。そ
のために、主にアドレス減算データＡＤＤＲ（−）と、
アドレス加算データＡＤＤＲ（＋）と、アドレス乗算係
数ＡＤＤＲＪＫを供給して、所望の位相関係を得るアド
レスＡＤＤＲ（１）、（２）を発生すると共に、前述の
ラッチ信号Ｌ（Ｂ−Ｙ）と、ラッチ信号Ｌ（Ｒ−Ｙ）と
から生成する色副搬送波に対する位相補正データを使用
して、メモリ４１、４２に供給する前記アドレスＡＤＤ
Ｒ（１）、（２）の値を補正して、メモリ４１、４２に
それぞれ供給する。

【００２２】メモリ４１は、連続的に所定の周期で供給
されるアドレスＡＤＤＲ（１）によって指定される正弦
波形データを読み出す。読み出された正弦波形データ
は、色副搬送波ＩＦ（１）のデータとして、色差信号分
離部１に供給する。また、メモリ４２も、連続的に所定
の周期で供給されるＡＤＤＲ（２）によって指定される
正弦波形データを読み出す。読み出された正弦波形デー
タは、色副搬送波ＩＦ（２）のデータとして、色差信号
分離部１に供給する。

【００２３】メモリ４１、４２に供給するアドレスＡＤ
ＤＲ（１）、（２）の値によって、色副搬送波ＩＦ
（１）、（２）の周期を変えることでき、このアドレス
ＡＤＤＲ（１）、（２）の値を決めるために、アドレス
加算データＡＤＤＲ（＋）、アドレス減算データＡＤＤ
Ｒ（−）を所望の周期で供給すると共に、所望のアドレ
ス乗算係数ＡＤＤＲＪＫを乗算することによって所望の
周期の色副搬送波を発生するための、メモリ４１、４２
に対するアドレスを供給することができる。従って、こ
れらの値を所望の値に任意に設定することによって、
（４５５／２）・ｆ_Ｈの色副搬送波を発生することもで
きるし、その他の周期の色副搬送波を発生することもで
きる。

【００２４】次に前述の各部の一例の実現機能ブロック
を示して、その動作を説明する。

【００２５】図２は、図１における色差信号分離部１の
一例の機能ブロック図を示す。

【００２６】図２において、色差信号分離部は、乗算器
１１、１２と、ローパスフィルタ（ＬＰＦ）１３、１４
とで構成されている。

【００２７】次に図２の動作を説明する。補正後のクロ
マ信号Ｃ・ａは、乗算器１１、１２に供給される。乗算
器１１は、補正後のクロマ信号Ｃ・ａと色副搬送波ＩＦ
（１）のデータとを乗算して乗算値Ｃ・ａ・ＩＦ（１）
をＬＰＦ１３に供給する。ＬＰＦ１３は、カットオフ周
波数が０．５ＭＨｚ程度で、低域通過のフィルタリング
を行って青色差信号Ｂ−Ｙを得る。また、乗算器１２
は、補正後のクロマ信号Ｃ・ａと色副搬送波ＩＦ（２）
のデータとを乗算して乗算値Ｃ・ａ・ＩＦ（２）をＬＰ
Ｆ１４に供給する。ＬＰＦ１４は、カットオフ周波数が
０．５〜１．５ＭＨｚ程度で、低域通過のフィルタリン
グを行い赤色差信号Ｒ−Ｙを得る。

【００２８】図３は、図１におけるバーストレベル補正
部２の一例の機能ブロック図である。

【００２９】図３において、バーストレベル補正部は、
乗算器２１と、積分器２２、２５と、ラッチ２３、２６
と、２乗計算器２４、２７と、加算器２８と、比較器２
９と、アップダウン（Ｕ／Ｄ）カウンタ３０とで構成さ
れている。

【００３０】次に図３の動作を説明する。青色差信号Ｂ
−Ｙは、積分器２２に供給されて積分値をラッチ２３に
供給する。また、赤色差信号Ｒ−Ｙも積分器２５に供給
されて積分値をラッチ２６に供給する。ラッチ２３は、
バースト中心タイミングＢｃｔ１の供給を図６に示すよ
うなタイミングで受けて、この時の積分値をラッチして
ラッチ信号Ｌ（Ｂ−Ｙ）を、２乗計算器２４と、タイミ
ング制御部３に供給する。また、ラッチ２６も、バース
ト中心タイミングＢｃｔ１の供給を図６に示すようなタ
イミングで受けて、この時の積分値をラッチしてラッチ
信号Ｌ（Ｒ−Ｙ）を、２乗計算器２７と、タイミング制
御部３に供給する。

【００３１】２乗計算器２４は、ラッチ信号Ｌ（Ｂ−
Ｙ）の２乗値を求め、加算器２８に供給する。また、２
乗計算器２７も、ラッチ信号Ｌ（Ｒ−Ｙ）の２乗値を求
め、加算器２８に供給する。加算器２８は、これらの２
種類の２乗値を加算して加算値Ａを比較器２９に供給す
る。この比較器２９は、バーストレベル基準値Ｂ_ＲＥＦ
の供給を受け、上記加算値Ａがバーストレベル基準値Ｂ
_ＲＥＦに対する比較を行い、比較結果信号大又は小の信
号をアップダウンカウンタ３０に供給する。アップダウ
ンカウンタ３０は、バースト中心タイミングＢｃｔ２の
供給を図７に示す様なタイミングで受け、このタイミン
グで比較結果信号が大の場合は、例えば、ダウンカウン
ト値を、また、比較結果信号が小の場合はアップカウン
ト値を乗算補正係数ａとして、乗算器２１に供給して、
クロマ信号Ｃにａを乗算してＣ・ａを色差信号分離部１
に供給する。

【００３２】図４は、図１におけるタイミング制御部３
の一例の機能ブロック図である。

【００３３】図４において、タイミング制御部３は、位
相補正制御部分３１と、スイッチ３２と、ＡＮＤゲート
３３、３５と、加算器３４と、減算器３６と、加算器３
７、３８、３９と、スイッチ４０と、遅延器４１と、乗
算器４２と、加算器４３とで構成されている。しかも、
位相補正制御部分３１は、メモリ３１１、３１２と、選
択器３１３とで構成されている。

【００３４】例えば、メモリ４１、４２には９１０アド
レスで１周期の正弦波形データが格納されている場合
に、９１０ｆ_Ｈのサンプリングクロックで４０ｆ_Ｈ（Ｖ
ＨＳの場合）の正弦波を得る場合を説明する。

【００３５】この場合には、メモリ４１、４２には、ア
ドレスを０、４０、８０、・・・８８０、・・・１１、
５５、・・・というように供給しなければならない。こ
の様にアドレスＡＤＤＲ（１）、（２）を供給するため
に、アドレス加算データＡＤＤＲ（＋）として、４０を
加算器３７に供給する。もし、５０ｆ_Ｈを得る場合に
は、アドレス加算データＡＤＤＲ（＋）として、５０を
供給する。次にアドレス減算ＡＤＤＲ（−）として、−
９０９＋４０＝−８６９を、減算器３６に供給する。減
算器３６では、加算器３４から加算値が供給されなけれ
ば、減算値−８６９を加算器３９に供給し、遅延器４１
から前回の遅延値が供給されなければ、−８６９がスイ
ッチ４０に供給される。アドレス加算データＡＤＤＲ
（＋）として、４０を供給されると、加算器３７を介し
て加算器３８に供給され、遅延器４１にから前回の遅延
値が供給されなければ、加算値４０が、スイッチ４０に
供給される。スイッチ４０は、加算器３９から供給され
る値が、正ならば、加算器３９の値を遅延器４１に供給
し、負ならば加算器３８からの加算値を遅延器４１に供
給する。今の場合は負（−８６９）であるので加算器３
８からの加算値４０を遅延器４１に供給する。遅延器４
１は、加算値４０を乗算器４２に供給し、アドレス乗算
係数ＡＤＤＲＪＫ（今は１とする）と乗算して、乗算値
４０をアドレスＡＤＤＲ（２）として生成する。また、
乗算値を加算器４３に供給し、９０°の位相差を得るた
めに、位相制御信号＋θ又は−θの供給を行い加算し
て、アドレスを補正してこれをアドレスＡＤＤＲ（１）
として生成する。この様にしてアドレス４０に対する正
弦波形データがメモリ４２から読み出され、また、メモ
リ４１からもアドレス４０の正弦波形と位相が９０°異
なるアドレスから正弦波形データが読み出される。以下
同様にして、アドレス８０、１２０、・・・、８８０、
１１、５５、・・・、の各正弦波形データが読み出され
る。

【００３６】今の場合は、アドレス乗算係数ＡＤＤＲＪ
Ｋは、１でよいが、今１周期の正弦波形をアドレスを０
〜９０９で設定しておいて、例えば、１周期の正弦波形
を０〜１０２３に対応させたい場合は、乗算係数ＡＤＤ
ＲＪＫを１０２３／９０９に設定してアドレスを生成し
なければならない。

【００３７】また、加算器４３に対する位相制御信号
は、ＰＡＬ信号を扱う場合は、１ラインごとにバースト
の位相が変化するので、これに対応するために、１ライ
ンごとに、スイッチ５１（図１に図示）によって、位相
のことなる制御データ＋θ又は−θを供給しなければな
らない。

【００３８】また、ライン変更制御信号ＬＨＣをスイッ
チ３２に供給し、１ラインごとに＋９０°位相制御信号
＋θと−９０°位相制御信号−θを切り替えて、この信
号をタイミング制御信号ｔｃ１によって、１フィールド
ごとにＡＮＤゲート３３でゲートして、加算器３４を介
して、減算器３６と、加算器３７に供給して、アドレス
を制御する。

【００３９】また、位相補正制御部分３１の動作によっ
て得られるアドレス補正信号ＡＤＤＲＨＯは、ＡＮＤゲ
ート３５に供給され、タイミング制御信号ｔｃ２のタイ
ミング（図８に示すタイミング）でゲートされて加算器
３４を介して、減算器３６と、加算器３７に供給され
て、アドレスが適正に補正される。

【００４０】ここで、位相補正制御部分３１の動作を説
明する。ラッチ信号Ｌ（Ｂ−Ｙ）がメモリ３１１と選択
器３１３に供給される。また、ラッチ信号Ｌ（Ｒ−Ｙ）
がメモリ３１２に供給される。

【００４１】メモリ３１１には、青色差信号Ｂ−Ｙの位
相を補正するための位相補正データがＢ−Ｙの値をアド
レスとして予め記憶されている。この記憶データの値
は、例えば、次式で表すことができる。

【００４２】 ９１０／π・｛π−ｃｏｓ^-1（Ｂ−Ｙ／Ｂ_ＲＥＦ）｝｝ Ｂ−Ｙ：青色差信号Ｂ−Ｙの値、Ｂ_ＲＥＦ：バーストレ
ベル基準値 メモリ３１２には、赤色差信号Ｒ−Ｙの位相を補正する
ための位相補正データがＲ−Ｙの値をアドレスとして予
め記憶されている。この記憶データの値は、例えば、次
式で表すことができる。

【００４３】 ９１０／π・｛ｓｉｎ^-1（Ｒ−Ｙ／Ｂ_ＲＥＦ）｝ Ｒ−Ｙ：赤色差信号Ｒ−Ｙの値、Ｂ_ＲＥＦ：バーストレ
ベル基準値 メモリ３１１から読み出された位相補正データ（１）
と、メモリ３１２から読み出された位相補正データ
（２）は、選択器３１３に供給される。選択器３１３
は、ラッチ信号Ｌ（Ｂ−Ｙ）が負であるときは、位相補
正データ（１）を選択して出力する。また、正である時
は、位相補正データ（２）を選択して出力する。図５
は、図４における位相補正制御部分３１をＰＡＬ信号に
適用した場合の一例の機能ブロック図である。

【００４４】図５において、位相補正制御部分は、メモ
リ３２１、３２２と、乗算器３２３、３２５と、選択器
３２４、３２６、３２７とで構成されている。

【００４５】ラッチ信号Ｌ（Ｂ−Ｙ）は、メモリ３２１
と、選択器３２７に供給される。また、ラッチ信号Ｌ
（Ｒ−Ｙ）は、乗算器３２と、選択器３２４に供給す
る。乗算器３２３は、ラッチ信号Ｌ（Ｒ−Ｙ）に−１を
乗算して乗算値−ラッチ信号Ｌ（Ｒ−Ｙ）を選択器３２
４に供給する。また、ライン毎変更制御信号が選択器３
２４と３２６とに供給される。

【００４６】メモリ３２１には、青色差信号Ｂ−Ｙの位
相を補正するための位相補正データがＢ−Ｙの値をアド
レスとして予め記憶されている。この記憶データの値
は、例えば、次式で表すことができる。

【００４７】 （１１３５／π）・｛π−ｃｏｓ^-1（Ｂ−Ｙ／Ｂ_ＲＥＦ）｝ Ｂ−Ｙ：青色差信号Ｂ−Ｙの値、Ｂ_ＲＥＦ：バーストレ
ベル基準値 メモリ３２１は、所望の位相補正データを選択器３２７
に供給する。

【００４８】次に選択器３２４は、ライン毎変更制御信
号によってライン毎にラッチ信号Ｌ（Ｒ−Ｙ）又は−ラ
ッチ信号Ｌ（Ｒ−Ｙ）を選択してメモリ３２２にアドレ
スとして供給する。

【００４９】メモリ３２２には、赤色差信号Ｒ−Ｙの位
相を補正するための位相補正データがラッチ信号Ｌ（Ｒ
−Ｙ）又は−ラッチ信号Ｌ（Ｒ−Ｙ）の値をアドレスと
して予めライン変更に応じて位相１及ぶ位相２の時のデ
ータが記憶されている。この記憶データの値は、例え
ば、次式で表すことができる。

【００５０】位相１の時の補正データ： （１１３５／π）・｛ｓｉｎ^-1（Ｒ−Ｙ／Ｂ_ＲＥＦ）−π／４｝ Ｒ−Ｙ：赤色差信号Ｒ−Ｙの値、Ｂ_ＲＥＦ：バーストレ
ベル基準値 位相２の時の補正データ： （１１３５／π）・｛π／４−ｓｉｎ^-1（Ｒ−Ｙ／Ｂ_ＲＥＦ）｝ メモリ３２２から出力された補正データは、選択器３２
６及び乗算器３２５に供給される。乗算器３２５は、補
正データに−１を乗算し、乗算値を選択器３２６に供給
する。選択器３２６は、ライン毎変更制御信号によって
ライン毎にメモリ３２２から供給される補正データ又は
乗算器３２５から供給される補正データを選択して選択
器３２７に供給する。選択器３２７は、ラッチ信号Ｌ
（Ｂ−Ｙ）の正又は負によって、メモリ３２１から供給
される補正データ又は選択器３２６から供給される補正
データを選択してアドレス補正データＡＤＤＲＨＯとし
て出力される。

【００５１】以上の実施例によれば、タイミング制御部
３に供給するアドレス減算データＡＤＤＲ（−）、アド
レス加算データＡＤＤＲ（＋）、アドレス乗算係数ＡＤ
ＤＲＪＫの値を任意の所望の値に設定することによっ
て、任意の周波数の色副搬送波を生成することができ
る。更に、バーストレベル補正部２でクロマ信号の信号
レベルを一定の値に安定化させることができ、バースト
レベルの基準値からのずれを検出し、このずれによって
位相補正データを生成し、この位相補正データの値によ
って、アドレスデータの値を補正できる。従って、出力
する色副搬送波の位相を補正することもできる。

【００５２】このようにして、ＮＴＳＣ信号やＰＡＬ信
号の色信号変調も行うことができ、ＴＶやＶＴＲなどに
も適用することができる。しかも、完全デジタル処理で
行うことができるので高精度処理を行うことができ、Ｌ
ＳＩ化にも適している。

【００５３】以上の実施例において、色副搬送波発生部
４のメモリ４１、４２は、ＲＡＭ、ＲＯＭの、いずれで
構成しても実現できる。またメモリには、１周期分の正
弦波形データを可能したが、これに限るものではなく、
例えば、２以上の周期分に相当する正弦波形データを記
憶して、構成しても適用することができる。

【００５４】また、上述の色副搬送波発生部４は、メモ
リ２個で構成したが、これに限るものではなく、例え
ば、１個のメモリに正弦波形データを記憶し、読み出し
た後に移相器を使用して、位相の異なる２種類の色副搬
送波ＩＦ（１）とＩＦ（２）を生成して、色差信号分離
部１に供給するようにしてもよい。

【００５５】また、以上の実施例の図１及び図３におい
ては、バーストレベルの補正を行うためにクロマ信号Ｃ
に対して乗算補正係数ａを乗算しているが、これに限る
ものではなく、例えば、色副搬送波ＩＦ（１）、（２）
に対して補正係数を乗算してもよい。

【００５６】また、以上の実施例においては、クロマ信
号から色副搬送波ＩＦ（１）、（２）を用いて、青色差
信号（Ｂ−Ｙ）と、赤色差信号（Ｒ−Ｙ）を得る回路を
説明したが、これに限るものではなく、例えば、これに
更に緑色差信号（Ｇ−Ｙ）も得るために、メモリを１個
追加した回路にも適用することができる。

【００５７】以上の実施例においては、入力クロマ信号
をデジタル信号として供給し、その後の処理を完全デジ
タル処理で実現したが、これに限るものではない。例え
ば、部分的にアナログ処理を行うことにも適用できる。
例えば、入力クロマ信号をアナログで取り込み、バース
トレベル補正部２及び色差信号分離部１でアナログ処理
してもよい。この場合に、色副搬送波発生部４から読み
出した正弦波形データをＡ／Ｄ変換して得たアナログの
色副搬送波ＩＦ（１）、（２）を色差信号分離部１に供
給してもよい。

【００５８】

【発明の効果】以上述べたようにこの第１の発明によれ
ば、いろいろな異なる周波数の色副搬送の発生ができる
ので、いろいろな用途に使用することができ、しかも完
全デジタル処理できるのでＬＳＩ化にも適している。

【００５９】また、第２の発明によれば、クロマ信号又
は色副搬送のレベルの安定な状態で、適正な周期でクロ
マ信号から色差信号への復調を行うことができ、しか
も、完全デジタル処理で行うことができるので高精度処
理を行うことができ、ＬＳＩ化にも適している。

【図面の簡単な説明】

【図１】この実施例に係る色副搬送波発生回路及び色信
号復調回路の機能ブロック図である。

【図２】図１における色差信号分離部１の一例の機能ブ
ロック図を示す。

【図３】図３は、図１におけるバーストレベル補正部２
の一例の機能ブロック図である。

【図４】図４は、図１におけるタイミング制御部３の一
例の機能ブロック図である。

【図５】図５は、図４における位相補正制御部分３１を
ＰＡＬ信号に適用した場合の一例の機能ブロック図であ
る。

【図６】図３に係るバースト中心タイミングを表す図で
ある。

【図７】図３に係るアップダウンカウンタの動作タイミ
ングを表す図である。

【図８】図４に係るアドレス加算のタイミングを表す図
である。

【図９】従来例に色信号復調回路の機能ブロック図であ
る。

【符号の説明】

１…色差信号分離部、２…バーストレベル補正部、３…
タイミング制御部、４…色副搬送波発生部、４１、４２
…メモリ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 正弦波形データを記憶するメモリと、 このメモリに任意の周期でアドレス制御信号を供給する
   タイミング制御手段とを備え、 このアドレス制御信号の供給に基づいて前記メモリから
   繰り返し正弦波形データを読み出して、色副搬送波を出
   力することを特徴とする色副搬送波発生回路。
2. 【請求項２】 クロマ信号と色副搬送波を用いて色差信
   号を得る色信号復調回路において、 正弦波形データを記憶するメモリと、 このメモリに任意の周期でアドレス制御信号を供給する
   タイミング制御手段とを備え、 このアドレス制御信号の供給に基づいて前記メモリから
   繰り返し正弦波形データを読み出して、色副搬送波を出
   力してクロマ信号と演算することにより色差信号を得る
   ことを特徴とする色信号復調回路。
3. 【請求項３】 色差信号の出力レベルを検出して、所定
   基準値との比較によって、前記クロマ信号又は色副搬送
   波のレベルを補正するレベル補正手段を備えたことを特
   徴とする請求項２に記載の色信号復調回路。
4. 【請求項４】 色差信号の出力レベルを検出して、この
   出力レベルの値によって、前記メモリへ供給するアドレ
   ス制御信号のアドレス値を補正するアドレス補正手段を
   備えたことを特徴とする請求項２又は３に記載の色信号
   復調回路。