JPH05129954A - アナログ／デジタル変換回路 - Google Patents
アナログ／デジタル変換回路Info
- Publication number
- JPH05129954A JPH05129954A JP3286588A JP28658891A JPH05129954A JP H05129954 A JPH05129954 A JP H05129954A JP 3286588 A JP3286588 A JP 3286588A JP 28658891 A JP28658891 A JP 28658891A JP H05129954 A JPH05129954 A JP H05129954A
- Authority
- JP
- Japan
- Prior art keywords
- output
- value
- analog
- converter
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 デジタルのローパスフィルを用いた構成のＡ
／Ｄ変換回路で使用するＡ／Ｄ変換器以上分解能を持つ
特性を持ちながら周波数帯域を広げたものを実現するこ
と。 【構成】 アナログ／デジタル変換手段と、ここから出
力した信号の高周波成分を除去するローパスフィルタ
と、アナログ／デジタル変換手段からの信号とローパス
フィルタからの信号を減算する減算器と、その出力を絶
対値化し設定値とを比較し、その値の大きさの関係で出
力レベルを変化させるコンパレータと、前記アナログ／
デジタル変換手段からの信号とローパスフィルタからの
信号とを、前記コンパレータからの出力信号で切り換え
て出力するスイッチを設けたことを特徴とするアナログ
／デジタル変換回路。
／Ｄ変換回路で使用するＡ／Ｄ変換器以上分解能を持つ
特性を持ちながら周波数帯域を広げたものを実現するこ
と。 【構成】 アナログ／デジタル変換手段と、ここから出
力した信号の高周波成分を除去するローパスフィルタ
と、アナログ／デジタル変換手段からの信号とローパス
フィルタからの信号を減算する減算器と、その出力を絶
対値化し設定値とを比較し、その値の大きさの関係で出
力レベルを変化させるコンパレータと、前記アナログ／
デジタル変換手段からの信号とローパスフィルタからの
信号とを、前記コンパレータからの出力信号で切り換え
て出力するスイッチを設けたことを特徴とするアナログ
／デジタル変換回路。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ／デジタル変
換回路分解能の周波数特性の改善に関する。
換回路分解能の周波数特性の改善に関する。
【０００２】
【従来の技術】アナログ／デジタル変換器（以下Ａ／Ｄ
変換器と呼ぶ）の性能を示すものとして、高速性と高分
解能性がある。たとえば高速化が図られればより高い周
波数の電気信号を解析することができ、また高分解能化
が図られればより細かく電気信号の変化分を捕らえるこ
とができ、たとえばデジタルオシオスコープ等でその信
号を表示する場合滑らかに表現される。Ａ／Ｄ変換器で
は、高分解能性を実現するためには、ビット数を増やし
て分解能を上げていた。ところが、ビット数が増加する
と、素子数が増加する。とりわけ高速Ａ／Ｄ変換器とし
て用いられているフラッシュ型Ａ／Ｄ変換器では、１ビ
ット増やすとその素子数がほぼ倍になるため、集積度を
上げてもチップ面積が増えてゆく、もしくは消費電力が
非常に増加する等といった問題のために、ビット数を増
加するといった手段だけで分解能を上げることには限界
がある。従来からこのような不具合を解決するため、Ａ
／Ｄ変換器によってＡ／Ｄ変換されたデジタル信号を、
デジタルのローパスフィルタに入力し、量子化ノイズを
取り除くことで、使用したＡ／Ｄ変換器のビット数以上
の分解能をもつＡ／Ｄ変換回路を構成して用いていた。
変換器と呼ぶ）の性能を示すものとして、高速性と高分
解能性がある。たとえば高速化が図られればより高い周
波数の電気信号を解析することができ、また高分解能化
が図られればより細かく電気信号の変化分を捕らえるこ
とができ、たとえばデジタルオシオスコープ等でその信
号を表示する場合滑らかに表現される。Ａ／Ｄ変換器で
は、高分解能性を実現するためには、ビット数を増やし
て分解能を上げていた。ところが、ビット数が増加する
と、素子数が増加する。とりわけ高速Ａ／Ｄ変換器とし
て用いられているフラッシュ型Ａ／Ｄ変換器では、１ビ
ット増やすとその素子数がほぼ倍になるため、集積度を
上げてもチップ面積が増えてゆく、もしくは消費電力が
非常に増加する等といった問題のために、ビット数を増
加するといった手段だけで分解能を上げることには限界
がある。従来からこのような不具合を解決するため、Ａ
／Ｄ変換器によってＡ／Ｄ変換されたデジタル信号を、
デジタルのローパスフィルタに入力し、量子化ノイズを
取り除くことで、使用したＡ／Ｄ変換器のビット数以上
の分解能をもつＡ／Ｄ変換回路を構成して用いていた。
【０００３】
【発明が解決しようとする課題】この構成の回路では、
ローパスのデジタルフィルタを通過するため周波数帯域
がさがり、矩形波等の立ち上がりの早い波形は、例えば
オシロスコープ等で観測した状態でいうと、いわゆる波
形がなまって（角になるべきところで丸みがついて）観
測される。本発明は上記の課題を解決しようとしたもの
であり、デジタルのローパスフィルを用いた構成のＡ／
Ｄ変換回路で周波数帯域を広げたものである。
ローパスのデジタルフィルタを通過するため周波数帯域
がさがり、矩形波等の立ち上がりの早い波形は、例えば
オシロスコープ等で観測した状態でいうと、いわゆる波
形がなまって（角になるべきところで丸みがついて）観
測される。本発明は上記の課題を解決しようとしたもの
であり、デジタルのローパスフィルを用いた構成のＡ／
Ｄ変換回路で周波数帯域を広げたものである。
【０００４】
【課題を解決するための手段】本発明は、入力されたア
ナログ信号をアナログ／デジタル変換するアナログ／デ
ジタル変換手段と、前記アナログ／デジタル変換手段か
らの信号を入力し、高周波成分を除去するローパスフィ
ルタと、前記アナログ／デジタル変換手段からの信号と
ローパスフィルタからの信号を減算する減算器と、前記
減算器からの信号を入力し絶対値化する絶対値化演算器
と、前記絶対値化演算器の出力値と設定値との大小比較
を行うコンパレータと、このコンパレータの出力に基づ
き前記絶対値化演算器の出力が設定値より大きい場合
は、前記アナログ／デジタル変換手段からの出力を選択
し、逆の場合は前記ローパスフィルタからの出力を選択
するスイッチを設けたことを特徴とするアナログ／デジ
タル変換回路である。
ナログ信号をアナログ／デジタル変換するアナログ／デ
ジタル変換手段と、前記アナログ／デジタル変換手段か
らの信号を入力し、高周波成分を除去するローパスフィ
ルタと、前記アナログ／デジタル変換手段からの信号と
ローパスフィルタからの信号を減算する減算器と、前記
減算器からの信号を入力し絶対値化する絶対値化演算器
と、前記絶対値化演算器の出力値と設定値との大小比較
を行うコンパレータと、このコンパレータの出力に基づ
き前記絶対値化演算器の出力が設定値より大きい場合
は、前記アナログ／デジタル変換手段からの出力を選択
し、逆の場合は前記ローパスフィルタからの出力を選択
するスイッチを設けたことを特徴とするアナログ／デジ
タル変換回路である。
【０００５】
【作用】入力信号の周波数を検出し、高周波領域では、
入力信号がデジタルフィルタを通過させないように切り
換えることで、周波数帯域を従来よりも広げることがで
きる。
入力信号がデジタルフィルタを通過させないように切り
換えることで、周波数帯域を従来よりも広げることがで
きる。
【０００６】
【実施例】図１は、本発明の基本構成図である。図にお
いて、１は入力端子でアナログ信号を入力する。２はＡ
／Ｄ変換手段で通常はＡ／Ｄ変換器（以下、ＡＤＣと呼
ぶ）を示し、入力端子１から入力された信号をＡ／Ｄ変
換する。３はデジタルローパスフィルタ（以下、ＬＰＦ
と呼ぶ）で、具体的にはＦＩＲ型のＬＰＦなどで実現
し、入力信号をデジタル化したときの量子化ノイズを遮
断し、高分解能化をはかる。４は減算器で、Ａ／Ｄ変換
器２とＬＰＦ３から入力した信号の差を演算し出力す
る。５は絶対値化演算器で、減算器４から入力したデジ
タルデータを絶対値化する。６はコンパレータで、絶対
値化演算器５からの値とＣＰＵ等から設定されたデジタ
ル値ｏと比較し、その大小関係で出力レベルを切り換え
る。７はスイッチで、コンパレータ６からの出力レベル
で、出力端子８をＡ／Ｄ変換器２もしくはＬＰＦ３の出
力に接続させる。
いて、１は入力端子でアナログ信号を入力する。２はＡ
／Ｄ変換手段で通常はＡ／Ｄ変換器（以下、ＡＤＣと呼
ぶ）を示し、入力端子１から入力された信号をＡ／Ｄ変
換する。３はデジタルローパスフィルタ（以下、ＬＰＦ
と呼ぶ）で、具体的にはＦＩＲ型のＬＰＦなどで実現
し、入力信号をデジタル化したときの量子化ノイズを遮
断し、高分解能化をはかる。４は減算器で、Ａ／Ｄ変換
器２とＬＰＦ３から入力した信号の差を演算し出力す
る。５は絶対値化演算器で、減算器４から入力したデジ
タルデータを絶対値化する。６はコンパレータで、絶対
値化演算器５からの値とＣＰＵ等から設定されたデジタ
ル値ｏと比較し、その大小関係で出力レベルを切り換え
る。７はスイッチで、コンパレータ６からの出力レベル
で、出力端子８をＡ／Ｄ変換器２もしくはＬＰＦ３の出
力に接続させる。
【０００７】このような、構成の動作を説明する。入力
端子１から入力したアナログの入力信号は、Ａ／Ｄ変換
器２でＡ／Ｄ変換される。このデジタル信号は、ＬＰＦ
３によって帯域制限される。減算器４ではＡ／Ｄ変換器
２出力であるもとのデータとＬＰＦ３の出力である帯域
制限されたデータとの減算が行われる。このことを図２
で説明する。図２の実線（ａ）はＡＤＣ２のデジタル値
出力をアナログで図示したもので、破線（ｂ）はＬＰＦ
３のデジタル値出力をアナログで図示したものである。
周波数が高くなると、ＬＰＦ３の帯域はＡＤＣ２の帯域
よりも低いので、出力ゲインに差がでる。この差は実線
（ａ）と破線（ｂ）の離れ具合で示している。
端子１から入力したアナログの入力信号は、Ａ／Ｄ変換
器２でＡ／Ｄ変換される。このデジタル信号は、ＬＰＦ
３によって帯域制限される。減算器４ではＡ／Ｄ変換器
２出力であるもとのデータとＬＰＦ３の出力である帯域
制限されたデータとの減算が行われる。このことを図２
で説明する。図２の実線（ａ）はＡＤＣ２のデジタル値
出力をアナログで図示したもので、破線（ｂ）はＬＰＦ
３のデジタル値出力をアナログで図示したものである。
周波数が高くなると、ＬＰＦ３の帯域はＡＤＣ２の帯域
よりも低いので、出力ゲインに差がでる。この差は実線
（ａ）と破線（ｂ）の離れ具合で示している。
【０００８】この差はデジタル信号で示され、正弦波の
極大の部分では実線（ａ）の値から破線（ｂ）の値を引
いたものは正の値であるが、極小の部分では実線（ａ）
の値から破線（ｂ）の値を引いたものは負の値である。
このため減算器４の出力値は絶対値化演算器５で絶対値
に演算することが必要である。この絶対値化演算器５か
らの出力は、ＣＰＵ等から設定されたデジタル値ｏとコ
ンパレータ６で比較される。デジタル値ｏは、具体的に
はＡ／Ｄ変換した値の３ＬＳＢ分位の値と考えればよ
く、入力値から演算した値を用いるか、あるいは実際に
値を入力し設定した値を用いるか、といった設定方法が
考えられる。図３は、図１に示す各地点のデジタル値の
時間変動をアナログ的に図示するものである。実線
（ａ）、破線（ｂ）は図１と同一のものであり、（ｃ）
はコンパレータ６の出力、（ｄ）は出力端８に表れる値
を示す。破線（ｂ）の値が絶対値として、実線（ａ）よ
りも値ｏだけ小さくなっているときは、コンパレータ６
の出力（ｃ）はＨレベルになり、スイッチ７をＡＤＣ２
の出力が（ｄ）に表れるように切り換える。よって出力
（ｃ）はＨレベルの間は、実線（ａ）が出力（ｄ）とな
り、出力（ｃ）はＬレベルの間は、破線（ｂ）が出力
（ｄ）となる。
極大の部分では実線（ａ）の値から破線（ｂ）の値を引
いたものは正の値であるが、極小の部分では実線（ａ）
の値から破線（ｂ）の値を引いたものは負の値である。
このため減算器４の出力値は絶対値化演算器５で絶対値
に演算することが必要である。この絶対値化演算器５か
らの出力は、ＣＰＵ等から設定されたデジタル値ｏとコ
ンパレータ６で比較される。デジタル値ｏは、具体的に
はＡ／Ｄ変換した値の３ＬＳＢ分位の値と考えればよ
く、入力値から演算した値を用いるか、あるいは実際に
値を入力し設定した値を用いるか、といった設定方法が
考えられる。図３は、図１に示す各地点のデジタル値の
時間変動をアナログ的に図示するものである。実線
（ａ）、破線（ｂ）は図１と同一のものであり、（ｃ）
はコンパレータ６の出力、（ｄ）は出力端８に表れる値
を示す。破線（ｂ）の値が絶対値として、実線（ａ）よ
りも値ｏだけ小さくなっているときは、コンパレータ６
の出力（ｃ）はＨレベルになり、スイッチ７をＡＤＣ２
の出力が（ｄ）に表れるように切り換える。よって出力
（ｃ）はＨレベルの間は、実線（ａ）が出力（ｄ）とな
り、出力（ｃ）はＬレベルの間は、破線（ｂ）が出力
（ｄ）となる。
【０００９】図４は、入力信号が矩形波である場合の出
力を示すものである。このときは矩形の立ち上がり、立
ち下がりの部分は高周波成分が含まれているためスイッ
チ７は、ＡＤＣ２の出力が（ｄ）に表れるように切り換
わる。このため、Ａ／Ｄ変換回路の出力における矩形波
のなまり等が改善される。
力を示すものである。このときは矩形の立ち上がり、立
ち下がりの部分は高周波成分が含まれているためスイッ
チ７は、ＡＤＣ２の出力が（ｄ）に表れるように切り換
わる。このため、Ａ／Ｄ変換回路の出力における矩形波
のなまり等が改善される。
【００１０】図２は、本発明の応用例の構成図である。
図において図１と同一のものは同符号を付ける。９は時
間幅変更手段で、コンパレータ６の出力である、パルス
の幅を設定により調節するものである。スイッチ７は時
間幅変更手段９の出力により切り換え動作を行う。１０
はＬＰＦで、入力信号をデジタル化したときの量子化ノ
イズを遮断するものである。このときの遮断周波数は、
ＬＰＦ３よりも低い周波数を設定する。この場合、減算
器４はＬＰＦ１０とＡＤＣ２の出力を減算するものであ
る。この構成に於ける時間幅変更手段９とＬＰＦ１０の
役割を説明する。時間幅変更手段９とは、図３で説明す
るコンパレータ６の出力（ｃ）のパルス幅を拡大するも
のである。ここで時間幅が拡大するということは、差が
値ｏを越えた点の前後数点も値ｏを越えているのと等価
の結果をもたらすものである。したがって、正弦波を観
測している場合、極大、極小の点で差が値ｏを越える
と、実際の切替えは、差が小さいところで行われるた
め、波形表示器等の画面で観測する出力波形は滑らかに
なる。また、時間幅を充分に拡大すれば、正弦波の極
大、極小の点で差が値ｏを越える場合に、一周期全体が
値ｏを越えているのと等価にすることができ切り替わり
をなくすことができる。
図において図１と同一のものは同符号を付ける。９は時
間幅変更手段で、コンパレータ６の出力である、パルス
の幅を設定により調節するものである。スイッチ７は時
間幅変更手段９の出力により切り換え動作を行う。１０
はＬＰＦで、入力信号をデジタル化したときの量子化ノ
イズを遮断するものである。このときの遮断周波数は、
ＬＰＦ３よりも低い周波数を設定する。この場合、減算
器４はＬＰＦ１０とＡＤＣ２の出力を減算するものであ
る。この構成に於ける時間幅変更手段９とＬＰＦ１０の
役割を説明する。時間幅変更手段９とは、図３で説明す
るコンパレータ６の出力（ｃ）のパルス幅を拡大するも
のである。ここで時間幅が拡大するということは、差が
値ｏを越えた点の前後数点も値ｏを越えているのと等価
の結果をもたらすものである。したがって、正弦波を観
測している場合、極大、極小の点で差が値ｏを越える
と、実際の切替えは、差が小さいところで行われるた
め、波形表示器等の画面で観測する出力波形は滑らかに
なる。また、時間幅を充分に拡大すれば、正弦波の極
大、極小の点で差が値ｏを越える場合に、一周期全体が
値ｏを越えているのと等価にすることができ切り替わり
をなくすことができる。
【００１１】ＬＰＦ１０は、入力信号の周波数の判断に
用いられるもので、この遮断周波数は、図６に示すよう
に、ＬＰＦ３よりも低いから、ＬＰＦ３の利得がまだ下
がらないうちにスイッチ７を切り換えることができる。
例えば図４に示すような矩形波が入力された場合、非常
に低周波すなわち直流に近い部分ですでにスイッチ７を
切り換えるから、平らな部分は平らに、変化のある部分
もそのまま出力するのでより忠実に入力されたアナログ
波形を解析できる。
用いられるもので、この遮断周波数は、図６に示すよう
に、ＬＰＦ３よりも低いから、ＬＰＦ３の利得がまだ下
がらないうちにスイッチ７を切り換えることができる。
例えば図４に示すような矩形波が入力された場合、非常
に低周波すなわち直流に近い部分ですでにスイッチ７を
切り換えるから、平らな部分は平らに、変化のある部分
もそのまま出力するのでより忠実に入力されたアナログ
波形を解析できる。
【００１２】
【発明の効果】以上詳細に説明したように、本発明によ
り高分解能かつ高周波特性の良いＡ／Ｄ変換回路を実現
できる。
り高分解能かつ高周波特性の良いＡ／Ｄ変換回路を実現
できる。
【図１】本発明の構成図である。
【図２】本発明の動作の説明図である。
【図３】本発明の動作の説明図である。
【図４】本発明の動作の説明図である。
【図５】本発明の応用例の構成図である。
【図６】本発明のＬＦＰの特性を示す図である。
２ ＡＤＣ ３ ＬＰＦ ４ 減算器 ５ 絶対値化演算器 ６ コンパレータ ７ スイッチ
Claims (1)
- 【請求項１】 入力されたアナログ信号をアナログ／デ
ジタル変換するアナログ／デジタル変換手段と、 前記アナログ／デジタル変換手段からの信号を入力し、
高周波成分を除去するローパスフィルタと、 前記アナログ／デジタル変換手段からの信号とローパス
フィルタからの信号を減算する減算器と、 前記減算器からの信号を入力し絶対値化する絶対値化演
算器と、 前記絶対値化演算器の出力値と設定値との大小比較を行
うコンパレータと、 このコンパレータの出力に基づき前記絶対値化演算器の
出力が設定値より大きい場合は、前記アナログ／デジタ
ル変換手段からの出力を選択し、逆の場合は前記ローパ
スフィルタからの出力を選択するスイッチを設けたこと
を特徴とするアナログ／デジタル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286588A JPH05129954A (ja) | 1991-10-31 | 1991-10-31 | アナログ／デジタル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3286588A JPH05129954A (ja) | 1991-10-31 | 1991-10-31 | アナログ／デジタル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129954A true JPH05129954A (ja) | 1993-05-25 |
Family
ID=17706364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3286588A Pending JPH05129954A (ja) | 1991-10-31 | 1991-10-31 | アナログ／デジタル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129954A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116274A (ja) * | 2005-10-18 | 2007-05-10 | Yokogawa Electric Corp | フィルタ装置 |
| JP2017534062A (ja) * | 2014-11-14 | 2017-11-16 | マイクロ モーション インコーポレイテッド | 誤り率を減じるための方法及び装置 |
-
1991
- 1991-10-31 JP JP3286588A patent/JPH05129954A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007116274A (ja) * | 2005-10-18 | 2007-05-10 | Yokogawa Electric Corp | フィルタ装置 |
| JP4683283B2 (ja) * | 2005-10-18 | 2011-05-18 | 横河電機株式会社 | フィルタ装置 |
| JP2017534062A (ja) * | 2014-11-14 | 2017-11-16 | マイクロ モーション インコーポレイテッド | 誤り率を減じるための方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100271248A1 (en) | Ramp wave output circuit, analog/digital conversion circuit, and camera | |
| US6965339B2 (en) | Method and system for analog to digital conversion using digital pulse width modulation (PWM) | |
| JP3956582B2 (ja) | Ａ／ｄ変換回路 | |
| JPH05129954A (ja) | アナログ／デジタル変換回路 | |
| JPH0690172A (ja) | アナログデジタル変換回路装置およびアナログデジタル変換方法 | |
| JPH0998092A (ja) | 量子化歪低減装置 | |
| JP3800824B2 (ja) | 情報処理装置及び情報処理方法 | |
| JPH0227813A (ja) | Ａ／ｄ変換装置 | |
| JP3917190B2 (ja) | 同期シグマ―デルタ変調器 | |
| JP3028689B2 (ja) | Ａ／ｄ変換装置 | |
| JP5002964B2 (ja) | 遅延回路及びそれを備えたアナログ／デジタルコンバータ回路 | |
| JP3895235B2 (ja) | クロック生成方法及び回路並びにａ／ｄ変換方法及び装置 | |
| JP3093800B2 (ja) | デジタル・アナログ変換装置 | |
| JP4085299B2 (ja) | スイッチ回路及びこれを用いたｉｃテスタ | |
| JPH02207619A (ja) | Ａ／ｄ変換装置 | |
| JP2615717B2 (ja) | デジタル・アナログ変換装置 | |
| JP3236440B2 (ja) | フィルタ回路装置 | |
| JPH03181228A (ja) | Ａ―ｄ変換装置 | |
| JPH0998089A (ja) | データ変換装置およびこれを用いた音響装置 | |
| JPH02209018A (ja) | Ａ／ｄ変換装置 | |
| JPH066227A (ja) | アナログ−デジタルコンバータ | |
| JP3127526B2 (ja) | デジタル／アナログ変換器 | |
| JPH08228152A (ja) | Ａ／ｄ変換回路 | |
| JPH04189003A (ja) | 任意波形発生器 | |
| JPH0611662Y2 (ja) | デイジタルアナログコンバ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |