JPH05129302A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH05129302A
JPH05129302A JP28777891A JP28777891A JPH05129302A JP H05129302 A JPH05129302 A JP H05129302A JP 28777891 A JP28777891 A JP 28777891A JP 28777891 A JP28777891 A JP 28777891A JP H05129302 A JPH05129302 A JP H05129302A
Authority
JP
Japan
Prior art keywords
film
plating
electrode
gold
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28777891A
Other languages
Japanese (ja)
Inventor
Akemi Oguchi
あけみ 小口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP28777891A priority Critical patent/JPH05129302A/en
Publication of JPH05129302A publication Critical patent/JPH05129302A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To prevent a pinhole from being produced in a gold-plated film and to prevent an electrode film at the lower layer from being corroded in a gold- plated interconnection. CONSTITUTION:Titanium 102 and platinum 103 as an electrode film for plating use are formed on an Si substrate 101; a desired pattern is formed by a photoresist. In addition, while the electrode film is used as an electrode, an Ni-plated film 104 is formed in a part where the resist does not exist; in succession, a gold-plated film 105 is formed, at a pH of 4, on the Ni-plated film. When the Ni-plated film is formed at the lower layer before the gold-plated film is formed, it is possible to prevent a pinhole from being produced in the gold-plated film and to prevent the electrode film at the lower layer from being corroded.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の配線構造
において、特にメッキ法による配線の形成方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring structure of a semiconductor device, and more particularly to a wiring forming method by a plating method.

【0002】[0002]

【従来の技術】従来の半導体装置及びその製造方法は、
電極膜であるチタン及び白金上に直接金メッキし、又メ
ッキ液のpHも7〜8であったため、金メッキ膜にピン
ホールが発生しやすく、そのため、金メッキ膜にピンホ
ールがあると、金はイオン化傾向が小さいので、下層の
電極膜が腐食され接触抵抗が大きくなり信頼性が低下し
た。
2. Description of the Related Art A conventional semiconductor device and its manufacturing method are
Since the electrode film titanium and platinum were directly plated with gold, and the pH of the plating solution was 7 to 8, pinholes were easily generated in the gold plating film. Therefore, if there were pinholes in the gold plating film, gold would be ionized. Since the tendency was small, the lower electrode film was corroded to increase the contact resistance and reduce the reliability.

【0003】このことを従来の工程を追って説明する
と、図3でまず、Si基板301上にメッキ用の第一の
電極膜として、チタン302と白金303を形成し、第
一のフォトレジストによって、前記第一の電極膜上に所
望のパターンを形成する。
This will be described with reference to the conventional steps. First, in FIG. 3, titanium 302 and platinum 303 are formed as a first electrode film for plating on a Si substrate 301, and a first photoresist is used to form a film. A desired pattern is formed on the first electrode film.

【0004】続いて、前記第一の電極膜を用いてメッキ
を行い、前記第一のフォトレジストが存在しない部分
に、第一の金メッキ膜304を形成し、前記第一のフォ
トレジストを除去する。更に、前記第一の金メッキ膜を
マスクとして、前記第一の電極膜をエッチングする。
Subsequently, plating is performed using the first electrode film, a first gold plating film 304 is formed on a portion where the first photoresist does not exist, and the first photoresist is removed. .. Further, the first electrode film is etched using the first gold plating film as a mask.

【0005】次に、層間絶縁膜として、酸化膜305を
形成し、フォトエッチングによって、前記第一の金メッ
キ膜上にホール部を設ける。
Next, an oxide film 305 is formed as an interlayer insulating film, and a hole portion is provided on the first gold plating film by photoetching.

【0006】続いて、前記酸化膜上にメッキ用の第二の
電極膜として、チタン306と白金307を形成する。
更に、前記第二の電極膜上に所望のパターンをもった第
二のフォトレジストを形成し、前記第二の電極膜を用い
てメッキを行い、前記第二のフォトレジストが存在しな
い部分に、第二の金メッキ膜308を形成する。
Subsequently, titanium 306 and platinum 307 are formed on the oxide film as a second electrode film for plating.
Furthermore, a second photoresist having a desired pattern is formed on the second electrode film, plating is performed using the second electrode film, and a portion where the second photoresist does not exist, A second gold plating film 308 is formed.

【0007】最後に、前記第二のフォトレジストを除去
し、前記第二の金メッキ膜をマスクとして、前記第二の
電極膜をエッチングする。
Finally, the second photoresist is removed, and the second electrode film is etched using the second gold plating film as a mask.

【0008】以上が従来の工程である。The above is the conventional process.

【0009】[0009]

【発明が解決しようとする課題】しかし、前述の従来技
術では、電極膜であるチタン及び白金上に直接金メッキ
し、又メッキ液のpHも7〜8であったため、金メッキ
膜にピンホールが発生しやすく、そのため金メッキ膜に
ピンホールがあると、金はイオン化傾向が小さいので下
層の電極膜が腐食され、接触抵抗が大きくなり、信頼性
が低下してしまうという課題があった。
However, in the above-mentioned conventional technique, the electrode film titanium and platinum were directly plated with gold, and the pH of the plating solution was 7 to 8. Therefore, pinholes were generated in the gold plating film. Therefore, if there is a pinhole in the gold-plated film, gold has a small ionization tendency, so the electrode film in the lower layer is corroded, the contact resistance increases, and the reliability decreases.

【0010】そこで、本発明はこの様な課題を解決する
もので、その目的とするところは、金メッキ膜を形成す
る際、金メッキ膜の下層にNiをメッキし、更にメッキ
液のpHを3〜5にする事によって、ピンホールの発生
を防止し、より信頼性の高い半導体装置を形成すること
にある。
Therefore, the present invention solves such a problem, and an object of the present invention is, when forming a gold plating film, plating Ni on the lower layer of the gold plating film and further adjusting the pH of the plating solution to 3 to 10. By setting the number to 5, the occurrence of pinholes can be prevented and a more reliable semiconductor device can be formed.

【0011】[0011]

【課題を解決するための手段】本発明の半導体装置は、
メッキ法を用いて形成した複数の配線層が、金メッキ膜
と下層の電極膜の間に、Niメッキ膜を形成した多層配
線層であることを特徴とする。
The semiconductor device of the present invention comprises:
It is characterized in that the plurality of wiring layers formed by using the plating method are multilayer wiring layers in which a Ni plating film is formed between the gold plating film and the lower electrode film.

【0012】また、本発明の半導体装置の製造方法は、
a)半導体基板上にメッキ用の第一の電極膜として、チ
タンと白金を形成する工程と、b)第一のフォトレジス
トにより、前記第一の電極膜に所望のパターンを形成す
る工程と、c)前記第一の電極膜を電極としてNiメッ
キを行い、前記第一のフォトレジストが存在しない部分
に、第一のNiメッキ膜を形成する工程と、d)前記第
一の電極膜を電極として、メッキ液のpHが3〜5の範
囲で金メッキを行い、前記第一のNiメッキ膜上に第一
の金メッキ膜を形成する工程と、e)前記第一のフォト
レジストを除去する工程と、f)前記第一の金メッキ膜
及びNiメッキ膜をマスクとして、前記第一の電極膜を
エッチングする工程と、g)層間絶縁膜として、酸化膜
を形成し、フォトエッチングによって、前記第一の金メ
ッキ膜上にホール部を設ける工程と、h)前記絶縁膜と
前記第一の金メッキ膜上に第二の電極膜として、チタン
と白金を形成する工程と、i)前記第二の電極膜上に所
望のパターンをもった第二のフォトレジストを形成する
工程と、j)前記第二の電極膜を電極としてNiメッキ
を行い、前記第二のフォトレジストが存在しない部分
に、第二のNiメッキ膜を形成する工程と、k)前記第
二の電極膜を電極として、メッキ液のpHが3〜5の範
囲で金メッキを行い、前記第二のNiメッキ膜上に、第
二の金メッキ膜を形成する工程と、l)前記第二のフォ
トレジストを除去する工程と、m)前記第二の金メッキ
膜をマスクとして、前記第二の電極膜をエッチングする
工程を有することを特徴とする。
The method of manufacturing a semiconductor device of the present invention is
a) a step of forming titanium and platinum as a first electrode film for plating on a semiconductor substrate, and b) a step of forming a desired pattern on the first electrode film with a first photoresist, c) Ni plating using the first electrode film as an electrode to form a first Ni plating film on a portion where the first photoresist does not exist, and d) Electrode the first electrode film. As a step of forming a first gold-plated film on the first Ni-plated film by performing gold-plating in a pH range of the plating solution of 3 to 5, and e) a step of removing the first photoresist. , F) a step of etching the first electrode film using the first gold plating film and the Ni plating film as a mask, and g) forming an oxide film as an interlayer insulating film, and photoetching the first electrode film. Hole on gold plating film And h) forming titanium and platinum as a second electrode film on the insulating film and the first gold plating film, and i) forming a desired pattern on the second electrode film. Forming a second photoresist, and j) performing Ni plating using the second electrode film as an electrode, and forming a second Ni plating film on a portion where the second photoresist does not exist. And k) a step of forming a second gold-plated film on the second Ni-plated film by performing gold-plating with the second electrode film as an electrode in a pH range of 3 to 5 of the plating solution. l) a step of removing the second photoresist, and m) a step of etching the second electrode film using the second gold plating film as a mask.

【0013】[0013]

【作用】本発明上記の構造によれば、電極膜形成後、電
極膜上にNiメッキ膜を形成してから金メッキ膜を形成
し、さらに、Auメッキ液のpHを3〜5にする事によ
って、金メッキ膜のピンホールの発生を防止し、メッキ
膜の硬度を向上させ、マイグレーションを抑制し、より
信頼性の高い半導体装置を構成できる。
According to the above structure of the present invention, after the electrode film is formed, the Ni plating film is formed on the electrode film, the gold plating film is formed, and the pH of the Au plating solution is set to 3 to 5. It is possible to prevent the occurrence of pinholes in the gold plating film, improve the hardness of the plating film, suppress migration, and configure a semiconductor device with higher reliability.

【0014】[0014]

【実施例】本発明の半導体装置は、図1に示される構造
をしている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device of the present invention has the structure shown in FIG.

【0015】101はSi基板、102はチタン(T
i)、103は白金(Pt)、104はNiメッキ膜、
105は金メッキ膜、106は酸化膜、107はチタ
ン、108は白金、109はNiメッキ膜、110は金
メッキ膜である。以下詳細は図2(a)〜図2(m)を
追いながら説明していく。
101 is a Si substrate, 102 is titanium (T
i), 103 is platinum (Pt), 104 is a Ni plating film,
Reference numeral 105 is a gold plating film, 106 is an oxide film, 107 is titanium, 108 is platinum, 109 is a Ni plating film, and 110 is a gold plating film. The details will be described below by following FIGS. 2 (a) to 2 (m).

【0016】まず、Si基板201の表面全体に、メッ
キ用の第一の電極膜として、Ti(15nm)202を
形成し、更に、Pt(100nm)203を形成する。
(図2(a)) 次に、第一のフォトレジスト204により、前記第一の
電極膜に所望のパターンを形成する。(図2(b)) 続いて、前記第一の電極膜を電極としてメッキを行い、
前記第一のフォトレジストが存在しない部分に、第一の
Niメッキ膜205を形成する。(図2(c)) さら
に、前記第一の電極膜を電極として、メッキ液温度60
℃の条件下で金メッキを行う。この際、メッキ液のpH
を4とし、前記第一のNiメッキ膜上に膜厚500nm
の第一の金メッキ膜206を形成する。(図2(d)) さらに、前記第一のフォトレジストを除去して(図2
(e))、前記第一の金メッキ膜及び第一のNiメッキ
膜をマスクとして、前記第一の電極膜をエッチングす
る。(図2(f)) 次に、層間絶縁膜として酸化膜207を形成する。この
際、酸化膜の形成方法としては、TEOS(Si(OC
254)を用いて、プラズマ中で酸化膜を500nm
形成する。こうして形成された層間絶縁膜に、フォトエ
ッチングによって前記第一の金メッキ膜上にホール部を
設ける。(図2(g)) 続いて、前記層間絶縁膜及び前記第一の金メッキ膜上に
第二の電極膜として、Ti(15nm)208を形成
し、さらにPt(100nm)209を形成する。(図
2(h)) 次に、前記第二の電極膜上に、所望のパターンをもった
第二のフォトレジスト210を形成し(図2(i))、
前記第二のフォトレジストが存在しない部分に第二のN
iメッキ膜211を形成する。(図2(j))さらに、
前記第二のNiメッキ膜上に第二の金メッキ膜212を
形成する。(図2(k)) 最後に前記第二のフォトレジストを除去し(図2
(l))、前記第二の金メッキ膜をマスクとして、前記
第二の電極膜をエッチングする。(図2(m)) こうしてできあがった本発明半導体装置は、従来の半導
体装置に比べると、金メッキ膜の下層にNiをメッキ
し、更にメッキ液のpHを4にすることによって、ピン
ホールの発生を防止し下層の電極膜の腐食を防ぐことが
できる。
First, Ti (15 nm) 202 is formed on the entire surface of the Si substrate 201 as a first electrode film for plating, and further Pt (100 nm) 203 is formed.
(FIG. 2A) Next, a desired pattern is formed on the first electrode film by the first photoresist 204. (FIG. 2 (b)) Subsequently, plating is performed using the first electrode film as an electrode,
A first Ni plating film 205 is formed on a portion where the first photoresist does not exist. (FIG. 2 (c)) Furthermore, using the first electrode film as an electrode, the plating solution temperature 60
Gold plating is performed under the condition of ℃. At this time, the pH of the plating solution
Is 4 and the film thickness is 500 nm on the first Ni plating film.
The first gold-plated film 206 is formed. (FIG. 2D) Further, the first photoresist is removed (see FIG.
(E)) Using the first gold plating film and the first Ni plating film as a mask, the first electrode film is etched. (FIG. 2F) Next, an oxide film 207 is formed as an interlayer insulating film. At this time, TEOS (Si (OC
2 H 5 ) 4 ) to remove the oxide film in plasma to 500 nm
Form. A hole portion is provided on the first gold-plated film by photoetching in the interlayer insulating film thus formed. (FIG. 2G) Subsequently, Ti (15 nm) 208 is formed as a second electrode film on the interlayer insulating film and the first gold plating film, and Pt (100 nm) 209 is further formed. (FIG. 2 (h)) Next, a second photoresist 210 having a desired pattern is formed on the second electrode film (FIG. 2 (i)).
A second N is formed on the portion where the second photoresist does not exist.
The i-plated film 211 is formed. (FIG. 2 (j)) Furthermore,
A second gold plating film 212 is formed on the second Ni plating film. (FIG. 2 (k)) Finally, the second photoresist is removed (see FIG.
(L)) The second electrode film is etched using the second gold plating film as a mask. (FIG. 2 (m)) In comparison with the conventional semiconductor device, the semiconductor device of the present invention thus formed has pin holes generated by plating Ni on the lower layer of the gold plating film and further setting the pH of the plating solution to 4. And the corrosion of the lower electrode film can be prevented.

【0017】また、pHは3〜5程度が効果がある。The pH of about 3 to 5 is effective.

【0018】[0018]

【発明の効果】以上に述べた本発明によれば、従来の構
造に比べて、金メッキ膜の下層にNiをメッキし更にメ
ッキ液のpHを4にすることによって、ピンホールの発
生を防ぎ、下層の電極膜の腐食を防ぐことのできる、よ
り信頼性の優れた半導体装置を提供できる。
As described above, according to the present invention, as compared with the conventional structure, the lower layer of the gold plating film is plated with Ni and the pH of the plating solution is set to 4 to prevent the occurrence of pinholes. It is possible to provide a more reliable semiconductor device that can prevent corrosion of the lower electrode film.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は、本発明の半導体装置を示す主要断面
図。
FIG. 1 is a main cross-sectional view showing a semiconductor device of the present invention.

【図2】(a)〜(m)は、本発明の製造工程の断面
図。
2A to 2M are cross-sectional views of the manufacturing process of the present invention.

【図3】図3は、従来の半導体装置を示す断面図。FIG. 3 is a cross-sectional view showing a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

101、201、301・・・Si基板 102、202、302・・・チタン(Ti) 103、203、303・・・白金(Pt) 204 ・・・レジスト 104、205 ・・・ニッケルメッキ膜 105、206、304・・・金メッキ膜 106、207、305・・・酸化膜(SiO2) 107、208、306・・・チタン(Ti) 108、209、307・・・白金(Pt) 210 ・・・レジスト 109、211 ・・・ニッケルメッキ膜 110、212、308・・・金メッキ膜101, 201, 301 ... Si substrate 102, 202, 302 ... Titanium (Ti) 103, 203, 303 ... Platinum (Pt) 204 ... Resist 104, 205 ... Nickel plated film 105, 206, 304 ... Gold plated film 106, 207, 305 ... Oxide film (SiO 2 ) 107, 208, 306 ... Titanium (Ti) 108, 209, 307 ... Platinum (Pt) 210 ... Resist 109, 211 ・ ・ ・ Nickel plated film 110, 212, 308 ・ ・ ・ Gold plated film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】メッキ法を用いて形成した複数の配線層
が、金メッキ膜と下層の電極膜の間に、Niメッキ膜を
形成した多層配線層であることを特徴とする半導体装
置。
1. A semiconductor device, wherein a plurality of wiring layers formed by a plating method is a multilayer wiring layer in which a Ni plating film is formed between a gold plating film and a lower electrode film.
【請求項2】a)半導体基板上にメッキ用の第一の電極
膜として、チタンと白金を形成する工程と、b)第一の
フォトレジストにより、前記第一の電極膜上に、所望の
パターンを形成する工程と、c)前記第一の電極膜を電
極として、Niメッキを行い、前記第一のフォトレジス
トが存在しない部分に、第一のNiメッキ膜を形成する
工程と、d)前記第一の電極膜を電極として、メッキ液
のpHが3〜5の範囲で金メッキを行い、前記第一のN
iメッキ膜上に、第一の金メッキ膜を形成する工程と、
e)前記第一のフォトレジストを除去する工程と、f)
前記第一の金メッキ膜及び第一のNiメッキ膜をマスク
として、前記第一の電極膜をエッチングする工程と、
g)層間絶縁膜として、酸化膜を形成し、フォトエッチ
ングによって、前記第一の金メッキ膜上にホール部を設
ける工程と、h)前記絶縁膜と前記第一の金メッキ膜上
に第二の電極膜として、チタンと白金を形成する工程
と、i)前記第二の電極膜上に所望のパターンをもった
第二のフォトレジストを形成する工程と、j)前記第二
の電極膜を電極としてNiメッキを行い、前記第二のフ
ォトレジストが存在しない部分に、第二のNiメッキ膜
を形成する工程と、k)前記第二の電極膜を電極とし
て、メッキ液のpHが3〜5の範囲で金メッキを行い、
前記第二のNiメッキ膜上に、第二の金メッキ膜を形成
する工程と、l)前記第二のフォトレジストを除去する
工程と、m)前記第二の金メッキ膜をマスクとして、前
記第二の電極膜をエッチングする工程を有することを特
徴とする半導体装置の製造方法。
2. A step of forming titanium and platinum as a first electrode film for plating on a semiconductor substrate, and b) using a first photoresist to form a desired electrode on the first electrode film. A step of forming a pattern, c) Ni plating using the first electrode film as an electrode, and forming a first Ni plating film on a portion where the first photoresist does not exist, d) Using the first electrode film as an electrode, gold plating is performed within a pH range of the plating solution of 3 to 5,
a step of forming a first gold plating film on the i plating film,
e) a step of removing the first photoresist, and f)
Etching the first electrode film using the first gold plating film and the first Ni plating film as a mask;
g) a step of forming an oxide film as an interlayer insulating film and providing a hole portion on the first gold plating film by photoetching; and h) a second electrode on the insulating film and the first gold plating film. Forming titanium and platinum as a film, i) forming a second photoresist having a desired pattern on the second electrode film, and j) using the second electrode film as an electrode Ni plating is performed, and a step of forming a second Ni plating film on a portion where the second photoresist does not exist; k) Using the second electrode film as an electrode, the pH of the plating solution is 3 to 5; Gold plating in the range,
Forming a second gold plating film on the second Ni plating film; l) removing the second photoresist; and m) using the second gold plating film as a mask A method for manufacturing a semiconductor device, comprising the step of etching the electrode film.
JP28777891A 1991-11-01 1991-11-01 Semiconductor device and its manufacture Pending JPH05129302A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28777891A JPH05129302A (en) 1991-11-01 1991-11-01 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28777891A JPH05129302A (en) 1991-11-01 1991-11-01 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH05129302A true JPH05129302A (en) 1993-05-25

Family

ID=17721630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28777891A Pending JPH05129302A (en) 1991-11-01 1991-11-01 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH05129302A (en)

Similar Documents

Publication Publication Date Title
JPH05206135A (en) Manufacture of semiconductor device
JPH0982804A (en) Semiconductor device and manufacture thereof
US4321284A (en) Manufacturing method for semiconductor device
JPH07307385A (en) Formation of multilayer metal wiring of semiconductor element
JPH05129302A (en) Semiconductor device and its manufacture
JPH0485829A (en) Semiconductor device and manufacture thereof
JPS59205735A (en) Manufacture of semiconductor device
JP2950045B2 (en) Method for manufacturing semiconductor device
JPH05243217A (en) Manufacture of semiconductor device
JPH05226475A (en) Manufacture of semiconductor device
JPH0766178A (en) Fabrication of semiconductor device
JPH05129299A (en) Semiconductor device and manufacturing method thereof
JP2699498B2 (en) Method for manufacturing semiconductor device
JPS61242018A (en) Manufacture of semiconductor device
JPH0794481A (en) Manufacture of semiconductor device
JPH05211242A (en) Semiconductor device and its manufacture
JPH04170031A (en) Formation of metal interconnection
JPH0228324A (en) Manufacture of semiconductor device
JPS60124950A (en) Semiconductor device having multilayer interconnection structure
JPH0917792A (en) Manufacture of semiconductor device
JPH08274098A (en) Semiconductor device and its manufacture
JPH0936222A (en) Semiconductor device and its manufacture
JP2002313692A (en) Alignment mark
JPH04196429A (en) Manufacture of integrated circuit
JPS60245252A (en) Multilayer interconnection member