JPH0512821Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は電子計算機に係り、特に数値演算を行
う演算処置装置に関する。

〔考案の概要〕

従来のコンピユータにおいて、可変長データの
演算機能をハードウエアやフアームウエアにより
サポートしているのは、大型コンピユータやスー
パー・ミニコンピユータ等の高価なコンピユータ
のみであり、パーソナル・コンピユータや安価な
オフイス・コンピユータ等の一般ユーザ向けのコ
ンピユータでは固定長データの演算機能しかサポ
ートされていないのが現状である。このため、パ
ーソナル・コンピユータ等で可変長データの演算
を行うためには、そのためのソフトを作成する必
要があつた。

本考案は、パーソナル・コンピユータ等に組み
込めば、CPUから簡単なコマンドを送るだけで
可変長データの演算をハードウエアにより高速に
行えるようにしたものであり、パーソナル・コン
ピユータ上で、給与計算や伝票処理のような10進
の可変長データの演算を行う処理の処理速度が向
上する。また、従来のように可変長データの演算
のための特別のプログラムを作成する必要がなく
なるので、可変長データの演算処置を取り扱う事
務処理等のソフトパツケージのプログラムの生産
性が向上する。

〔従来の技術〕

事務処理における数値演算では、科学技術計算
のような膨大な計算は必要なく、10進演算を行う
場合がほとんどである。コンピユータでの10進デ
ータの表現形式としては、10進１桁を４ビツトで
表現し、１バイトに10進２桁を格納するパツク形
式と、１バイトに10進１桁を格納するアンパツク
形式がある。

パーソナル・コンピユータやオフイス・コンピ
ユータ等で、オペレータがキーボードから入力す
る数値データは、キーボード・ドライバにより
JISコードまたはASCIIコードに変換され、さら
に、システムで用意されたライブラリプログラム
により内部コードに変換される。数値データの内
部コードの形式としては、10進のBCDコード、
単精度または倍精度の２進コード、浮動少数点の
２進コード等があるが、事務処理においては、帳
票出力を行う場合が多いので、一般にJISコード
またはASCIIコードに変換が容易な10進BCDコ
ードを内部コードとしている。したがつて、数値
演算もBCDコードによる10進演算を行つている。

〔考案が解決しようとする問題点〕

ところで、BCDコードで数値データを表現し
た場合、数値データは可変長データとなる。しか
し、可変長データの演算をハードウエアやサポー
トしているのは大型コンピユータやスーパー・ミ
ニコンピユータ等の高価なコンピユータのみであ
り、パーソナル・コンピユータ等の一般ユーザー
向けの安価なコンピユータではハードウエアでは
固定長データの演算しかサポートされていない。
このため、パーソナル・コンピユータ等で可変長
のBCDデータの10進演算を行なうためには、そ
のためのアプリケーシヨンプログラムを作成する
必要があつた。また、可変長のBCDデータの10
進演算をソフトウエアにより実行しているため、
処理速度が遅いという問題があつた。

本考案の課題は、可変長データの演算機能がサ
ポートにされていないコンピユータの可変長デー
タの演算処理の処理速度の向上を可能にし、さら
に10進演算を行う事務処理用のプログラムの作成
を容易にすることである。

〔問題点を解決するための手段〕

本考案は次の通りである。

デリミタで区切られる可変長の演算データと、
デリミタで区切られる可変長の被演算データとを
演算する演算装置において、デリミタ検出手段１
（第１図のブロツク図を参照、以下同じ）は入力
されるデータがデリミタであるか否かを検出す
る。供給手段２は、上記演算データ及び上記被演
算データを夫々桁単位に順次読み出し、この読み
出した桁の各データをデリミタ検出手段１に供給
する。

演算制御手段３は、デリミタ検出手段に供給さ
れた各データの検出結果に応じて、上記読み出し
た桁の各データの演算、上記読み出した各データ
の一方を修正した上でのデータの演算、あるいは
演算の終了、を制御する。

〔作用〕

本考案の手段の作用は次の通りである。

演算の開始が指示されると、供給手段２は演算
データと被演算データとの各桁のデータを桁単位
で順次読み出し、デリミタ検出手段１に供給す
る。デリミタ検出手段１は供給された桁の各デー
タについて、個別のデリミタか否かを検出し、演
算制御手段３は、その各データの検出結果の内容
に応じて、上記読み出した桁の各データの演算を
行なつたり、上記読み出した各データの一方を補
正した上でのデータの演算を行なつたり、あるい
は演算の終了、を制御する。

従つて、デリミタで区切られるだけのシンプル
なデータ構造の可変長データについての演算を、
シンプルな構成及び制御により実現できるもので
あり、また高速演算が可能となる。

〔実施例〕

以下、一実施例を第２図ないし第７図を参照し
ながら説明する。

第２図は、一実施例である可変長データ演算装
置１２を適用したコンピユータのシステム構成図
である。同図において、CPU１１は、システム
全体の制御を行なう中央処理装置であり、メモリ
１３内に格納されたプログラムを解読して動作す
る。CPU１１は、アドレスバスAB、データバス
DBにより、可変長データ演算装置１２、メモリ
１３、フロツピイデイスク・コントローラFDC
１４、キーボード・コントローラ１６と接続され
ており、キーボード１７からプログラム実行のた
めのコマンド入力を行うと、キーボード・ドライ
バ１６を介してコマンドデータがCPU１１に送
られ、そのコマンドデータがCPU１１により解
読される。CPU１１は、コマンドデータを解読
するとメモリ１３またはフロツピイデイスク１５
から前記コマンドにより指定されたプログラムを
読み出しそのプログラムの実行を開始する。尚、
フロツピイデイスク１５内に格納されたプログラ
ムが実行される場合には指定されたプログラムの
実行形式フアイルのデータがフロツピイデイス
ク・コントローラFDC１４を介しメモリ１３内
の所定領域に格納された後、プログラムの実行が
開始される。

次に、図中一点鎖線で囲んで示す可変長データ
演算装置１２の回路構成及び動作を説明する。

まず、CPU１１は可変長の10進データの演算
命令を解読すると、可変長データ演算装置１２の
演算部２７に対し演算実行命令、被演算データと
演算データ及び演算結果を格納するメモリ１３内
の格納アドレスを出力し、アドレスバスAB、デ
ータバスDBの制御権を可変長データ演算装置１
２に移す。演算部２７は、アドレスバスABに被
演算データ及び演算データのアドレス（バイトア
ドレス）を順次出力し、メモリ１３から被演算デ
ータ及び演算データの桁データを最下位桁から順
次読み出す。メモリ１３からデータバスDBを介
して読み出された被演算データ及び演算データの
１バイト（桁）データは、内部バスIBを介しデ
ータラツチ部２４及びデリミタ検出部２５にラツ
チされる。デリミタ検出部２５は、データラツチ
部２４にラツチされた被演算データまたは演算デ
ータがデリミタであるかどうかを判別するブロツ
クであり、デリミタであると判別した場合には、
データ０変換部２６にデータ検出信号を加える。
デリミタ検出信号には２種類あり、被演算データ
がデリミタであつた場合には被演算データデリミ
タ検出信号が、演算データがデリミタであつた場
合には演算データデリミタ検出信号がデータ０変
換部２６に加えられる。データ０変換部２６は、
被演算データデリミタ検出信号が加えられた場合
には、データラツチ部２４から入力する１桁の被
演算データを０（BCDコード）に変換して演算部
２７に出力する。ま、デリミタ検出部２５から演
算データデリミタ検出信号が加えられた場合に
は、データラツチ部２４から入力する１桁の演算
データを０（BCDコード）に変換して演算部２７
に出力する。

演算部２７は、データ０変換部２６から入力す
る１桁の被演算データと演算データを基に１桁単
位で演算を行うブロツクであり、演算の結果、桁
上りが生じた場合にはキヤリー信号をデリミタ検
出部２５に加える。また、演算部２７は演算を終
了すると演算結果をデータバスDBを介しメモリ
１３内の演算結果格納アドレスに書き込む。

ところで、デリミタ検出部２５は被演算データ
と演算データが共にデリミタであることを検出し
かつ演算部２７からキヤリー信号が加わつていな
い場合には演算部２７に演算終了信号を加える。
演算部２７は、演算終了信号が加わつた場合には
データバスDBを介して、メモリ１３内に格納さ
れた演算結果の最上位桁の次のアドレスにデリミ
タデータを書き込み、CPU１１に対し、演算命
令実行終了信号を出力する。そして、アドレスバ
スAB、データバスDBの制御権をCPU１１に移
す。

次に本実施例を用いる可変長データ４０の形式
を第３図に示す。同図に示すように可変長データ
４０は最上位桁d_oの次にデリミタ４０ａが付加さ
れている。本実施例では、デリミタとして“，”
を用いている。尚、第３図の中で“，”と示して
いるが、実際には、“，”を示すJISコードが格納
される。各桁のデータd₁，d₂，d₃，……，d_o-1，
d_oは１バイトであり、アンパツクのBCDコード、
すなわちバイトの下位４ビツトに４ビツトの10進
数が格納されている。

次に、以上のように構成された可変長データ演
算装置１２の全体的な動作を加算の場合を取り上
げて第４図のフローチヤートを参照しながら説明
する。

演算部２７により、データバスDBを介しメモ
リ１３から１桁の被演算データと演算データが読
み出され、データラツチ部２４及びデリミタ検出
部２５にラツチされると、デリミタ検出部２５
は、被演算データと演算データの両方でデリミタ
（“，”）が検出されたかどうか判別し（処理ST1）、
両方ともまだデリミタが検出されていなければ、
一方のデータでデリミタが検出されたかどうか判
別する（処理ST2）。そして、どちらのデータで
もまだデリミタが検出されていなければデータラ
ツチ部２４に格納された被演算データと演算デー
タはデータ０変換部２６により０（BCD）に変換
されずそのまま演算部２７に出力される。そし
て、演算部２７は、１桁の被演算データと演算デ
ータに対する演算を実行し、その演算結果をデー
タバスDBを介しメモリ１３内の演算結果格納ア
ドレスに書き込む（処理ST3）。

すなわち、被演算データと演算データの同一桁
のデータがどちらも10進データである時は、その
10進データによる演算を行う。

一方、上記処理ST2でデリミタ検出部２５は一
方のデータのデリミタ検出信号のみが加えられて
いると判別した場合には、データ０変換部２６は
デリミタが検出されたデータ（被演算データまた
は演算データ）のみを“０”（BCD）に変換しも
う一方のデリミタ検出信号が加えられていないデ
ータはそのままの値のまま演算部２７に出力す
る。（処理ST2→処理ST4）。そして、前記処理
ST3で演算部２７は被演算データと演算データの
演算を行い、演算結果をメモリ１３内の演算結果
格納アドレスにデータバスDBを介し書き込む。

すなわち、一方のデータの有効桁が終了した場
合（デリミタ検出）、それより上位の桁は０とし
て演算を行う。また、上記処理ST1でデリミタ検
出部２５は被演算データと演算データとの両方に
ついてデリミタを検出すると、キヤリー信号が加
えられていないか判別し（処理ST5）、抑えられ
ていない場合には、演算部２７に演算終了信号を
加える。演算部２７は、演算終了信号が加えられ
るとデータバスDBを介しモリ１３内に格納され
た演算結果の最上位桁の次のアドレスにデリミタ
を書き込む。（処理ST6）。すなわち、演算結果
は、データの最後にデリミタが付加された可変長
の10進データとして演算結果格納アドレスに記憶
される。

一方、キヤリー信号が加えられていた場合には
データ０変換部２６は被演算データ及び演算デー
タ（両方ともデリミタ）を共に０（BCD）に変換
し演算部２７に出力し、前記処理ST3で演算部２
７はキヤリー信号（１）と被演算データ（０）及
び演算データ（０）の演算を行う。（ ）内は、
BCDの10進表現を示す。この演算により演算部
２７はデリミタ検出部２５にはキヤリー信号を加
えなくするので、前記処理ST1→ST2→ST6が行
われ、演算は終了する。

ここで、前記第４図に示すフローチヤートによ
り行われる可変長データ演算装置１２の動作を、
具体例によりさらに詳しく説明する。ここでは、
加算の場合をいくつかの例を取り上げて説明す
る。

｛被加数データと加数データが同桁の場合｝ 第５図ａに示す被加数データ４１ａと加数デー
タ４１ｂの加算の場合には、第４図のフローチヤ
ートの処理ST1→ST2→ST3の繰り返しにより、
被加数データと加数データの同桁どうしの加算が
一の桁から順次行なわれ、可変長データ演算装置
１２による演算結果８（１＋７），６（５＋１），５
（２＋３）が、演算部２７によりメモリ１３上の
所定領域に順次書き込まれる（第５図ｃ参照）。
そして、次のデータラツチ部２４にラツチされる
被加数データと加数データの桁データは両方とも
デリミタであり前回の加算（２＋３）の結果桁上
りは生じなかつたのでキヤリー信号はデリミタ検
出部２５には加えられておらず、デリミタ検出部
２５から演算部２７に演算終了信号が加えられ、
演算部２７によりデータバスDBを介しデリミタ
がメモリ１３に格納された演算結果の最上位桁の
次のアドレスに書き込まれる（第５図ｃ参照）。

｛被加数データと加数データの桁数が異なる場
合｝ 例えば、第６図ａ，ｂに示す３桁の被加数デー
タ４２ａ，１５７と２桁の加数データ４２ｂ，５
１の加算の場合、第４図の処理ST1→ST2→ST3
の繰り返しにより一の桁、十の桁の加算が行われ
た後、デリミタ検出部２５により加数データ４２
ｂのデリミタが検出され、デリミタ検出部２５は
データ０変換部２６に加数データのデリミタ検出
信号を加える。データ０変換部２６は、加数デー
タ４２ｂのデリミタを“０”（BCD）に変換し
（処理ST4）、被加数データ４２ａの百桁のデータ
“１”と共に演算部２７に出力する。そして、演
算部２７により被被加数データと加数データの百
の桁の加算が行われる。この時、十の桁の加算に
よりキヤリが生じたので、１（キヤリ）＋１（被加
数データ）＋０（加数データ）の加算が行なわれ、
その加算結果“２”が演算部２７によりメモリ１
３に書き込まれる。次に、被加数データ４２ａの
デリミタがデータラツチ部２４にラツチされ、デ
リミタ検出部２５は被加数データ４２ａのデリミ
タを検出するが、既に加数データ４２ｂのデリミ
タを検出しているので、演算部２７に演算終了信
号に出力する。以後、前述と同様に演算部２７に
よりデータバスDBを介しメモリ１３に格納され
た加算結果データの最上位の次のアドレスにデリ
ミタが書き込まれる（第６図ｃ参照）。

｛加算の結果、桁あふれが生じる場合｝ 第７図ａ，ｂに示す被加数データ４３ａと加数
データ４３ｂの加算の場合、第４図に示す処理
ST1→ST2→ST3の繰り返しにより百の桁までの
加算が行なわれた後、処理ST1でデリミタ検出部
２５により被加数データ４３ａと加数データ４３
ｂのデリミタが共に検出される。しかし、百の桁
の加算により生じたキヤリ信号がデリミタ検出部
２５に加わつているため、デリミタ検出部２５は
演算部２７に演算終了信号を出力せず、被加数デ
ータ４３ａと加数データ４３ｂのデリミタ検出信
号をデータ０変換部２６に加える。データ０変換
部２６は、デリミタ検出信号を入力すると、デー
タラツチ部２４から入力する被加数データ４３ａ
と加数データ４３ｂのデリミタを０に変換して演
算部２７に出力する。そして、演算部２７により
キヤリ（“１”）と被加数データ４３ａ（“０”）及
び加数データ４３ｂ（“０”）の加算が行われ、演
算部２７はその加算結果“１”をデータバスDB
を介しメモリ１３の演算結果格納アドレスに書き
込む。今回のキヤリ（“１”）と被加数データ
（“０”）及び加数データ（“０”）との加算の結果
キヤリは発生しないので、デリミタ検出部２５に
は演算部２７からのキヤリ信号は加わらず、デリ
ミタ検出部２５は演算部２７に演算終了信号を出
力する。そして、前述と同様演算部２７によりデ
ータバスDBを介しデリミタがメモリ１３内に格
納された上記加算結果の最上位桁の次のアドレス
に書き込まれ（第７図ｃ参照）、演算は終了する。

尚、上記実施例では加算のみを取り上げたが、
本考案は加算のみならず、減算や乗算、除算等の
演算も行うことができ、可変長データの形式も
BCDに限定されることはない。

〔考案の効果〕

本考案によればCPU等から演算データ、被演
算データ及び演算命令等を指示するコマンドを与
えるだけで、可変長データの演算をハードウエア
により高速に行えるので、本考案を取り込むこと
により可変長データの演算機能がサポートされて
いないコンピユータでも数ステツプの簡単なプロ
グラムを作成するだけで可変長データの演算をハ
ードウエアにより高速に行なうことができ、事務
処理用のプログラムの作成が容易になると共に事
務処理等の処理速度が向上する。

【図面の簡単な説明】

第１図は、本考案のブロツク図、第２図は、コ
ンピユータに適用した実施例のシステム構成図、
第３図は、本実施例で用いる可変長データの形式
を説明する図、第４図は、本実施例の動作を説明
するフローチヤート、第５図ａ〜ｃ、第６図ａ〜
ｃ、第７図ａ〜ｃは、本実施例による加算処理の
動作を具体的に説明する図である。 ２４……データラツチ部、２５……デリミタ検
出部、２６……データ０変換部、２７……演算
部。

Claims (1)

1. 【実用新案登録請求の範囲】 デリミタで区切られる可変長の演算データと、
   デリミタで区切られる可変長の被演算データとを
   演算する演算装置において、 入力されるデータがデリミタであるか否かを検
   出するデリミタ検出手段と、 上記演算データ及び上記被演算データを夫々桁
   単位に順次読み出し、この読み出した桁の各デー
   タを上記デリミタ検出手段に供給する供給手段
   と、 上記デリミタ検出手段に供給された各データの
   検出結果に応じて、上記読み出した桁の各データ
   の演算、上記読み出した各データの一方を修正し
   た上でのデータの演算、あるいは演算の終了、を
   制御する演算制御手段と、 を有することを特徴とする可変長データ演算装
   置。