JPH051248U - 半導体素子収納用パツケージ - Google Patents

半導体素子収納用パツケージ

Info

Publication number
JPH051248U
JPH051248U JP048098U JP4809891U JPH051248U JP H051248 U JPH051248 U JP H051248U JP 048098 U JP048098 U JP 048098U JP 4809891 U JP4809891 U JP 4809891U JP H051248 U JPH051248 U JP H051248U
Authority
JP
Japan
Prior art keywords
external lead
lead terminal
metallized
metallized pad
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP048098U
Other languages
English (en)
Inventor
明彦 舟橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP048098U priority Critical patent/JPH051248U/ja
Publication of JPH051248U publication Critical patent/JPH051248U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】絶縁基体のメタライズパッドに外部リード端子
を強固にろう付けするのを可能として内部に収容する半
導体集積回路素子を外部電気回路に確実に接続すること
ができる半導体素子収納用パッケージを提供することに
ある。 【構成】絶縁基体１に被着させたメタライズパッド７に
外部リード端子８をろう付けして成る半導体素子収納用
パッケージにおいて、前記メタライズパッド７に外部リ
ード端子８のろう付け位置を規定するための切欠部7aを
形成した。メタライズパッド７に外部リード端子８をろ
う付けする際、外部リード端子８をメタライズパッド７
の切欠部7aにかからないようにすれば外部リード端子8
をメタライズパッド７の中央部に容易に位置合わせする
ことができ、メタライズパッド７と外部リード端子８と
の間に適量のろう材溜まりが形成されて外部リード端子
８のメタライズパッドに対するろう付け強度が極めて強
固なものとなる。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は半導体素子、特に半導体集積回路素子を収容するための半導体素子収 納用パッケージの改良に関するものである。
【０００２】
【従来の技術】
従来、半導体集積回路素子を収容するための半導体素子収納用パッケージは図 ４乃至図６に示すように絶縁基体21と外部リード端子22と蓋体23とから構成され ている。
【０００３】 前記絶縁基体21はアルミナセラミックス等の電気絶縁材料より成り、上面略中 央部に半導体集積回路素子24を収容するための凹部21a が形成されており、該凹 部21a の底面には半導体集積回路素子24が接着剤を介して取着される。
【０００４】 また前記絶縁基体21は凹部21a 周辺より上面外周部に導出する複数のメタライ ズ配線層25が形成されており、メタライズ配線層25と半導体集積回路素子24の各 電極とがボンディングワイヤ26を介して電気的に接続される。
【０００５】 更に前記絶縁基体21はその上面外周部に前記メタライズ配線層25と電気的に接 続されたメタライズパッド27が形成されており、該メタライズパッド27に外部リ ード端子22が銀ろう等のろう材28を介してろう付けされている。
【０００６】 前記メタライズパッド27にろう付けされる外部リード端子22は42アロイやコバ ール等の金属から成り、半導体集積回路素子24を外部電気回路に接続する作用を 為す。
【０００７】 また前記蓋体23は金属やセラミック、ガラス等から成り、封止材を介して絶縁 基体21の上面に接合され、これによって絶縁基体21と蓋体23とから成る容器はそ の内部に半導体集積回路素子24が気密に封止され、最終製品としての半導体装置 となる。
【０００８】 尚、前記絶縁基体21に形成されたメタライズパッド27は外部リード端子22の幅 よりも若干広い幅の長方形であり、メタライズパッド27の上に銀ろう等のろう材 を介して外部リード端子22を載置させるとともに外部リード端子22をメタライズ パッド27に目視によって位置合わせした後、これを約850 ℃の温度に加熱し、ろ う材を溶融させることによって外部リード端子22はメタライズパッド27にろう材 28を介してろう付けされる。この場合、外部リード端子22とメタライズパッド27 の側端部との距離d が小さいとろう材28の溜まりが少ないものとなり、外部リー ド端子22のメタライズパッド27へのろう付け強度が弱いものとなってしまう。従 って、外部リード端子22をメタライズパッド27に位置合わせする際には外部リー ド端子22とメタライズパッド27の側端部との間に充分な距離を有するように位置 合わせしなければならない。
【０００９】
【考案が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージによると外部リード端 子22をメタライズパッド27に目視によって位置合わせする際、位置合わせの精度 が作業者の経験や感覚に左右され、外部リード端子22をメタライズパッド27の側 端部から充分な距離を有するように正確に位置合わせすることが困難であった。
【００１０】 そのため外部リード端子22がメタライズパッド27の側端部より充分な距離を有さ ずにろう付けされると該外部リード端子22はろう材28の溜まりが少なくなってメ タライズパッド27に強固にろう付けされず、その結果、半導体素子収納用パッケ ージを外部電気回路に接続する際等に外部リード端子22に外力が加わると該外力 により外部リード端子22がメタライズパッド27より外れ、内部に収容した半導体 集積回路素子を外部電気回路に正しく接続できないという欠点を有していた。
【００１１】
【課題を解決するための手段】 本考案は絶縁基体に被着されたメタライズパッドに外部リード端子がろう付け されて成る半導体素子収納用パッケージにおいて、前記メタライズパッドはその 一部に外部リード端子のろう付け位置を規定するための切欠部が形成されている ことを特徴とするものである。
【００１２】
【実施例】
次に本考案を添付図面に基づき詳細に説明する。 図1 乃至図3 は本考案の半導体素子収納用パッケージの一実施例を示し、1 は 絶縁基体、2 は蓋体である。この絶縁基体1 と蓋体2 とで半導体集積回路素子3 を収容するための絶縁容器4 が形成される。
【００１３】 前記絶縁基体1 は酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミ ニウム質焼結体、炭化珪素質焼結体等のセラミックスから成り、その上面中央部 に半導体集積回路素子3 を収容するための空所を形成する凹部1aが設けてあり、 該凹部1a底面には半導体集積回路素子3 がガラス、樹脂、金 シリコン等の接着 剤を介して取着固定される。
【００１４】 また前記絶縁基体1 には凹部1a周辺から上面外周部にかけて導出するメタライ ズ配線層5 が形成されており、該メタライズ配線層5 の凹部1a周辺部には半導体 集積回路素子3 の各電極がボンディングワイヤ6 を介して電気的に接続される。
【００１５】 前記絶縁基体1 は例えば、酸化アルミニウム質焼結体から成る場合、アルミナ (Al 2 O 3 ) 、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO) 等の原料粉 末に適当なバインダー、有機溶剤を添加混合して泥漿状となすとともにこれを従 来周知のドクターブレード法を採用することによってセラミックグリーンシート ( セラミック生シート) を形成し、しかる後、前記セラミックグリーンシートに 適当な打ち抜き加工を施するとともに複数枚積層し、高温( 約1600℃) で焼成す ることによって製作される。
【００１６】 また前記メタライズ配線層5 はタングステン(W) 、モリブデン(Mo)等の高融点 金属粉末から成り、該高融点金属粉末に適当なバインダー、有機溶剤を添加混合 して得た金属ペーストを従来周知のスクリーン印刷法などの厚膜手法を採用し、 絶縁基体1 となるセラミックグリーンシートに予め被着させておくことによって 絶縁基体1 の凹部1a周辺から上面外周部にかけて導出される。
【００１７】 尚、前記メタライズ配線層5 はその露出する外表面にニッケル、金等の良導電 性で、且つ耐蝕性に優れた金属をメッキにより1.0 乃至20.0μm の厚みに層着し ておくとメタライズ配線層5 の酸化腐食を有効に防止することができるとともに メタライズ配線層5 とボンディングワイヤ6 との接続が極めて容易なものとなる 。従って、メタライズ配線層5 の酸化腐食を有効に防止し、且つメタライズ配線 層5 とボンディングワイヤ6 との接続を容易なものとするにはメタライズ配線層 5 の露出外表面にニッケル、金等を1.0 乃至20.0μm の厚みに層着させておくこ とが好ましい。
【００１８】 更に前記絶縁基体1 には上面外周部にメタライズ配線層5 と電気的に接続され るメタライズパッド7 が被着形成されており、該メタライズパッド7 には外部電 気回路と接続される外部リード端子8 が銀ろう等のろう材9 を介してろう付けさ れ、これによって半導体集積回路素子3 はボンディングワイヤ6 、メタライズ配 線層5 、メタライズパッド7 及び外部リード端子8 を介して外部電気回路と接続 されることとなる。
【００１９】 前記メタライズパッド7 はまたその幅が外部リード端子8 の幅よりも若干広い 略長方形状を成しており、且つ両端角部に所定の幅W だけ切り欠いた切欠部7aが 形成されている。
【００２０】 前記メタライズパッド7 に形成した切欠部7aはメタライズパッド7 に外部リー ド端子8 をろう付けする際の位置を規定する作用を為し、メタライズパッド7 上 に外部リード端子8 を、該外部リード端子8 の側部が切欠部7aにかからないよう に載置すれば外部リード端子8 をメタライズパッド7 の中央部に位置決めするこ とができ、その結果、外部リード端子8 とメタライズパッド7 との間に形成され るろう材9 の溜まりも充分となって外部リード端子8 をメタライズパッド7 に決 めて強固にろう付けすることが可能となる。
【００２１】 尚、前記メタライズパッド7 はタングステン、モリブデン等の高融点金属粉末 から成り、前述の絶縁基体1 にメタライズ配線層5 を形成するのと同様の方法に よって絶縁基体1 上でメタライズ配線層5 と電気的に接続するようにして形成さ れる。
【００２２】 また前記メタライズパッド7 に形成される切欠部7aの切欠幅W は外部リード端 子8 をメタライズパッド7 の中央部に位置合わせし、且つメタライズパッド7 の 側部と外部リード端子8 の側部との間にろう材9 の溜まりを形成するに必要な所 定の面積を形成するようにする幅であればよい。
【００２３】 更に、前記メタライズパッド7 はその露出する外表面にニッケル、金等の良導 電性で、且つ耐蝕性に優れた金属をメッキにより1.0 乃至20.0μm の厚みに層着 しておくとメタライズパッド7 の酸化腐食を有効に防止することができるととも にメタライズパッド7 と外部リード端子8 とのろう付けが極めて強固なものとな る。従って、メタライズパッド7 の酸化腐食を有効に防止し、且つメタライズパ ッド7 と外部リード端子8 とのろう付けを強固なものとするにはメタライズパッ ド7 の露出外表面にニッケル、金等を1.0 乃至20.0μm の厚みに層着させておく ことが好ましい。
【００２４】 前記絶縁基体1 に被着させたメタライズパッド7 にろう付けされる外部リード 端子8 はコバール(Fe-Ni-Co 合金)42 アロイ(Fe-Ni合金) 等の金属から成り、内 部に収容する半導体集積回路素子3 を外部電気化路に接続する作用をなす。
【００２５】 尚、前記外部リード端子8 はコバール等のインゴット( 塊) を圧延加工法を採 用することによって所定厚みの板状となし、これを打ち抜き加工法やエッチング 加工法を採用することによって所定形状に製作される。
【００２６】 また前記外部リード端子8 はその露出する外表面にニッケル、金等の良導電性 で、且つ耐蝕性に優れた金属をメッキにより1.0 乃至20.0μm の厚みに層着して おくと外部リード端子8 の酸化腐食を有効に防止することができるとともに外部 リード端子8 と外部電気回路との接続を容易となすことができる。従って、外部 リード端子8 の酸化腐食を有効に防止し、且つ外部リード端子8 と外部電気回路 との接続を容易なものとなすためには外部リード端子8 の露出外表面にニッケル 、金等を1.0 乃至20.0μm の厚みに層着させておくことが好ましい。
【００２７】 かくして本考案の半導体素子収納用パッケージによれば、絶縁基体1 の凹部1a 底面に半導体集積回路素子3 を接着剤を介して試着固定し、該半導体集積回路素 子3 の各電極をボンディングワイヤ6 によりメタライズ配線層5 に接続させると ともに絶縁基体1 と蓋体2 とを封止材で接合させ、絶縁基体1 と蓋体2 とからな る容器4 内部に半導体集積回路素子3 を気密に封止することによって最終製品と しての半導体装置となる。
【００２８】 尚、本考案は上述の実施例に限定されるものではなく、本考案の要旨を逸脱し ない範囲であれば種々の変更は可能である。
【００２９】
【考案の効果】
本考案の半導体素子収納用パッケージによれば、メタライズパッドに外部リー ド端子のろう付け位置を規定するための切欠部を形成したことからメタライズパ ッドに外部リード端子をろう付けする際、外部リード端子をメタライズパッドの 切欠部にかからないようにすれば外部リード端子をメタライズパッドの中央部に 容易に位置合わせすることができ、これによって外部リード端子とメタライズパ ッドとの間に適量のろう材溜まりを形成して外部リード端子をメタライズパッド に極めて強固にろう付けすることが可能となる。
【図面の簡単な説明】
【図１】本考案の半導体素子収納用パッケージの一実施
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの部分
平面図である。
【図３】図２に示す半導体素子収納用パッケージの部分
断面図である。
【図４】従来の半導体素子収納用パッケージを示す断面
図である。
【図５】図４に示す半導体素子収納用パッケージの部分
平面図である。
【図６】図５に示す半導体素子収納用パッケージの部分
断面図である。
【符号の説明】
１・・・絶縁基体 ２・・・蓋体 ７・・・メタライズパッド ８・・・外部リード端子 ９・・・ろう材

Claims (1)

  1. 【実用新案登録請求の範囲】 【請求項１】絶縁基体に被着されたメタライズパッドに
    外部リード端子がろう付けされて成る半導体素子収納用
    パッケージにおいて、前記メタライズパッドはその一部
    に外部リード端子のろう付け位置を規定するための切欠
    部が形成されていることを特徴とする半導体素子収納用
    パッケージ。
JP048098U 1991-06-25 1991-06-25 半導体素子収納用パツケージ Pending JPH051248U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP048098U JPH051248U (ja) 1991-06-25 1991-06-25 半導体素子収納用パツケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP048098U JPH051248U (ja) 1991-06-25 1991-06-25 半導体素子収納用パツケージ

Publications (1)

Publication Number Publication Date
JPH051248U true JPH051248U (ja) 1993-01-08

Family

ID=12793844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP048098U Pending JPH051248U (ja) 1991-06-25 1991-06-25 半導体素子収納用パツケージ

Country Status (1)

Country Link
JP (1) JPH051248U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3010455U (ja) * 1994-10-20 1995-05-02 ダイオ化成株式会社 植物栽培のための磁性体編織物及びシート

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3010455U (ja) * 1994-10-20 1995-05-02 ダイオ化成株式会社 植物栽培のための磁性体編織物及びシート

Similar Documents

Publication Publication Date Title
JP3046148B2 (ja) 電子部品収納用パッケージ
JPH051248U (ja) 半導体素子収納用パツケージ
JPH05144956A (ja) 半導体素子収納用パツケージ
JP4587587B2 (ja) 電子部品搭載用基板
JP2690666B2 (ja) 半導体素子収納用パッケージの製造方法
JP3181013B2 (ja) 半導体素子収納用パッケージ
JP4355097B2 (ja) 配線基板の製造方法
JP3297579B2 (ja) 半導体素子収納用パッケージ
JP2728593B2 (ja) 半導体素子収納用パッケージ
JP2948990B2 (ja) 半導体素子収納用パッケージ
JP2746802B2 (ja) 半導体装置
JPH0739235Y2 (ja) プラグイン型半導体素子収納用パッケージ
JP3020783B2 (ja) 半導体素子収納用パッケージ
JP3406710B2 (ja) 半導体素子収納用パッケージ
JP3441170B2 (ja) 配線基板
JPH05275608A (ja) 半導体素子収納用パッケージ
JP2912779B2 (ja) 半導体素子収納用パッケージの製造方法
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP2003224222A (ja) 半導体素子収納用パッケージ
JP2543236Y2 (ja) 半導体素子収納用パッケージ
JPH08227947A (ja) 半導体素子収納用パッケージ
JP3872400B2 (ja) 電子部品収納用パッケージ
JP2685159B2 (ja) 電子部品収納用パッケージ
JPH05160283A (ja) 半導体素子収納用パッケージ
JPH08115990A (ja) 半導体素子収納用パッケージ