JPH05120162A - ノイズ除去回路 - Google Patents
ノイズ除去回路Info
- Publication number
- JPH05120162A JPH05120162A JP3308369A JP30836991A JPH05120162A JP H05120162 A JPH05120162 A JP H05120162A JP 3308369 A JP3308369 A JP 3308369A JP 30836991 A JP30836991 A JP 30836991A JP H05120162 A JPH05120162 A JP H05120162A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- signal
- circuit
- stages
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 システムの小さいマイクロコンピュータにも
組み込めるコンパクトなノイズ除去回路を得る。さら
に、精度の向上、さらに連続および不連続の入力信号の
論理判定ができるノイズ除去回路を得る。 【構成】 シフトレジスタ５ａ〜５ｎの出力の判定に一
致回路７を用いる。また、シフトレジスタ５ａ〜５ｎの
出力と一致回路７の入力間に一致回路接続スイッチ９を
付加する。
組み込めるコンパクトなノイズ除去回路を得る。さら
に、精度の向上、さらに連続および不連続の入力信号の
論理判定ができるノイズ除去回路を得る。 【構成】 シフトレジスタ５ａ〜５ｎの出力の判定に一
致回路７を用いる。また、シフトレジスタ５ａ〜５ｎの
出力と一致回路７の入力間に一致回路接続スイッチ９を
付加する。
Description
【０００１】
【産業上の利用分野】この発明はマイクロコンピュータ
に備えられ入力信号のノイズを除去するためのノイズ除
去回路に関するものである。
に備えられ入力信号のノイズを除去するためのノイズ除
去回路に関するものである。
【０００２】
【従来の技術】図８は、例えば多数決回路による従来の
ノイズ除去回路の要部構成を示すブロック図である。図
９は、図８の回路の動作を示すタイミングチャート図の
一例である。図８において、１はシステムクロック入力
端子、２はシステムクロック信号１を所定周波数信号に
分周する分周器、３はシフトクロック信号、４は入力端
子、５ａ〜５ｎは１ビットごとのシフトレジスタ、６ａ
〜６ｎは１ビットごとのシフトレジスタ出力、８は出力
端子、１１は多数決演算を行なう多数決回路である。な
お、上記６ｎはｎビット目を表わす。図８において、φ
１はシフトクロック信号、Ｘは入力端子４への入力信
号、Ａはシフトレジスタ５ａからの出力信号、Ｂはシフ
トレジスタ５ｂからの出力信号、Ｃはシフトレジスタ５
ｃ（図示せず）からの出力信号、Ｄはシフトレジスタ５
ｄ（図示せず）からの出力信号、Ｙは出力端子８からの
出力信号である。
ノイズ除去回路の要部構成を示すブロック図である。図
９は、図８の回路の動作を示すタイミングチャート図の
一例である。図８において、１はシステムクロック入力
端子、２はシステムクロック信号１を所定周波数信号に
分周する分周器、３はシフトクロック信号、４は入力端
子、５ａ〜５ｎは１ビットごとのシフトレジスタ、６ａ
〜６ｎは１ビットごとのシフトレジスタ出力、８は出力
端子、１１は多数決演算を行なう多数決回路である。な
お、上記６ｎはｎビット目を表わす。図８において、φ
１はシフトクロック信号、Ｘは入力端子４への入力信
号、Ａはシフトレジスタ５ａからの出力信号、Ｂはシフ
トレジスタ５ｂからの出力信号、Ｃはシフトレジスタ５
ｃ（図示せず）からの出力信号、Ｄはシフトレジスタ５
ｄ（図示せず）からの出力信号、Ｙは出力端子８からの
出力信号である。
【０００３】次に図８及び図９を参照してこの従来例の
動作について説明する。入力端子４に入力信号（デー
タ）Ｘを入力すると、システムクロック入力端子１に入
力されたシステムクロック信号φ（図示せず）を分周器
２で分周したシフトクロック信号φ１に同期して、その
入力信号（データ）Ｘはシフトレジスタ５ａからシフト
レジスタ５ｎに向ってシフトされる。また、そのシフト
クロック信号φ１と同期してシフトレジスタ５ａ，５
ｂ，・・・５ｎからは出力信号Ａ，Ｂ，・・・，Ｎ（図
示せず）が出力される。これらの出力信号Ａ，Ｂ，・・
・，Ｎは多数決回路１１に入力される。ここで多数決回
路１１の動作説明の都合上、図９に示すように４ビット
のシフトを行なうシフトレジスタからの出力信号を多数
決回路１１に入力した場合を考える。多数決回路１１で
は、図９の区間Ｔ１，Ｔ２ではシフト信号Ａ〜Ｄのうち
３つがハイレベルになるので、多数決演算により入力信
号（データ）Ｘは論理「１」と判定され、区間Ｔ３，Ｔ
４ではシフト信号Ａ〜Ｄのうち３つがハイレベルになる
ので、“前の状態を保持”と判定され、区間Ｔ５ではシ
フト信号Ａ〜Ｄのうち２つがハイレベルになるので、論
理「０」と判定され、それぞれの判定結果である出力信
号Ｙが出力端子８に出力される。
動作について説明する。入力端子４に入力信号（デー
タ）Ｘを入力すると、システムクロック入力端子１に入
力されたシステムクロック信号φ（図示せず）を分周器
２で分周したシフトクロック信号φ１に同期して、その
入力信号（データ）Ｘはシフトレジスタ５ａからシフト
レジスタ５ｎに向ってシフトされる。また、そのシフト
クロック信号φ１と同期してシフトレジスタ５ａ，５
ｂ，・・・５ｎからは出力信号Ａ，Ｂ，・・・，Ｎ（図
示せず）が出力される。これらの出力信号Ａ，Ｂ，・・
・，Ｎは多数決回路１１に入力される。ここで多数決回
路１１の動作説明の都合上、図９に示すように４ビット
のシフトを行なうシフトレジスタからの出力信号を多数
決回路１１に入力した場合を考える。多数決回路１１で
は、図９の区間Ｔ１，Ｔ２ではシフト信号Ａ〜Ｄのうち
３つがハイレベルになるので、多数決演算により入力信
号（データ）Ｘは論理「１」と判定され、区間Ｔ３，Ｔ
４ではシフト信号Ａ〜Ｄのうち３つがハイレベルになる
ので、“前の状態を保持”と判定され、区間Ｔ５ではシ
フト信号Ａ〜Ｄのうち２つがハイレベルになるので、論
理「０」と判定され、それぞれの判定結果である出力信
号Ｙが出力端子８に出力される。
【０００４】
【発明が解決しようとする課題】従来のノイズ除去回路
は多数決演算を行なう複雑な回路構成を有する多数決回
路１１を使用しているため、回路スペースが大きく、シ
ステムの小さいマイクロコンピュータには不向きで、ま
た、シフトレジスタの段数が変えられないため必要に応
じたノイズ除去精度の向上を更に図ることができず、ま
た、シフトレジスタの周期の特定区間における連続およ
び不連続の入力信号に対する論理判定ができない等の問
題点があった。
は多数決演算を行なう複雑な回路構成を有する多数決回
路１１を使用しているため、回路スペースが大きく、シ
ステムの小さいマイクロコンピュータには不向きで、ま
た、シフトレジスタの段数が変えられないため必要に応
じたノイズ除去精度の向上を更に図ることができず、ま
た、シフトレジスタの周期の特定区間における連続およ
び不連続の入力信号に対する論理判定ができない等の問
題点があった。
【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、システムの小さいマイクロコ
ンピュータにも組み込めるようなコンパクトなノイズ除
去回路を得ることを目的としており、さらに、ノイズ除
去の精度の向上、さらに、連続および不連続の入力信号
の論理判定ができるノイズ除去回路を得ることを目的と
する。
るためになされたもので、システムの小さいマイクロコ
ンピュータにも組み込めるようなコンパクトなノイズ除
去回路を得ることを目的としており、さらに、ノイズ除
去の精度の向上、さらに、連続および不連続の入力信号
の論理判定ができるノイズ除去回路を得ることを目的と
する。
【０００６】
【課題を解決するための手段】請求項１の発明に係るノ
イズ除去回路は、入力されたシステムクロック信号を所
定周波数信号に分周する分周器２と、この分周器２で分
周された信号をシフトクロック信号としこのシフトクロ
ック信号に同期して入力信号を順次シフトしていく複数
段のシフトレジスタ５ａ〜５ｎと、上記複数段のシフト
レジスタ５ａ〜５ｎの出力信号のレベルがすべて一致し
たときのみ一致信号を上記入力信号のノイズ除去された
信号として出力する一致回路７とを備えたものである。
イズ除去回路は、入力されたシステムクロック信号を所
定周波数信号に分周する分周器２と、この分周器２で分
周された信号をシフトクロック信号としこのシフトクロ
ック信号に同期して入力信号を順次シフトしていく複数
段のシフトレジスタ５ａ〜５ｎと、上記複数段のシフト
レジスタ５ａ〜５ｎの出力信号のレベルがすべて一致し
たときのみ一致信号を上記入力信号のノイズ除去された
信号として出力する一致回路７とを備えたものである。
【０００７】請求項２の発明に係るノイズ除去回路は、
入力されたシステムクロック信号で直接同期を取り入力
信号を順次シフトしていく複数段のシフトレジスタ５ａ
〜５ｎと、上記複数段のシフトレジスタ５ａ〜５ｎの出
力信号のレベルがすべて一致したときのみ一致信号を上
記入力信号のノイズ除去された信号として出力する一致
回路７とを備えたものである。
入力されたシステムクロック信号で直接同期を取り入力
信号を順次シフトしていく複数段のシフトレジスタ５ａ
〜５ｎと、上記複数段のシフトレジスタ５ａ〜５ｎの出
力信号のレベルがすべて一致したときのみ一致信号を上
記入力信号のノイズ除去された信号として出力する一致
回路７とを備えたものである。
【０００８】請求項３の発明に係るノイズ除去回路は、
シフトクロック信号に同期して入力信号を順次シフトし
ていく複数段のシフトレジスタ５ａ〜５ｎと、上記複数
段のシフトレジスタ５ａ〜５ｎの出力信号のレベルがす
べて一致したときのみ一致信号を上記入力信号のノイズ
除去された信号として出力する一致回路７と、上記シフ
トレジスタ５ａ〜５ｎと上記一致回路７との間に接続さ
れ上記シフトレジスタ５ａ〜５ｎの段数を可変にする一
致回路接続スイッチ９ａ〜９ｎとを備えたものである。
シフトクロック信号に同期して入力信号を順次シフトし
ていく複数段のシフトレジスタ５ａ〜５ｎと、上記複数
段のシフトレジスタ５ａ〜５ｎの出力信号のレベルがす
べて一致したときのみ一致信号を上記入力信号のノイズ
除去された信号として出力する一致回路７と、上記シフ
トレジスタ５ａ〜５ｎと上記一致回路７との間に接続さ
れ上記シフトレジスタ５ａ〜５ｎの段数を可変にする一
致回路接続スイッチ９ａ〜９ｎとを備えたものである。
【０００９】請求項４の発明に係るノイズ除去回路は、
シフトクロック信号に同期して入力信号を順次シフトし
ていく複数段のシフトレジスタ５ａ〜５ｎと、上記複数
段のシフトレジスタ５ａ〜５ｎの出力信号のレベルがす
べて一致したときのみ一致信号を上記入力信号のノイズ
除去された信号として出力する一致回路７と、上記複数
段のシフトレジスタ５ａ〜５ｎと上記一致回路７との間
に接続され上記シフトレジスタ５ａ〜５ｎの段数を可変
にする複数の一致回路接続スイッチ９ａ〜９ｎとを備
え、上記複数の一致回路接続スイッチ９ａ〜９ｎのうち
選んだ隣接した配置のスイッチをＯＮすることにより、
連続した入力信号を論理判定するものである。
シフトクロック信号に同期して入力信号を順次シフトし
ていく複数段のシフトレジスタ５ａ〜５ｎと、上記複数
段のシフトレジスタ５ａ〜５ｎの出力信号のレベルがす
べて一致したときのみ一致信号を上記入力信号のノイズ
除去された信号として出力する一致回路７と、上記複数
段のシフトレジスタ５ａ〜５ｎと上記一致回路７との間
に接続され上記シフトレジスタ５ａ〜５ｎの段数を可変
にする複数の一致回路接続スイッチ９ａ〜９ｎとを備
え、上記複数の一致回路接続スイッチ９ａ〜９ｎのうち
選んだ隣接した配置のスイッチをＯＮすることにより、
連続した入力信号を論理判定するものである。
【００１０】請求項５の発明に係るノイズ除去回路は、
シフトクロック信号に同期して入力信号を順次シフトし
ていく複数段のシフトレジスタ５ａ〜５ｎと、上記複数
段のシフトレジスタ５ａ〜５ｎの出力信号のレベルがす
べて一致したときのみ一致信号を上記入力信号のノイズ
除去された信号として出力する一致回路７と、上記複数
段のシフトレジスタ５ａ〜５ｎと上記一致回路７との間
に接続され上記シフトレジスタ５ａ〜５ｎの段数を可変
にする複数の一致回路接続スイッチ９ａ〜９ｎとを備
え、上記複数の一致回路接続スイッチ９ａ〜９ｎのうち
選んだ隣接しない配置のスイッチをＯＮすることによ
り、不連続した入力信号を論理判定するものである。
シフトクロック信号に同期して入力信号を順次シフトし
ていく複数段のシフトレジスタ５ａ〜５ｎと、上記複数
段のシフトレジスタ５ａ〜５ｎの出力信号のレベルがす
べて一致したときのみ一致信号を上記入力信号のノイズ
除去された信号として出力する一致回路７と、上記複数
段のシフトレジスタ５ａ〜５ｎと上記一致回路７との間
に接続され上記シフトレジスタ５ａ〜５ｎの段数を可変
にする複数の一致回路接続スイッチ９ａ〜９ｎとを備
え、上記複数の一致回路接続スイッチ９ａ〜９ｎのうち
選んだ隣接しない配置のスイッチをＯＮすることによ
り、不連続した入力信号を論理判定するものである。
【００１１】
【作用】請求項１の発明において、分周器２は入力され
たシステムクロック信号を所定周波数信号に分周し、複
数段のシフトレジスタ５ａ〜５ｎはその分周信号をシフ
トクロック信号とし、このシフトクロック信号に同期し
て入力信号を順次シフトしていく。一致回路７は複数段
のシフトレジスタ５ａ〜５ｎの出力信号のレベルがすべ
て一致したときのみ一致信号を入力信号のノイズ除去さ
れた信号として出力する。
たシステムクロック信号を所定周波数信号に分周し、複
数段のシフトレジスタ５ａ〜５ｎはその分周信号をシフ
トクロック信号とし、このシフトクロック信号に同期し
て入力信号を順次シフトしていく。一致回路７は複数段
のシフトレジスタ５ａ〜５ｎの出力信号のレベルがすべ
て一致したときのみ一致信号を入力信号のノイズ除去さ
れた信号として出力する。
【００１２】請求項２の発明において、複数段のシフト
レジスタ５ａ〜５ｎはシステムクロック信号で直接同期
を取り入力信号を順次シフトしていく。一致回路７は複
数段のシフトレジスタ５ａ〜５ｎの出力信号のレベルが
すべて一致したときのみ一致信号を入力信号のノイズ除
去された信号として出力する。
レジスタ５ａ〜５ｎはシステムクロック信号で直接同期
を取り入力信号を順次シフトしていく。一致回路７は複
数段のシフトレジスタ５ａ〜５ｎの出力信号のレベルが
すべて一致したときのみ一致信号を入力信号のノイズ除
去された信号として出力する。
【００１３】請求項３の発明において、複数段のシフト
レジスタ５ａ〜５ｎはシフトクロック信号に同期して入
力信号を順次シフトしていく。一致回路７は複数段のシ
フトレジスタ５ａ〜５ｎの出力信号のレベルがすべて一
致したときのみ一致信号を入力信号のノイズ除去された
信号として出力する。複数の一致回路接続スイッチ９ａ
〜９ｎはシフトレジスタ５ａ〜５ｎの段数を可変にし一
致回路７と接続する。
レジスタ５ａ〜５ｎはシフトクロック信号に同期して入
力信号を順次シフトしていく。一致回路７は複数段のシ
フトレジスタ５ａ〜５ｎの出力信号のレベルがすべて一
致したときのみ一致信号を入力信号のノイズ除去された
信号として出力する。複数の一致回路接続スイッチ９ａ
〜９ｎはシフトレジスタ５ａ〜５ｎの段数を可変にし一
致回路７と接続する。
【００１４】請求項４の発明において、複数の一致回路
接続スイッチ９ａ〜９ｎのうち隣接した配置のスイッチ
を選び同時にＯＮすると、それらのスイッチにより接続
されるシフトレジスタの出力信号が一致回路７に与えら
れる。これによりシフトレジスタの周期の特定区間にお
ける連続した入力信号の論理判定が可能になる。
接続スイッチ９ａ〜９ｎのうち隣接した配置のスイッチ
を選び同時にＯＮすると、それらのスイッチにより接続
されるシフトレジスタの出力信号が一致回路７に与えら
れる。これによりシフトレジスタの周期の特定区間にお
ける連続した入力信号の論理判定が可能になる。
【００１５】請求項５の発明において、複数の一致回路
接続スイッチ９ａ〜９ｎのうち隣接しない配置のスイッ
チを選び同時にＯＮすると、それらのスイッチにより接
続されるシフトレジスタの出力信号が一致回路７に与え
られる。これによりシフトレジスタの周期の特定区間に
おける不連続した入力信号の論理判定が可能になる。
接続スイッチ９ａ〜９ｎのうち隣接しない配置のスイッ
チを選び同時にＯＮすると、それらのスイッチにより接
続されるシフトレジスタの出力信号が一致回路７に与え
られる。これによりシフトレジスタの周期の特定区間に
おける不連続した入力信号の論理判定が可能になる。
【００１６】
実施例１．図１は請求項１の発明に係るノイズ除去回路
の要部構成を示すブロック図である。図１において、図
８に示す構成要素に対応するものには同一の符号を付
し、その説明を省略する。図１において、７は複数段の
シフトレジスタ５ａ〜５ｎの出力６ａ〜６ｎのレベルが
すべて一致したときのみ一致信号を入力信号のノイズ除
去された信号として出力する一致回路である。
の要部構成を示すブロック図である。図１において、図
８に示す構成要素に対応するものには同一の符号を付
し、その説明を省略する。図１において、７は複数段の
シフトレジスタ５ａ〜５ｎの出力６ａ〜６ｎのレベルが
すべて一致したときのみ一致信号を入力信号のノイズ除
去された信号として出力する一致回路である。
【００１７】次に図２に示すタイミングチャート図を参
照して図１の回路の動作について説明する。入力端子４
に入力信号Ｘを入力すると、システムクロック信号φを
分周器２で分周したシフトクロック信号φ１に同期し
て、その入力信号Ｘがシフトレジスタ５ａからシフトレ
ジスタ５ｎに向ってシフトされる。また、シフトクロッ
ク信号φ１に同期してシフトレジスタ５ａ〜５ｎから出
力信号Ａ〜Ｎが出力される。出力信号Ａ〜Ｎは一致回路
７に入力され、出力信号Ａ〜Ｎのすべてがハイレベルの
とき入力信号Ｘが論理「１」と判定され、その結果を示
す出力信号Ｙが出力端子７に出力される。
照して図１の回路の動作について説明する。入力端子４
に入力信号Ｘを入力すると、システムクロック信号φを
分周器２で分周したシフトクロック信号φ１に同期し
て、その入力信号Ｘがシフトレジスタ５ａからシフトレ
ジスタ５ｎに向ってシフトされる。また、シフトクロッ
ク信号φ１に同期してシフトレジスタ５ａ〜５ｎから出
力信号Ａ〜Ｎが出力される。出力信号Ａ〜Ｎは一致回路
７に入力され、出力信号Ａ〜Ｎのすべてがハイレベルの
とき入力信号Ｘが論理「１」と判定され、その結果を示
す出力信号Ｙが出力端子７に出力される。
【００１８】実施例２．図３は請求項２の発明の一実施
例に係るノイズ除去回路の要部構成を示すブロック図で
ある。図３において、図１に示す構成要素に対応するも
のには同一の符号を付し、その説明を省略する。この実
施例における複数段のシフトレジスタ５ａ〜５ｎは、シ
ステムクロック入力端子１に入力されたシステムクロッ
ク信号φで直接同期を取り入力端子４に入力された入力
信号Ｘを順次シフトする。
例に係るノイズ除去回路の要部構成を示すブロック図で
ある。図３において、図１に示す構成要素に対応するも
のには同一の符号を付し、その説明を省略する。この実
施例における複数段のシフトレジスタ５ａ〜５ｎは、シ
ステムクロック入力端子１に入力されたシステムクロッ
ク信号φで直接同期を取り入力端子４に入力された入力
信号Ｘを順次シフトする。
【００１９】次に図４に示すタイミングチャート図を参
照して図３の回路の動作について説明する。入力端子４
に入力信号Ｘを入力すると、システムクロック信号φに
直接同期して入力信号Ｘがシフトレジスタ５ａからシフ
トレジスタ５ｎに向ってシフトされる。また、そのシス
テムクロック信号φに直接同期してシフトレジスタ５ａ
〜５ｎから出力信号Ａ〜Ｎが出力される。これらの出力
信号Ａ〜Ｎを一致回路７に入力すると、出力信号Ａ〜Ｎ
のすべてがハイレベルのときのみ、入力信号Ｘが論理
「１」と判定され、この結果の出力信号Ｙが出力端子８
に出力される。
照して図３の回路の動作について説明する。入力端子４
に入力信号Ｘを入力すると、システムクロック信号φに
直接同期して入力信号Ｘがシフトレジスタ５ａからシフ
トレジスタ５ｎに向ってシフトされる。また、そのシス
テムクロック信号φに直接同期してシフトレジスタ５ａ
〜５ｎから出力信号Ａ〜Ｎが出力される。これらの出力
信号Ａ〜Ｎを一致回路７に入力すると、出力信号Ａ〜Ｎ
のすべてがハイレベルのときのみ、入力信号Ｘが論理
「１」と判定され、この結果の出力信号Ｙが出力端子８
に出力される。
【００２０】実施例３．図５は請求項３，４，５の発明
の一実施例に係るノイズ除去回路の要部構成を示すブロ
ック図である。図５において、図１に示す構成要素に対
応するものには同一の符号を付し、その説明を省略す
る。図５において、９ａ〜９ｎはシフトレジスタ５ａ〜
５ｎと一致回路７との間に接続されたレジスタ段数可変
手段としての一致回路接続スイッチ、１０ａ〜１０ｎは
一致回路入力である。
の一実施例に係るノイズ除去回路の要部構成を示すブロ
ック図である。図５において、図１に示す構成要素に対
応するものには同一の符号を付し、その説明を省略す
る。図５において、９ａ〜９ｎはシフトレジスタ５ａ〜
５ｎと一致回路７との間に接続されたレジスタ段数可変
手段としての一致回路接続スイッチ、１０ａ〜１０ｎは
一致回路入力である。
【００２１】次に図５の回路の動作について説明する。
全体的な動作については図１の実施例と同様であるの
で、説明を省略する。この実施例の特徴は、一致回路７
に接続されるシフトレジスタ５ａ〜５ｎを所望の段数に
設定する場合、一致回路接続スイッチ９ａ〜９ｎのうち
上記所望の段数に対応する一致回路接続スイッチをＯＮ
する。これにより一致回路７に接続されるシフトレジス
タ５ａ〜５ｎの段数が可変される。
全体的な動作については図１の実施例と同様であるの
で、説明を省略する。この実施例の特徴は、一致回路７
に接続されるシフトレジスタ５ａ〜５ｎを所望の段数に
設定する場合、一致回路接続スイッチ９ａ〜９ｎのうち
上記所望の段数に対応する一致回路接続スイッチをＯＮ
する。これにより一致回路７に接続されるシフトレジス
タ５ａ〜５ｎの段数が可変される。
【００２２】実施例４．次に請求項４の発明に係る一実
施例の動作を図６に示すタイミングチャート図を参照し
て説明する。図５において、例えば４ビットのシフトレ
ジスタの場合、シフトレジスタ出力６ｂ，６ｃ（図示せ
ず）を隣接する一致回路接続スイッチ９ｂ，９ｃによっ
て機械的にＯＮして一致回路入力１０ｂ，１０ｃ（図示
せず）と接続することで、シフトレジスタの周期のうち
図６の区間ｂ，ｃにおける連続した入力信号Ｘが一致回
路７で論理判定される。但し、この例で一致回路７に接
続されていないシフトレジスタ５ａ，５ｄ（図示せず）
の出力６ａ，６ｄ（図示せず）に対応する一致回路入力
１０ａ，１０ｄ（図示せず）には論理「１」が入力され
ているものとする。なお、図６において、Ａ，Ｂ，Ｃ，
Ｄはシフトレジスタ５ａ，５ｂ，５ｃ，５ｄの各出力信
号である。
施例の動作を図６に示すタイミングチャート図を参照し
て説明する。図５において、例えば４ビットのシフトレ
ジスタの場合、シフトレジスタ出力６ｂ，６ｃ（図示せ
ず）を隣接する一致回路接続スイッチ９ｂ，９ｃによっ
て機械的にＯＮして一致回路入力１０ｂ，１０ｃ（図示
せず）と接続することで、シフトレジスタの周期のうち
図６の区間ｂ，ｃにおける連続した入力信号Ｘが一致回
路７で論理判定される。但し、この例で一致回路７に接
続されていないシフトレジスタ５ａ，５ｄ（図示せず）
の出力６ａ，６ｄ（図示せず）に対応する一致回路入力
１０ａ，１０ｄ（図示せず）には論理「１」が入力され
ているものとする。なお、図６において、Ａ，Ｂ，Ｃ，
Ｄはシフトレジスタ５ａ，５ｂ，５ｃ，５ｄの各出力信
号である。
【００２３】実施例５．次に請求項５の発明の一実施例
の動作を図７に示すタイミングチャート図を参照して説
明する。全体的な動作については図１の実施例の動作と
同様であるので説明を省略する。図５において、シフト
レジスタが例えば５ビットのシフトレジスタであった場
合、シフトレジスタ出力６ａ，６ｃ，６ｄを一致回路接
続スイッチ９ａ，９ｃ（図示せず），９ｄ（図示せず）
によって機械的にＯＮして一致回路入力１０ａ，１０
ｃ，１０ｄに接続することで、シフトレジスタの周期の
うち図７の区間ａと区間ｃ，ｄ（ｃ，ｄは連続区間）の
不連続な入力信号Ｘが一致回路７に入力され判定され
る。但し、この例では一致回路７に接続されていないシ
フトレジスタ出力６ｂ，６ｅ（図示せず）に対応する一
致回路入力１０ｂ，１０ｅ（図示せず）には論理「１」
が入力されているものとする。なお、図７において、
Ａ，Ｂ，Ｃ，Ｄ，Ｅはシフトレジスタ５ａ，５ｂ，５
ｃ，５ｄ，５ｅの各出力信号である。
の動作を図７に示すタイミングチャート図を参照して説
明する。全体的な動作については図１の実施例の動作と
同様であるので説明を省略する。図５において、シフト
レジスタが例えば５ビットのシフトレジスタであった場
合、シフトレジスタ出力６ａ，６ｃ，６ｄを一致回路接
続スイッチ９ａ，９ｃ（図示せず），９ｄ（図示せず）
によって機械的にＯＮして一致回路入力１０ａ，１０
ｃ，１０ｄに接続することで、シフトレジスタの周期の
うち図７の区間ａと区間ｃ，ｄ（ｃ，ｄは連続区間）の
不連続な入力信号Ｘが一致回路７に入力され判定され
る。但し、この例では一致回路７に接続されていないシ
フトレジスタ出力６ｂ，６ｅ（図示せず）に対応する一
致回路入力１０ｂ，１０ｅ（図示せず）には論理「１」
が入力されているものとする。なお、図７において、
Ａ，Ｂ，Ｃ，Ｄ，Ｅはシフトレジスタ５ａ，５ｂ，５
ｃ，５ｄ，５ｅの各出力信号である。
【００２４】以上説明したように実施例１によれば、シ
フトレジスタの出力の判定に回路構成の簡単な一致回路
を使用したことによりノイズ除去回路全体をコンパクト
にすることができる。
フトレジスタの出力の判定に回路構成の簡単な一致回路
を使用したことによりノイズ除去回路全体をコンパクト
にすることができる。
【００２５】実施例２によれば、シフトレジスタのシフ
トクロック信号に直接システムクロック信号を使用する
ことで、分周器が不用となり、実施例１より更にノイズ
除去回路全体をコンパクトにすることができる。
トクロック信号に直接システムクロック信号を使用する
ことで、分周器が不用となり、実施例１より更にノイズ
除去回路全体をコンパクトにすることができる。
【００２６】実施例３によれば、シフトレジスタの出力
と一致回路の入力の間に一致回路接続スイッチを取り付
けることで、シフトレジスタの段数を可変でき、必要に
応じたノイズ除去精度の向上が図れる。
と一致回路の入力の間に一致回路接続スイッチを取り付
けることで、シフトレジスタの段数を可変でき、必要に
応じたノイズ除去精度の向上が図れる。
【００２７】実施例４によれば、シフトレジスタの出力
と一致回路の入力の間に一致回路接続スイッチを取りつ
け、これを隣接するシフトレジスタごとに組合せ、同時
に切換えることでシフトレジスタの周期の特定区間にお
ける連続した入力信号の論理判定ができる。
と一致回路の入力の間に一致回路接続スイッチを取りつ
け、これを隣接するシフトレジスタごとに組合せ、同時
に切換えることでシフトレジスタの周期の特定区間にお
ける連続した入力信号の論理判定ができる。
【００２８】実施例５によれば、シフトレジスタの出力
と一致回路の入力の間に一致回路接続スイッチを取りつ
け、これを隣接しないシフトレジスタごとの組合せある
いは隣接するシフトレジスタと隣接しないシフトレジス
タごとの組合せで同時に切換えることで、シフトレジス
タの周期の特定区間における不連続した入力信号の論理
判定ができる。
と一致回路の入力の間に一致回路接続スイッチを取りつ
け、これを隣接しないシフトレジスタごとの組合せある
いは隣接するシフトレジスタと隣接しないシフトレジス
タごとの組合せで同時に切換えることで、シフトレジス
タの周期の特定区間における不連続した入力信号の論理
判定ができる。
【００２９】なお、上記各実施例におけるシフトレジス
タは例えばＤ型フリップフロップで構成されているの
で、この発明におけるシフトレジスタの概念はラッチ回
路も含む。
タは例えばＤ型フリップフロップで構成されているの
で、この発明におけるシフトレジスタの概念はラッチ回
路も含む。
【００３０】実施例６．なお、上記実施例２では、１つ
のシステムクロック信号の場合について説明したが、複
数段のシフトレジスタを構成する例えばＤ型フリップフ
ロップの前段と後段で別々のシステムクロック信号を使
用してもよく、この場合も上記実施例２と同様の効果を
奏する。
のシステムクロック信号の場合について説明したが、複
数段のシフトレジスタを構成する例えばＤ型フリップフ
ロップの前段と後段で別々のシステムクロック信号を使
用してもよく、この場合も上記実施例２と同様の効果を
奏する。
【００３１】実施例７．なお、上記実施例３，４，５で
は一致回路接続スイッチを機械的に接続する場合につい
て説明したが、外部トリガによるスイッチの切換やレジ
スタによる切換でもよく、この場合も上記実施例３，
４，５と同様の効果を奏する。
は一致回路接続スイッチを機械的に接続する場合につい
て説明したが、外部トリガによるスイッチの切換やレジ
スタによる切換でもよく、この場合も上記実施例３，
４，５と同様の効果を奏する。
【００３２】
【発明の効果】以上のように本発明によれば、複数段の
シフトレジスタの出力を受ける簡単な回路構成の一致回
路を設けて構成したので、従来の複雑な回路構成の多数
決回路を用いるよりも、回路全体を小さくでき、したが
って大きさの小さいマイクロコンピュータにも容易に本
ノイズ除去回路を組み込むことができるという効果が得
られる。
シフトレジスタの出力を受ける簡単な回路構成の一致回
路を設けて構成したので、従来の複雑な回路構成の多数
決回路を用いるよりも、回路全体を小さくでき、したが
って大きさの小さいマイクロコンピュータにも容易に本
ノイズ除去回路を組み込むことができるという効果が得
られる。
【００３３】また、シフトレジスタの段数を可変にする
レジスタ段数可変手段を設けたので、一致回路に接続さ
れるシフトレジスタの段数を変えることができ、したが
って必要に応じたノイズ除去精度の向上が図れるという
効果が得られる。
レジスタ段数可変手段を設けたので、一致回路に接続さ
れるシフトレジスタの段数を変えることができ、したが
って必要に応じたノイズ除去精度の向上が図れるという
効果が得られる。
【００３４】また、一致回路に接続されるシフトレジス
タ出力をレジスタ段数可変手段により切換えるようにし
たので、シフトレジスタの周期の特定区間の連続および
不連続の入力信号の論理判定が可能になるという効果が
得られる。
タ出力をレジスタ段数可変手段により切換えるようにし
たので、シフトレジスタの周期の特定区間の連続および
不連続の入力信号の論理判定が可能になるという効果が
得られる。
【図１】請求項１の発明の一実施例に係るノイズ除去回
路の要部構成を示すブロック図である。
路の要部構成を示すブロック図である。
【図２】図１の回路の動作を示すタイミングチャート図
である。
である。
【図３】請求項２の発明の一実施例に係るノイズ除去回
路の要部構成を示すブロック図である。
路の要部構成を示すブロック図である。
【図４】図３の回路の動作を示すタイミングチャート図
である。
である。
【図５】請求項３，４，５の発明の一実施例に係るノイ
ズ除去回路の要部構成を示すブロック図である。
ズ除去回路の要部構成を示すブロック図である。
【図６】請求項４の発明の一実施例の動作を示すタイミ
ングチャート図である。
ングチャート図である。
【図７】請求項５の発明の一実施例の動作を示すタイミ
ングチャート図である。
ングチャート図である。
【図８】従来のノイズ除去回路の要部構成を示すブロッ
ク図である。
ク図である。
【図９】この従来回路の動作を示すタイミングチャート
図である。
図である。
２ 分周器 ５ａ〜５ｎ シフトレジスタ ７ 一致回路 ９ａ〜９ｎ 一致回路接続スイッチ（レジスタ段数可変
手段）
手段）
Claims (5)
- 【請求項１】 入力されたシステムクロック信号を所定
周波数信号に分周する分周器と、この分周器で分周され
た信号をシフトクロック信号として入力信号を順次シフ
トしていく複数段のシフトレジスタと、上記複数段のシ
フトレジスタの出力信号のレベルがすべて一致したとき
のみ一致信号を上記入力信号のノイズ除去された信号と
して出力する一致回路とを備えたことを特徴とするノイ
ズ除去回路。 - 【請求項２】 入力されたシステムクロック信号で直接
同期を取り入力信号を順次シフトしていく複数段のシフ
トレジスタと、上記複数段のシフトレジスタの出力信号
のレベルがすべて一致したときのみ一致信号を上記入力
信号のノイズ除去された信号として出力する一致回路と
を備えたことを特徴とするノイズ除去回路。 - 【請求項３】 シフトクロック信号に同期して入力信号
を順次シフトしていく複数段のシフトレジスタと、上記
複数段のシフトレジスタの出力信号のレベルがすべて一
致したときのみ一致信号を上記入力信号のノイズ除去さ
れた信号として出力する一致回路と、上記シフトレジス
タと上記一致回路との間に接続され上記シフトレジスタ
の段数を可変にするレジスタ段数可変手段とを備えたこ
とを特徴とするノイズ除去回路。 - 【請求項４】 シフトクロック信号に同期して入力信号
を順次シフトしていく複数段のシフトレジスタと、上記
複数段のシフトレジスタの出力信号のレベルがすべて一
致したときのみ一致信号を上記入力信号のノイズ除去さ
れた信号として出力する一致回路と、上記複数段のシフ
トレジスタと上記一致回路との間に接続され上記シフト
レジスタの段数を可変にする複数のレジスタ段数可変手
段とを備え、上記複数のレジスタ段数可変手段のうち選
んだ隣接するレジスタ段数可変手段を作動させることに
より、連続した入力信号を論理判定することを特徴とす
るノイズ除去回路。 - 【請求項５】 シフトクロック信号に同期して入力信号
を順次シフトしていく複数段のシフトレジスタと、上記
複数段のシフトレジスタの出力信号のレベルがすべて一
致したときのみ一致信号を上記入力信号のノイズ除去さ
れた信号として出力する一致回路と、上記複数段のシフ
トレジスタと上記一致回路との間に接続され上記シフト
レジスタの段数を可変にする複数のレジスタ段数可変手
段とを備え、上記複数のレジスタ段数可変手段のうち選
んだ隣接しないレジスタ段数可変手段を作動させること
により、不連続した入力信号を論理判定することを特徴
とするノイズ除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3308369A JP2641822B2 (ja) | 1991-10-28 | 1991-10-28 | ノイズ除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3308369A JP2641822B2 (ja) | 1991-10-28 | 1991-10-28 | ノイズ除去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05120162A true JPH05120162A (ja) | 1993-05-18 |
| JP2641822B2 JP2641822B2 (ja) | 1997-08-20 |
Family
ID=17980241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3308369A Expired - Lifetime JP2641822B2 (ja) | 1991-10-28 | 1991-10-28 | ノイズ除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2641822B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008234569A (ja) * | 2007-03-23 | 2008-10-02 | Denso Corp | スレーブ装置のフィルタ回路 |
| JP2015049568A (ja) * | 2013-08-30 | 2015-03-16 | 京セラドキュメントソリューションズ株式会社 | ノイズ除去装置、通信装置、及びノイズ除去方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6335155U (ja) * | 1986-08-20 | 1988-03-07 | ||
| JPH0267441U (ja) * | 1988-11-02 | 1990-05-22 |
-
1991
- 1991-10-28 JP JP3308369A patent/JP2641822B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6335155U (ja) * | 1986-08-20 | 1988-03-07 | ||
| JPH0267441U (ja) * | 1988-11-02 | 1990-05-22 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008234569A (ja) * | 2007-03-23 | 2008-10-02 | Denso Corp | スレーブ装置のフィルタ回路 |
| JP2015049568A (ja) * | 2013-08-30 | 2015-03-16 | 京セラドキュメントソリューションズ株式会社 | ノイズ除去装置、通信装置、及びノイズ除去方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2641822B2 (ja) | 1997-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0784668A (ja) | データ同期システムおよびその方法 | |
| JPH06209246A (ja) | マルチプレクサ | |
| JPH0715302A (ja) | 可変遅延バッファ回路 | |
| CA1267731A (en) | Serial digital signal processing circuitry | |
| JPH05250140A (ja) | データ処理方式 | |
| US4876704A (en) | Logic integrated circuit for scan path system | |
| US5774080A (en) | Reduced transistor-count data storage and multiplexing system | |
| JPH07154214A (ja) | ディジタル信号処理回路 | |
| JPH05120162A (ja) | ノイズ除去回路 | |
| JPS58124325A (ja) | 可変遅延段数シフト・レジスタ | |
| JP2838924B2 (ja) | 部分乗数選択回路 | |
| JP3155026B2 (ja) | 累算器 | |
| JP2621205B2 (ja) | 分周回路 | |
| US5223832A (en) | Serial data transmission circuit | |
| GB2276474A (en) | Shift register with delay matching clock buffer | |
| JPH05268020A (ja) | クロック切換回路 | |
| US7043513B2 (en) | Clock balanced segmentation digital filter provided with optimun area of data path | |
| SU456269A1 (ru) | Датчик тактов | |
| JP2998647B2 (ja) | データ順次セレクト方式 | |
| JPH09147594A (ja) | シフトレジスタ回路 | |
| JPH05252039A (ja) | ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器 | |
| JPS61285523A (ja) | クロツク切換回路 | |
| JPH0668691A (ja) | シフトレジスタ回路 | |
| JPH1168858A (ja) | ノイズ除去装置 | |
| JPH06112812A (ja) | バイナリ・カウンタ |