JP2008234569A - スレーブ装置のフィルタ回路 - Google Patents
スレーブ装置のフィルタ回路 Download PDFInfo
- Publication number
- JP2008234569A JP2008234569A JP2007076876A JP2007076876A JP2008234569A JP 2008234569 A JP2008234569 A JP 2008234569A JP 2007076876 A JP2007076876 A JP 2007076876A JP 2007076876 A JP2007076876 A JP 2007076876A JP 2008234569 A JP2008234569 A JP 2008234569A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- data
- output
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】フィルタ回路10では、シフトレジスタのフリップフロップFF11,12の入力側に介在する制御ゲートAnd13,14をシリアルデータの通信速度に基づいてセレクタSelにより制御する。これにより、入力端子Data_Inに入力されたシリアルデータの通信速度が動的に変化しても、その時々の通信速度に合わせて、シフトレジスタによるシフト動作の遅延量(遅延期間)を動的に変化させるため、この遅延期間内に発生するノイズを一致ゲートAnd15により除去することができる。したがって、通信速度が動的に変化する通信環境においてもノイズ除去性能を向上させることができる。
【選択図】図2
Description
この発明に係るスレーブ装置のフィルタ回路(以下、単に「フィルタ回路」という。)の第1実施形態について図を参照して説明する。本実施形態では、セーフ・バイ・ワイヤ(SBW;Safe-by-Wire)に準拠した通信プロトコルに従ってデータ通信を行うマスタ装置(送信装置)に対するスレーブ装置(受信装置)に、本発明のフィルタ回路を適用した例として説明する。
次に、この発明に係るスレーブ装置のフィルタ回路(以下、単に「フィルタ回路」という。)の第2実施形態について図を参照して説明する。本実施形態では、セーフ・バイ・ワイヤ(SBW;Safe-by-Wire)に準拠した通信プロトコルに従ってデータ通信を行うマスタ装置(送信装置)に対するスレーブ装置(受信装置)に、本発明のフィルタ回路を適用した例として説明する。なお、セーフ・バイ・ワイヤの通信バスを流れる信号波形の例等については、図1を参照して既に説明しているので、ここではその説明を省略する。
And13、And14…制御ゲート
And15…一致ゲート
And26…一致ゲート(第1一致ゲート)
And27…一致ゲート(第2一致ゲート)
And28…一致ゲート(第3一致ゲート)
And29…一致ゲート(第4一致ゲート)
Cnt…カウンタ
CLK…クロック端子
Data_In…入力端子
Data_Out …出力端子
FF11…フリップフロップ(初段のフリップフロップ)
FF12…フリップフロップ(次段のフリップフロップ)
FF21…フリップフロップ(第1フリップフロップ)
FF22…フリップフロップ(第2フリップフロップ)
FF23…フリップフロップ(第3フリップフロップ)
FF24…フリップフロップ(第4フリップフロップ)
FF25…フリップフロップ(第5フリップフロップ)
Psc…プリスケーラ(分周器)
Sel…セレクタ
Claims (4)
- マスタ装置が通信速度を動的に変化させて送信するシリアルデータを受信するのに用いられるスレーブ装置のフィルタ回路であって、
複数のフリップフロップを直列に接続し初段のフリップフロップに入力されたシリアルデータを所定タイミングで次段のフリップフロップに順次出力するシフトレジスタと、
前記シフトレジスタの各フリップフロップから出力されるデータが全て一致する場合には当該データを受信データとして出力し得る一致ゲートと、
前記各フリップフロップの入力側に介在し、出力を許容する制御信号を受けた場合、入力されたデータを当該フリップフロップに出力する制御ゲートと、
前記シリアルデータの前記通信速度に基づいた波形区間内において所定周期で発生するカウンタパルスの数をカウントするカウンタと、
前記カウンタパルスの発生周期を2の累乗で分周しそれぞれの発生周期の分周パルスを出力可能な分周器と、
前記カウンタによりカウントされた前記カウンタパルスの数が、前記波形区間内でカウントすべき最小カウント数のn倍(nは1以上の整数)である場合には、前記分周器により2n−1で分周された前記分周パルスを選択し前記制御信号として出力するセレクタと、
を備えることを特徴とするスレーブ装置のフィルタ回路。 - 前記シリアルデータは、セーフ・バイ・ワイヤ(Safe-by-Wire)のための通信プロトコルによるL0レベルの信号であり、前記シフトレジスタは前記フリップフロップ2段で構成されていることを特徴とする請求項1記載のスレーブ装置のフィルタ回路。
- マスタ装置が通信速度を動的に変化させて送信するシリアルデータを受信するのに用いられるスレーブ装置のフィルタ回路であって、
m個(mは3以上の整数)のフリップフロップを直列に接続し初段のフリップフロップに入力されたシリアルデータを所定タイミングで次段のフリップフロップに順次出力するシフトレジスタと、
前記初段である第1フリップフロップおよびその次段の第2フリップフロップから出力されるデータが一致する場合、当該データを出力し得る第1一致ゲートと、
前記第1フリップフロップ〜第(m−1)フリップフロップに加えてその後段の第mフリップフロップから出力されるデータのいずれもが一致する場合、当該データを出力し得る第(m−1)一致ゲートと、
前記シリアルデータの前記通信速度に基づいた波形区間内において所定周期で発生するカウンタパルスの数をカウントするカウンタと、
前記カウンタによりカウントされた前記カウンタパルスの数が前記波形区間内でカウントすべき最小カウント数であるときには、前記第1一致ゲートから出力される前記データを受信データとして選択して出力し、前記最小カウント数の(m−1)倍である場合には、前記第(m−1)一致ゲートから出力される前記データを受信データとして選択して出力するセレクタと、
を備えることを特徴とするスレーブ装置のフィルタ回路。 - 前記シリアルデータは、セーフ・バイ・ワイヤ(Safe-by-Wire)のための通信プロトコルによるL0レベルの信号であり、前記シフトレジスタは、第1フリップフロップ〜第5フリップフロップの5(=m)個のフリップフロップからなり、
前記第1フリップフロップおよび前記第2フリップフロップから出力されるデータが一致する場合に当該データを出力する第1一致ゲートと、
前記第1フリップフロップ、前記第2フリップフロップおよび前記第3フリップフロップから出力されるデータが一致する場合に当該データを出力する第2一致ゲートと、
前記第1フリップフロップ、前記第2フリップフロップ、前記第3フリップフロップおよび前記第4フリップフロップから出力されるデータが一致する場合に当該データを出力する第3一致ゲートと、
前記第1フリップフロップ、前記第2フリップフロップ、前記第3フリップフロップ、前記第4フリップフロップおよび前記第5フリップフロップから出力されるデータが一致する場合に当該データを出力する第4一致ゲートと、
を備えることを特徴とする請求項3記載のスレーブ装置のフィルタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007076876A JP4826804B2 (ja) | 2007-03-23 | 2007-03-23 | スレーブ装置のフィルタ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007076876A JP4826804B2 (ja) | 2007-03-23 | 2007-03-23 | スレーブ装置のフィルタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008234569A true JP2008234569A (ja) | 2008-10-02 |
JP4826804B2 JP4826804B2 (ja) | 2011-11-30 |
Family
ID=39907234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007076876A Expired - Fee Related JP4826804B2 (ja) | 2007-03-23 | 2007-03-23 | スレーブ装置のフィルタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4826804B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019124569A (ja) * | 2018-01-16 | 2019-07-25 | 株式会社ミツトヨ | 測定装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6335155A (ja) * | 1986-07-29 | 1988-02-15 | Asmo Co Ltd | 電動機 |
JPH0267441A (ja) * | 1988-08-31 | 1990-03-07 | Fuji Heavy Ind Ltd | 空燃比学習制御装置 |
JPH05120162A (ja) * | 1991-10-28 | 1993-05-18 | Mitsubishi Electric Corp | ノイズ除去回路 |
JP2001060941A (ja) * | 1999-06-15 | 2001-03-06 | Sharp Corp | ビット同期回路 |
JP2007060235A (ja) * | 2005-08-24 | 2007-03-08 | Denso Corp | データサンプリング装置 |
-
2007
- 2007-03-23 JP JP2007076876A patent/JP4826804B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6335155A (ja) * | 1986-07-29 | 1988-02-15 | Asmo Co Ltd | 電動機 |
JPH0267441A (ja) * | 1988-08-31 | 1990-03-07 | Fuji Heavy Ind Ltd | 空燃比学習制御装置 |
JPH05120162A (ja) * | 1991-10-28 | 1993-05-18 | Mitsubishi Electric Corp | ノイズ除去回路 |
JP2001060941A (ja) * | 1999-06-15 | 2001-03-06 | Sharp Corp | ビット同期回路 |
JP2007060235A (ja) * | 2005-08-24 | 2007-03-08 | Denso Corp | データサンプリング装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019124569A (ja) * | 2018-01-16 | 2019-07-25 | 株式会社ミツトヨ | 測定装置 |
JP7018322B2 (ja) | 2018-01-16 | 2022-02-10 | 株式会社ミツトヨ | 測定装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4826804B2 (ja) | 2011-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6461018B2 (ja) | 状態周期ごとに状態を変えるとともにデータのレーン間スキューおよびデータ状態遷移グリッチに | |
KR100602585B1 (ko) | 반도체장치 | |
US7307558B1 (en) | Dual shift register data serializer | |
US7457323B2 (en) | Demultiplexer circuit | |
KR20040096779A (ko) | 직렬 및 병렬간 데이터 형식 변환기 | |
WO2015127282A1 (en) | Coexistence of legacy and next generation devices over a shared multi-mode bus | |
TW527785B (en) | Parallel in serial out circuit for use in data communication system | |
US8384568B2 (en) | Decoder circuit for down-sampling a differential manchester encoding | |
JP4111932B2 (ja) | クロック分周器とそのトリガ信号発生回路 | |
JP2006141017A (ja) | 第1のシステムから第2のシステムへデータを受け渡すための同期装置 | |
JP4826804B2 (ja) | スレーブ装置のフィルタ回路 | |
EP2163998B1 (en) | Cooperation circuit | |
US8811559B1 (en) | Timing recovery circuit and receiver circuit including the same | |
WO2016027329A1 (ja) | 分周回路及び半導体集積回路 | |
JP2006011704A (ja) | クロック切り替え回路 | |
JP2009206918A (ja) | 送信回路 | |
US20190007056A1 (en) | Frequency divider circuit, demultiplexer circuit, and semiconductor integrated circuit | |
EP4254804A3 (en) | Double data rate circuit and data generation method implementing precise duty cycle control | |
JP4666462B2 (ja) | カウンタ回路と、それを含む半導体装置 | |
JP2013105322A (ja) | データ転送システム、データ転送方法、受信回路、及び受信方法 | |
US8193953B1 (en) | Data width scaler circuitry | |
JP4542020B2 (ja) | 分周回路 | |
US10031547B2 (en) | CCIe receiver logic register write only with receiver clock | |
JP4945800B2 (ja) | デマルチプレクサ回路 | |
US6545617B1 (en) | Asynchronous serial data receiving device and asynchronous serial data transmitting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |