JP7018322B2

JP7018322B2 - 測定装置

Info

Publication number: JP7018322B2
Application number: JP2018004923A
Authority: JP
Inventors: 博和小林; 昌輝松下
Original assignee: Mitutoyo Corp
Current assignee: Mitutoyo Corp
Priority date: 2018-01-16
Filing date: 2018-01-16
Publication date: 2022-02-10
Anticipated expiration: 2038-01-16
Also published as: JP2019124569A

Description

本発明は、エンコーダを有する測定装置に関する。

スケールと受光素子との位置関係を特定することにより被測定物の位置や変位量を測定する測定装置として光学式エンコーダが知られている。特許文献１には、スケールに設けられたトラックを介して受けた光の強さに対応する光信号を出力する光学式エンコーダが開示されている。

特許第５９７６２７９号公報

光信号のオフセットや振幅を良好な状態にするために、ＣＰＵ（Central Processing Unit）が出力する制御データに基づいて光信号の波形を調整する必要がある。トラックを介して光を受ける受光部の近傍にＣＰＵを搭載すると、ＣＰＵが発する熱が受光部の特性に影響を及ぼすという問題が生じる。そこで、ＣＰＵと受光部とをケーブルで接続することにより、ＣＰＵと受光部との間の距離を大きくすることが考えられる。

しかしながら、ＣＰＵと受光部とをケーブルで接続すると、外来ノイズの影響により、ＣＰＵが出力する制御データにデータ誤りが発生してしまうという問題が生じてしまう。制御データにデータ誤りが発生すると、光信号の波形が乱れてしまい、光信号に基づく被測定物の位置の測定精度が低下してしまうという問題があった。

そこで、本発明はこれらの点に鑑みてなされたものであり、エンコーダを有する測定装置における位置の測定精度を向上させることを目的とする。

本発明の測定装置は、光を発する発光部と、前記発光部が発した光の少なくとも一部を通過させる、それぞれパターンが異なる複数のトラックを有するスケールと、前記複数のトラックのそれぞれを介して受けた光の強度に応じた光信号を出力する複数の受光素子を有する受光部と、前記複数の光信号の波形を調整する波形調整部と、前記波形調整部を制御するための制御データを受信する通信処理部と、を備える。

前記通信処理部は、前記制御データを受信する受信部と、前記受信部が受信した前記制御データを前記制御データの周期よりも短い周期のサンプリングクロックでサンプリングするサンプリング部と、前記サンプリングクロックにおける互いに隣接する複数の遷移タイミングで前記サンプリング部が前記制御データをサンプリングして得られる複数のサンプリング値が一致することを条件として、前記複数のサンプリングクロックの直前のサンプリングクロックでサンプリングして得られた第１サンプリング値と異なる第２サンプリング値を出力するデジタルフィルタ部と、を有する。

前記デジタルフィルタ部は、前記サンプリングクロックに同期して前記制御データを遅延させた複数の遅延信号を出力するシフトレジスタと、前記複数の遅延信号の値が一致している場合に、出力値を前記複数の遅延信号の値に変化させ、前記複数の遅延信号の値が一致していない場合に、出力値を前記複数の遅延信号の値に変化させない一致検出部と、を有してもよい。前記デジタルフィルタ部は、複数のクロックから前記サンプリングクロックを選択するクロック選択部をさらに有してもよい。

前記クロック選択部は、第１クロックと、前記第１クロックを分周した第２クロックとを含む前記複数のクロックから前記サンプリングクロックを選択してもよい。また、前記クロック選択部は、前記受信部を介して受信した前記制御データに基づいて、前記複数のクロックから前記サンプリングクロックを選択してもよい。

測定装置は、前記通信処理部が前記制御データを受信する第１モードと、前記通信処理部が前記複数の光信号を多重化したシリアル信号を送信する第２モードとを切り替える制御部をさらに有してもよい。

また、測定装置は、前記制御データを送信し、かつ前記シリアル信号に含まれる前記複数の光信号に基づいて前記スケールと前記受光部との位置関係を特定する位置特定部をさらに有してもよい。

前記位置特定部は、前記シリアル信号を取得するタイミングを示すクロックとして機能するクロック用データの周期よりも短い周期の第２サンプリングクロックで前記クロック用データをサンプリングする第２サンプリング部と、前記第２サンプリングクロックにおける互いに隣接する複数の遷移タイミングで前記第２サンプリング部が前記シリアル信号をサンプリングして得られる複数のサンプリング値が一致することを条件として、前記複数のサンプリングクロックの直前のサンプリングクロックでサンプリングして得られた第１サンプリング値と異なる第２サンプリング値を出力する第２デジタルフィルタ部と、を有してもよい。

本発明によれば、エンコーダを有する測定装置における位置の測定精度を向上させることができるという効果を奏する。

測定装置の構成を模式的に示す図である。信号生成部の構成を示す図である。信号生成部が出力するシリアル信号とクロックとのタイミング関係を示す図である。入力データにノイズが重畳された状態を示す図である。デジタルフィルタの一例であるデジタルフィルタの構成を示す図である。デジタルフィルタの動作について説明するための図である。第２実施形態に係るデジタルフィルタの構成を示す図である。第３実施形態に係るデジタルフィルタの構成を示す図である。

［測定装置Ｓの概要］
図１は、測定装置Ｓの構成を模式的に示す図である。測定装置Ｓは、インクリメンタル方式及びアブソリュート方式を用いて、被測定物の位置を測定するための装置である。インクリメンタル方式は、動作開始後に設定された初期位置に対するスケールの相対位置を連続して特定し続けることにより位置の測定を行う方式である。アブソリュート方式は、動作開始前から予め定められている測定基準位置に対するスケールの絶対位置を特定することにより位置の測定を行う方式である。

測定装置Ｓは、光源１と、レンズ２と、光学格子３と、スケール４と、受光ユニット５と、ケーブル６と、処理装置７とを備える。光源１、レンズ２、光学格子３、スケール４及び受光ユニット５は、位置検出エンコーダとして機能する。ケーブル６は、受光ユニット５が送信するシリアル信号を伝送する伝送路として機能する。処理装置７は、伝送路としてのケーブル６を介して、受光ユニット５を制御するための制御データを含むシリアル信号を送信する。また、処理装置７は、受光ユニット５から受信したシリアル信号に含まれる複数の光信号に基づいて、スケール４と受光ユニット５との位置関係を特定する位置特定部として機能する。

測定装置Ｓは、ケーブル６を介して処理装置７から送信されるシリアル信号にノイズが重畳された場合に、受光ユニット５がシリアル信号に含まれる制御データを誤認識しないように、受光ユニット５には、シリアル信号に重畳されたノイズを除去するためのデジタルフィルタが設けられている。デジタルフィルタの詳細については後述する。

［測定装置Ｓの構成］
光源１は、光を発する発光部として機能するデバイスであり、例えばＬＥＤ（Light Emitting Diode）である。光源１は、レンズ２に向けて光を発する向きに設けられている。

レンズ２は、光源１が発した光がスケール４の所定の領域を照明するように、光源１から入射した光の向きを変える。具体的には、レンズ２は、光源１が発した光が、スケール４に形成された複数のトラックを通過して受光ユニット５に到達するように、光源１が発した光を平行光線に変換する。レンズ２において平行光線に変換された光は、光学格子３に入射する。

光学格子３は、レンズ２を介して入射した光の照度を均一化させる。具体的には、光学格子３は、レンズ２から入射される平行光線の照度分布が、受光ユニット５内の光を検知する領域において均一になるようにする。なお、レンズ２から発せられる平行光線の照度分布が十分に均一である場合、測定装置Ｓに光学格子３が設けられていなくてもよい。

スケール４は、光源１が発した光の少なくとも一部を通過させる、それぞれパターンが異なる複数のトラックを有するパネルである。スケール４は、長手方向に、光を透過する領域と光を透過しない領域とが順次配置された第１トラック４１、第２トラック４２及び第３トラック４３を有する。スケール４は、第１トラック４１、第２トラック４２及び第３トラック４３において、光学格子３を介して入射した光を部分的に透過させて、受光ユニット５内の位置によって強度が異なる透過光を発生させる。

第１トラック４１及び第３トラック４３は、アブソリュート方式で被測定物の位置を特定するために用いられるアブソリュートスケールパターン（以下、ＡＢＳパターンという）である。第１トラック４１のパターンの周期は、第３トラック４３のパターンの周期と異なる。

第２トラック４２は、インクリメンタル方式で被測定物の位置を特定するために用いられるインクリメンタルスケールパターン（以下、ＩＮＣパターンという）である。第２トラック４２のパターンの周期は、第１トラック４１のパターンの周期及び第３トラック４３のパターンの周期よりも短い。

受光ユニット５は、受光部５１と、信号生成部５２と、通信部５３とを有する。
受光部５１は、第１トラック４１を通過した光に基づいて、それぞれ位相が異なる複数の第１光信号を出力する。受光部５１は、第２トラック４２を通過した光に基づいて、それぞれ位相が異なる複数の第２光信号を出力する。受光部５１は、第３トラック４３を通過した光に基づいて、それぞれ位相が異なる複数の第３光信号を出力する。

受光部５１は、それぞれ位相が異なる複数の光信号を出力するために、第１トラック４１、第２トラック４２及び第３トラック４３のそれぞれを介して受けた光の強度に応じた光信号を出力する複数の受光素子を有する。複数の受光素子は、例えば、光を電流に変換する光電素子である。

第１トラック４１を介して光を受ける複数の第１受光素子は、第１トラック４１に形成されたＡＢＳパターンの１周期内に４個の割合でスケール４の長手方向に配列されている。第２トラック４２を介して光を受ける複数の第２受光素子は、第２トラック４２に形成されたＩＮＣパターンの１周期内に４個の割合でスケール４の長手方向に配列されている。第３トラック４３を介して光を受ける複数の第３受光素子は、第３トラック４３に形成されたＡＢＳパターンの１周期内に４個の割合でスケール４の長手方向に配列されている。

スケール４に形成されたパターンの１周期内に４個の受光素子が入れてされているので、４個の受光素子は、それぞれ９０度ずつ位相が異なる４つの光信号を出力する。本明細書においては、それぞれ位相が異なる４つの光信号を、Ａ信号、ＡＢ信号、Ｂ信号及びＢＢ信号という。Ｂ信号は、Ａ信号に対して位相が９０度遅れている。ＡＢ信号は、Ａ信号に対して位相が１８０度遅れている。ＢＢ信号は、Ａ信号に対して位相が２７０度遅れている。

受光部５１は、第１トラック４１、第２トラック４２及び第３トラック４３のそれぞれに対応するＡ信号、ＡＢ信号、Ｂ信号及びＢＢ信号を生成する。すなわち、受光部５１は、第１トラック４１、第２トラック４２及び第３トラック４３のそれぞれを介して受けた光に基づいて１２の光信号を生成し、生成した光信号を信号生成部５２に入力する。

信号生成部５２は、受光部５１から入力された複数の光信号を時分割多重化してシリアル信号を生成する。信号生成部５２は、生成したシリアル信号を、ケーブル６を介して処理装置７に送信する。信号生成部５２の構成例の詳細については後述する。

通信部５３は、ケーブル６を介して処理装置７との間でクロック及び制御データを送受信する。通信部５３は、例えばＳＰＩ（Serial Peripheral Interface）に対応する通信用デバイスであり、処理装置７からクロックＳＫ及び入力データＤＩを受信し、処理装置７に対して出力データＤＯを送信する。
以下、信号生成部５２の詳細について説明する。

［信号生成部５２の構成］
図２は、信号生成部５２の構成を示す図である。信号生成部５２は、入力アンプ５２１と、信号選択部５２２と、出力アンプ５２３（５２３－１、５２３－２）と、ＤＡコンバータ５２４（５２４－１、５２４－２）と、制御部５２５とを有する。信号生成部５２は、例えばデジタル回路とアナログ回路とが混在した集積回路である。

入力アンプ５２１は、受光部５１から入力された光電流信号を電圧信号に変換する。図２に示す例において、信号生成部５２は、１２個の入力アンプ５２１を有する。なお、図２におけるＭ１ＡからＭ１ＢＢまでの信号は、第１トラック４１に対応するＡ信号、ＡＢ信号、Ｂ信号及びＢＢ信号である。同様に、Ｍ２ＡからＭ２ＢＢまでの信号及びＭ３ＡからＭ３ＢＢまでの信号は、それぞれ第２トラック４２及び第３トラック４３に対応するＡ信号、ＡＢ信号、Ｂ信号及びＢＢ信号である。

信号選択部５２２は、複数の光信号のうちの１つの光信号を選択信号として出力する。具体的には、信号選択部５２２は、複数の入力アンプ５２１のそれぞれの出力端子に一端が接続され、他端が出力アンプ５２３－１又は出力アンプ５２３－２のいずれかの入力端子に接続された複数のスイッチを有する。図２に示す例においては、Ａ信号及びＢ信号に対応するスイッチの他端は出力アンプ５２３－１に接続されており、ＡＢ信号及びＢＢ信号に対応するスイッチの他端は出力アンプ５２３－２に接続されている。

信号選択部５２２は、制御部５２５の制御に基づいて、同一の出力アンプ５２３に他端が接続されている複数のスイッチのうち一個のスイッチを導通状態とし、他のスイッチを非導通状態とすることができる。このようにすることで、信号選択部５２２は、複数のＡ信号及びＢ信号のうちの１つの光信号を出力アンプ５２３－１に入力し、複数のＡＢ信号及びＢＢ信号のうちの１つの光信号を出力アンプ５２３－２に入力することができる。

信号選択部５２２は、制御部５２５から入力される選択信号に基づいて、導通状態にするスイッチを選択する。選択信号は、信号選択部５２２が有するスイッチの数に対応するビット幅（例えば６ビット）のデータである。信号選択部５２２は、例えば選択信号の下位３ビットが０００、００１、０１０、０１１、１００、１０１の場合に、それぞれＭ１Ａ信号、Ｍ１Ｂ信号、Ｍ２Ａ信号、Ｍ２Ｂ信号、Ｍ３Ａ信号、Ｍ３Ｂ信号を出力アンプ５２３－１に入力するためのスイッチを導通状態にする。また、信号選択部５２２は、選択信号の上位３ビットが０００、００１、０１０、０１１、１００、１０１の場合に、それぞれＭ１ＡＢ信号、Ｍ１ＢＢ信号、Ｍ２ＡＢ信号、Ｍ２ＢＢ信号、Ｍ３ＡＢ信号、Ｍ３ＢＢ信号を出力アンプ５２３－１に入力するためのスイッチを導通状態にする。

出力アンプ５２３は、信号選択部５２２を介して入力された光信号の波形を調整する波形調整部として機能する。具体的には、出力アンプ５２３は、入力された光信号のオフセットを変化させたり、光信号を増幅させたりすることにより調整した後の光信号をケーブル６へと出力する。出力アンプ５２３は、処理装置７から制御データを受信した制御部５２５の制御に基づいて増幅率を多段階で切り替えることができる。出力アンプ５２３－１は、増幅後の光信号をＯＵＴ１端子から出力し、出力アンプ５２３－２は、増幅後の光信号をＯＵＴ２端子から出力する。

ＤＡコンバータ５２４は、制御部５２５の制御に基づいて、出力アンプ５２３が有する増幅器のオフセットキャンセル電圧を発生する。ＤＡコンバータ５２４は、例えば、増幅器のオフセット成分をキャンセルするためのオフセットキャンセル電圧を出力する。ＤＡコンバータ５２４－１は、出力アンプ５２３－１に入力されるオフセットキャンセル電圧を発生し、ＤＡコンバータ５２４－２は、出力アンプ５２３－２に入力されるオフセットキャンセル電圧を発生する。

制御部５２５は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、及びＲＡＭ（Random Access Memory）を有する。制御部５２５は、ＲＯＭに記憶されたプログラムを実行することにより、通信部５３と連携して通信処理部として機能する。制御部５２５は、通信部５３を介して、信号生成部５２の各部（例えば、出力アンプ５２３及びＤＡコンバータ５２４）を制御するための制御データを受信する。制御部５２５は、制御データに基づいて出力アンプ５２３及びＤＡコンバータ５２４を制御することで、光信号のオフセットを調整したり、光信号の振幅を調整したりする。

また、制御部５２５は、信号選択部５２２が出力アンプ５２３－１又は出力アンプ５２３－２に入力する１つの光信号を選択するための選択信号を生成する選択信号生成部として機能する回路を有する。制御部５２５は、ケーブル６を介して処理装置７から受信したクロックＳＫに同期して選択信号を生成する。

制御部５２５は、受光部５１から入力される複数の光信号の周期よりも短い周期で切り替わる選択信号を生成する。ここで、測定装置Ｓの仕様で規定されている最大変位速度でスケール４が移動した場合に生じる第２トラック４２に対応する光信号の周期をＴ１とする。また、光信号の多重数、すなわち、出力アンプ５２３－１又は出力アンプ５２３－２に入力される光信号の数をＭとする。この場合、制御部５２５が生成する選択信号の切り替わり時間間隔Ｔ２は、Ｔ２≦Ｔ１÷２÷Ｍとなるように設定されている。

上記の条件を満たすようにＴ２が設定されていることにより、複数の光信号のそれぞれは、各光信号の周波数の２倍以上の周波数（すなわち、ナイキスト周波数以上の周波数）でサンプリングされ、時分割多重化されたシリアル信号として処理装置７へと出力される。したがって、処理装置７は、シリアル信号に含まれている光信号に基づいて、受光部５１が出力した光信号を再生することができる。

図３は、信号生成部５２が出力するシリアル信号とクロックＳＫとのタイミング関係を示す図である。入力データＤＩは、処理装置７が出力するデータであり、信号生成部５２がシリアル信号を送信可能な期間を示すデータである。制御部５２５は、処理装置７がシリアル信号に含まれる複数の光信号を取得するタイミングを規定するタイミング信号を生成するタイミング信号生成部としても機能する。具体的には、制御部５２５は、入力データＤＩがロウレベルになったことを検出すると、処理装置７が光信号の取得に使用するタイミング信号として、クロックＳＫを時間ｔ_ｄだけ遅延させた出力データＤＯを生成し、生成した出力データＤＯを通信部５３に出力させる。

クロックＳＫの立ち下がりタイミングに同期して選択信号の値が切り替わることにより、クロックＳＫの立ち下がりタイミングに同期して、ＯＵＴ１端子から出力される第１シリアル信号であるＯＵＴ１信号が、順次Ｍ１Ａ信号、Ｍ１Ｂ信号、Ｍ２Ａ信号、Ｍ２Ｂ信号、Ｍ３Ａ信号及びＭ３Ｂ信号に切り替わっている。同様に、ＯＵＴ２端子から出力される第２シリアル信号であるＯＵＴ２信号が、順次Ｍ１ＡＢ信号、Ｍ１ＢＢ信号、Ｍ２ＡＢ信号、Ｍ２ＢＢ信号、Ｍ３ＡＢ信号及びＭ３ＢＢ信号に切り替わっている。ＯＵＴ１信号は第１位相の複数の光信号が時分割多重化されており、ＯＵＴ２信号は、第１位相と１８０度の位相差がある第２位相の複数の光信号が時分割多重化されている。

処理装置７は、ケーブル６を介して受信したＯＵＴ１信号に含まれている光信号を、出力データＤＯの立ち上がりタイミングで取得する。処理装置７は、例えば出力データＤＯの立ち上がりタイミングで割り込み処理を実行することにより、ＯＵＴ１信号及びＯＵＴ２信号を取得する。出力データＤＯは、クロックＳＫに対して時間ｔ_ｄだけ遅延しているので、ＯＵＴ１信号及びＯＵＴ２信号が変化しないタイミングで立ち上がる。したがって、処理装置７は、ＯＵＴ１信号及びＯＵＴ２信号の値が安定したタイミングで、ＯＵＴ１信号及びＯＵＴ２信号を取得することができるので、データ誤りが発生する確率が低い。

処理装置７は、ＯＵＴ１信号及びＯＵＴ２信号に含まれているＭ１Ａ信号、Ｍ１Ｂ信号、Ｍ１ＡＢ信号及びＭ１ＢＢ信号に基づいて、第１トラック４１に形成されているＡＢＳパターンの１周期内の位置を特定する。また、処理装置７は、ＯＵＴ１信号及びＯＵＴ２信号に含まれているＭ３Ａ信号、Ｍ３Ｂ信号、Ｍ３ＡＢ信号及びＭ３ＢＢ信号に基づいて、第３トラック４３に形成されているＡＢＳパターンの１周期内の位置を特定する。

そして、処理装置７は、特定した第１トラック４１に形成されているＡＢＳパターンの１周期内の位置、及び第３トラック４３に形成されているＡＢＳパターンの１周期内の位置の組合せに基づいて位相合成することで、スケール４に対する受光ユニット５の絶対位置を特定する。処理装置７は、ＯＵＴ１信号及びＯＵＴ２信号に含まれているＭ２Ａ信号、Ｍ２Ｂ信号、Ｍ２ＡＢ信号及びＭ２ＢＢ信号に基づいて、基準位置に対する相対位置をさらに特定してもよい。

［通信部５３の動作モード］
信号生成部５２は、通信部５３を介して処理装置７から受信する制御データに基づいて、通信部５３を介してシリアル信号として送信する光信号のオフセットや振幅を調整する。通信部５３は、処理装置７から送信されるクロックＳＫに同期して制御データを含む入力データＤＩを取得し、取得した入力データＤＩを制御部５２５に通知する。また、通信部５３は、クロックＳＫに同期して制御部５２５が生成した出力データＤＯを処理装置７に送信する。

制御部５２５は、制御データを受信する処理と出力データＤＯを送信する処理とを並行して実施することができるが、外部からの指示に基づいて、制御データを受信する動作モードと出力データＤＯを送信する動作モードとを切り替えてもよい。制御部５２５がこのように動作モードを切り替えることで、出力データＤＯを送信する処理を実行中の負荷を軽減できるので、ソフトウェアにより処理を実現しやすくなる。

［デジタルフィルタ５４の第１実施形態］
制御部５２５は、処理装置７から受信した入力データＤＩに重畳されたノイズの影響で制御データを誤認識しないように、入力データＤＩに重畳されたノイズを除去するデジタルフィルタ５４を有する。図４は、入力データＤＩにノイズが重畳された状態を示す図である。図４に示すように、クロックＳＫの立ち下がりタイミングにおいて入力データＤＩにノイズが重畳されると、制御部５２５は、制御データを誤認識するおそれがあるので、制御部５２５は、デジタルフィルタ５４によってノイズを除去する。

図５は、第１実施形態に係るデジタルフィルタ５４ａの構成を示す図である。デジタルフィルタ５４ａは、サンプリングクロックに同期して制御データを遅延させた複数の遅延信号を出力するシフトレジスタと、一致検出回路５４４とを有する。図５に示す例において、縦続接続された複数のフリップフロップ（フリップフロップ５４１，５４２，５４３）はシフトレジスタを構成し、通信部５３が受信した制御データを、制御データの周期よりも短い周期のサンプリングクロックであるクロックＳＣＬＫでサンプリングするサンプリング部として機能する。

フリップフロップ５４１には、入力データＤＩとクロックＳＣＬＫとが入力されている。フリップフロップ５４１は、クロックＳＣＬＫの立ち上がりタイミングにおける入力データＤＩをラッチして、ラッチしたデータをフリップフロップ５４２及び一致検出回路５４４に出力する。

フリップフロップ５４２には、フリップフロップ５４１から入力されたデータとクロックＳＣＬＫとが入力されている。フリップフロップ５４２は、クロックＳＣＬＫの立ち上がりタイミングにおけるデータをラッチして、ラッチしたデータをフリップフロップ５４３及び一致検出回路５４４に出力する。

同様に、フリップフロップ５４３には、フリップフロップ５４２から入力されたデータとクロックＳＣＬＫとが入力されている。フリップフロップ５４３は、クロックＳＣＬＫの立ち上がりタイミングにおけるデータをラッチして、ラッチしたデータを一致検出回路５４４に出力する。

一致検出回路５４４は、クロックＳＣＬＫにおける互いに隣接する複数の遷移タイミングでフリップフロップ５４１，５４２，５４３が制御データをサンプリングして得られる複数のサンプリング値が一致することを条件として、複数のサンプリングクロックの直前のサンプリングクロックでサンプリングして得られた第１サンプリング値と異なる第２サンプリング値を出力する。複数の遷移タイミングは、例えばクロックＳＣＬＫの立ち上がりタイミングである。

一致検出回路５４４は、フリップフロップ５４１，５４２，５４３のそれぞれが出力する複数の遅延信号の値が一致している場合に、出力値を複数の遅延信号の値に変化させる。また、一致検出回路５４４は、複数の遅延信号の値が一致していない場合に、出力値を複数の遅延信号の値に変化させないようにする。換言すると、フリップフロップ５４１、フリップフロップ５４２及びフリップフロップ５４３から入力された全てのデータが一致しているか否かを判定し、全てのデータが一致している場合に、一致した値を出力する。

図６は、図５に示したデジタルフィルタ５４ａの動作について説明するための図である。図６（ａ）は、入力データＤＩがロウレベル（論理値０）からハイレベル（論理値１）に変化した状態を示している。黒丸は、クロックＳＣＬＫにより入力データＤＩがサンプリングされるタイミングを示している。図６におけるクロックＳＣＬＫの周期はｔ_ｆである。

図６（ｂ）における実線は、図６（ａ）に示す入力データＤＩがデジタルフィルタ５４ａに入力された場合に一致検出回路５４４が出力するデータを示している。図６（ｂ）において破線で示す入力データＤＩに対して遅延したタイミングでロウレベルからハイレベルに変化している。

図６（ｃ）は、入力データＤＩにノイズが重畳された状態を示している。図６（ｄ）における実線は、図６（ｃ）に示す入力データＤＩがデジタルフィルタ５４ａに入力された場合に一致検出回路５４４が出力するデータを示している。図６（ｄ）に示すように、デジタルフィルタ５４ａが有するシフトレジスタにおける遅延時間よりも短い長さのノイズが除去されることが確認できる。
なお、図６においては、入力データＤＩがロウレベル（論理値０）からハイレベル（論理値１）に変化した状態を示したが、入力データＤＩがハイレベルからロウレベルに変化する場合にも、デジタルフィルタ５４ａは、同様にノイズを除去することができる。

［デジタルフィルタ５４の第２実施形態］
図７は、第２実施形態に係るデジタルフィルタ５４ｂの構成を示す図である。デジタルフィルタ５４ｂは、複数のクロックからサンプリングクロックとして用いるクロックを選択するクロック選択部５４５をさらに有する点で、図５に示したデジタルフィルタ５４ａと異なり、他の点で同じである。

クロック選択部５４５は、第１クロックと、第１クロックを分周した第２クロックとを含む複数のクロックからサンプリングクロックとして用いるクロックを選択する。図７に示す例において、クロック選択部５４５には、第１クロックとしてのクロックＳＣＬＫと、クロックＳＣＬＫを８分周した第２クロックと、クロックＳＣＬＫを１６分周した第３クロックと、クロックＳＣＬＫを３２分周した第４クロックとが入力されている。クロック選択部５４５は、例えば制御部５２５のＣＰＵの制御により、通信部５３を介して受信した制御データに基づいて、入力された複数のクロックから１つのクロックを選択し、選択したクロックをフリップフロップ５４１，５４２，５４３に入力する。

このように、デジタルフィルタ５４ｂがクロック選択部５４５を有することにより、デジタルフィルタ５４ｂにより除去可能なノイズの幅や遅延量を制御することが可能になる。例えば、処理装置７は、データ長が短い制御データを送信する必要がある場合、クロックＳＫの周波数を高くするとともに、クロックＳＫの周波数に連動して、より高い周波数のサンプリングクロックをクロック選択部５４５に選択させる。このようにすることで、データ長が短い制御データを送信する場合に、データ長に対して遅延量が大きくなり過ぎることを防止できる。

［デジタルフィルタ５４の第３実施形態］
図８は、第３実施形態に係るデジタルフィルタ５４ｃの構成を示す図である。デジタルフィルタ５４ｃは、図５に示したデジタルフィルタ５４ａにおけるフリップフロップ５４３を有しておらず、入力データＤＩがデジタルフィルタ５４ｃに入力されてから一致検出回路５４４に到達するまでの遅延量が小さい。デジタルフィルタ５４ｃの構成に、デジタルフィルタ５４ｂが有するクロック選択部５４５を設けてもよい。

また、デジタルフィルタ５４における遅延量が可変になっていてもよい。例えば、デジタルフィルタ５４は、入力段から一致検出回路５４４までのフリップフロップの数が調整可能になっており、処理装置７から送信される制御データに基づいてフリップフロップの数を切り替えてもよい。このようにすることで、デジタルフィルタ５４により除去可能なノイズの幅や遅延量を制御することが可能になる。

［変形例１］
以上の説明においては、受光ユニット５がデジタルフィルタ５４を有する場合を例示したが、処理装置７がデジタルフィルタを有してもよい。具体的には、位置特定部として機能する処理装置７は、図５に示したデジタルフィルタ５４ａ、図７に示したデジタルフィルタ５４ｂ、又は図８に示したデジタルフィルタ５４ｃと同等の構成のデジタルフィルタを有してもよい。

換言すると、処理装置７は、シリアル信号を取得するタイミングを示すクロック用データとして機能する出力データＤＯを、出力データＤＯの周期よりも短い周期の第２サンプリングクロックでサンプリングする第２サンプリング部を有する。また、処理装置７は、２サンプリングクロックにおける互いに隣接する複数の遷移タイミングで第２サンプリング部がシリアル信号をサンプリングして得られる複数のサンプリング値が一致することを条件として、複数のサンプリングクロックの直前のサンプリングクロックでサンプリングして得られた第１サンプリング値と異なる第２サンプリング値を出力する第２デジタルフィルタ部を有する。

この場合、処理装置７は、受光ユニット５が送信する出力データＤＯを第２サンプリングクロックでサンプリングすることにより、出力データＤＯに重畳されたノイズを除去することができる。このようにすることで、処理装置７は、複数の光信号が時分割多重化されたシリアル信号を受信した場合に、シリアル信号のサンプリングに用いる出力データＤＯにノイズが重畳されても、誤ったタイミングでシリアル信号を取り込まない。その結果、測定装置Ｓによる測定精度を向上させることが可能になる。

［変形例２］
以上の説明においては、測定装置Ｓがインクリメンタル方式及びアブソリュート方式の両方に対応している場合を例示したが、測定装置Ｓがインクリメンタル方式又はアブソリュート方式のいずれか一方のみを有していてもよい。

［変形例３］
以上の説明においては、受光ユニット５と位置特定部としての処理装置７との間の伝送路がケーブル６である場合を例示したが、伝送路はケーブル６に限定されない。受光ユニット５と処理装置７とが同一のプリント基板に設けられており、プリント基板に形成された導電パターンが伝送路として機能してもよい。

［変形例４］
以上の説明においては、デジタルフィルタ５４が電気回路により実現される場合を例示したが、デジタルフィルタ５４をソフトウェアで実現してもよい。例えば、制御部５２５が有するＣＰＵがメモリに記憶されたプログラムを実行することにより、上記のデジタルフィルタ５４ａ～５４ｃと同等に機能してもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、装置の分散・統合の具体的な実施の形態は、以上の実施の形態に限られず、その全部又は一部について、任意の単位で機能的又は物理的に分散・統合して構成することができる。また、複数の実施の形態の任意の組み合わせによって生じる新たな実施の形態も、本発明の実施の形態に含まれる。組み合わせによって生じる新たな実施の形態の効果は、もとの実施の形態の効果を合わせ持つ。

１光源
２レンズ
３光学格子
４スケール
５受光ユニット
６ケーブル
７処理装置
５１受光部
５２信号生成部
５３通信部
５４デジタルフィルタ
５２１入力アンプ
５２２信号選択部
５２３出力アンプ
５２４ＤＡコンバータ
５２５制御部
５４１、５４２、５４３フリップフロップ
５４４一致検出回路
５４５クロック選択部

Claims

光を発する発光部と、
前記発光部が発した光の少なくとも一部を通過させる、それぞれパターンが異なる複数のトラックを有するスケールと、
前記複数のトラックのそれぞれを介して受けた光の強度に応じた電流に変換された光電流信号を出力する複数の受光素子を有する受光部と、
複数の前記光電流信号に基づく複数の電気信号の波形を調整する波形調整部と、
前記波形調整部を制御するための制御データを受信する通信処理部と、
を備え、
前記通信処理部は、
前記制御データを受信する受信部と、
前記受信部が受信した前記制御データを前記制御データの周期よりも短い周期のサンプリングクロックでサンプリングするサンプリング部と、
前記サンプリングクロックにおける互いに隣接する複数の遷移タイミングで前記サンプリング部が前記制御データをサンプリングして得られる複数のサンプリング値が一致することを条件として、前記複数のサンプリングクロックの直前のサンプリングクロックでサンプリングして得られた第１サンプリング値と異なる第２サンプリング値を出力するデジタルフィルタ部と、
前記通信処理部が前記制御データを受信する第１モードと、前記通信処理部が前記複数の電気信号を多重化したシリアル信号を送信する第２モードとを切り替える制御部と、
を有する測定装置。
前記デジタルフィルタ部は、
前記サンプリングクロックに同期して前記制御データを遅延させた複数の遅延信号を出力するシフトレジスタと、
前記複数の遅延信号の値が一致している場合に、出力値を前記複数の遅延信号の値に変化させ、前記複数の遅延信号の値が一致していない場合に、出力値を前記複数の遅延信号の値に変化させない一致検出部と、
を有する、
請求項１に記載の測定装置。
前記デジタルフィルタ部は、複数のクロックから前記サンプリングクロックを選択するクロック選択部をさらに有する、
請求項１又は２に記載の測定装置。
前記クロック選択部は、第１クロックと、前記第１クロックを分周した第２クロックとを含む前記複数のクロックから前記サンプリングクロックを選択する、
請求項３に記載の測定装置。
前記クロック選択部は、前記受信部を介して受信した前記制御データに基づいて、前記複数のクロックから前記サンプリングクロックを選択する、
請求項３又は４に記載の測定装置。
前記制御データを送信し、かつ前記シリアル信号に含まれる前記複数の電気信号に基づいて前記スケールと前記受光部との位置関係を特定する位置特定部をさらに有する、
請求項１から５のいずれか一項に記載の測定装置。
前記位置特定部は、前記シリアル信号を取得するタイミングを示すクロックとして機能するクロック用データの周期よりも短い周期の第２サンプリングクロックで前記クロック用データをサンプリングする第２サンプリング部と、
前記第２サンプリングクロックにおける互いに隣接する複数の遷移タイミングで前記第２サンプリング部が前記シリアル信号をサンプリングして得られる複数のサンプリング値が一致することを条件として、前記複数のサンプリングクロックの直前のサンプリングクロックでサンプリングして得られた第１サンプリング値と異なる第２サンプリング値を出力する第２デジタルフィルタ部と、
を有する、
請求項６に記載の測定装置。