CN112769536B - 一种基于误码率检测的多通道数字信号同步方法及系统 - Google Patents

一种基于误码率检测的多通道数字信号同步方法及系统 Download PDF

Info

Publication number
CN112769536B
CN112769536B CN202011596437.8A CN202011596437A CN112769536B CN 112769536 B CN112769536 B CN 112769536B CN 202011596437 A CN202011596437 A CN 202011596437A CN 112769536 B CN112769536 B CN 112769536B
Authority
CN
China
Prior art keywords
channel
time delay
error rate
synchronization
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011596437.8A
Other languages
English (en)
Other versions
CN112769536A (zh
Inventor
熊枭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Banfu Photoelectric Technology Co ltd
Original Assignee
Suzhou Banfu Photoelectric Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Banfu Photoelectric Technology Co ltd filed Critical Suzhou Banfu Photoelectric Technology Co ltd
Priority to CN202011596437.8A priority Critical patent/CN112769536B/zh
Publication of CN112769536A publication Critical patent/CN112769536A/zh
Application granted granted Critical
Publication of CN112769536B publication Critical patent/CN112769536B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种基于误码率检测的多通道数字信号同步方法及系统，涉及多通道数字信号同步技术领域，包括于所有通道的输入侧设置伪随机码发生器，于所有通道上分别设置可调时间延迟线。将任意一条通道设为参考通道，除参考通道外的其他通道设为调整通道，对每个调整通道分别进行与参考通道的时间同步。进行时间同步时，通过伪随机码发生器向调整通道输入伪随机码后，对调整通道上的可调时间延迟线进行时间延迟值扫描并记录该调整通道和参考通道合路后的输出信号的误码率，误码率最小时该调整通道与参考通道实现时间同步。本发明不依赖于采用高速ADC，采用闭环测量控制措施，从精细时间同步的目的出发，同步精度高，同步成本低。

Description

一种基于误码率检测的多通道数字信号同步方法及系统
技术领域
本发明涉及多通道数字信号同步技术领域，具体涉及一种基于误码率检测的多通道数字信号同步方法及系统。
背景技术
随着现代通信技术的发展，数字信号的数据率随着通信速率的提高不断增加。在很多应用场景下，多路数字信号具有较为严格的同步关系。例如在无线通信以及光通信领域中，相干通信的同相通道(I路)和正交通道(Q路)的数字信号之间的时间偏差需要控制到较小范围内。对于高速率(例如10Gbps及以上)的数字信号，产生和传输路径中的元器件特性差异以及路径差异，会严重影响到多通道数字信号相互之间的时间偏差。因此，多通道数字信号同步问题也随之产生，找到一种能在高速率的情况下精确实现多通道数字信号同步的方案成为当务之急。
目前，多通道数字信号一般由现场可编程门阵列(FPGA)、专用集成电路(ASIC)等芯片产生，而在FPGA、ASIC等芯片的内部，由于各个引脚对应的绑定线长度、封装基板走线距离等方面各不一致，因此在芯片层级上，已经存在时间偏差。在信号从芯片引脚输出后，在印制电路板(PCB)上的走线距离，以及传输线上的传输距离均不尽一致。以上多种因素叠加，就带来了多通道数字信号之间的时间偏差。对于高速率数字信号而言，细微的时间延迟偏差，对应到信号相位上，会影响巨大。因此，单靠采取传输线等长等的被动措施不足以保证信号的同步，从而需要采取闭环测量和控制的外部措施来保证多通道数字信号的同步。
在闭环测量控制过程中，需要测量多通道数字信号是否同步，一般容易想到的是使用多个已同步的具有同等速率或更高速率的模数转换器(Analog to digitalconverter，ADC)来对多通道信号进行采样和测量，但由于高速率ADC的成本较高，而且同等速率的ADC也只是能够测量出码元级偏差，并不能纠正更精细的时间偏差，所以此方案成本较高且效果不佳。
综上所述，目前亟需一种数字信号同步方法，解决多通道数字信号的同步问题。
发明内容
针对现有技术中存在的问题，本发明的目的在于提供一种基于误码率检测的多通道数字信号同步方法及系统，不依赖于采用高速ADC，并采用闭环测量控制措施，从精细时间同步的目的出发，解决现有技术中同步精度不够、同步成本较高的问题。
为达到以上目的，一方面，采取的技术方案是：
一种基于误码率检测的多通道数字信号同步方法，包括：
于所有通道的输入侧设置伪随机码发生器，并于所有通道上分别设置可调时间延迟线；
将任意一条通道设为参考通道，除参考通道外的其他通道设为调整通道，对每个调整通道分别进行与参考通道的时间同步直至所有通道实现数字信号同步；
进行时间同步时，通过伪随机码发生器向调整通道输入伪随机码后，对调整通道上的可调时间延迟线进行时间延迟值扫描并记录该调整通道和参考通道合路后的输出信号的误码率，误码率最小时该调整通道与参考通道实现时间同步。
优选的，利用可调时间延迟线对调整通道进行时间同步时，将参考通道的时间延迟值设为预设时间延迟范围的中值；
参考通道的最佳时间延迟值为预设时间延迟范围的中值。
优选的，利用可调时间延迟线对调整通道进行时间同步时，将除参考通道和当前进行时间同步的调整通道外的其他所有调整通道的输出设为固定值。
优选的，利用可调时间延迟线对调整通道进行时间同步时，对调整通道的可调时间延迟线的时间延迟值以最小可调时间步进在预设时间延迟范围内扫描，扫描过程中，采集并记录该调整通道和参考通道合路后的输出信号的误码率，误码率最小时的时间延迟值为该调整通道的可调时间延迟线的最佳时间延迟值，将该调整通道的可调时间延迟线设定为最佳时间延迟值后，该调整通道与参考通道实现时间同步。
优选的，所述基于误码率检测的多通道数字信号同步方法还包括：
于所有通道上分别预设开关组件；
在进行时间延迟时，通过开关组件将调整通道和参考通道的输入切换为伪随机码，将调整通道和参考通道的输出切换为对应伪随机码的数字信号；
在完成时间延迟后，通过开关组件将调整通道和参考通道的输入切换为用户数据，将调整通道和参考通道的输出切换为对应用户数据的数字信号。
另一方面，采取的技术方案是：
一种基于误码率检测的多通道数字信号同步系统，任意一条通道被设置为参考通道，除参考通道外的其他通道被设为调整通道；所述系统还包括：
伪随机码发生器，设置于每条通道的输入侧，用于向调整通道输入伪随机码；
可调时间延迟线，设置于每条通道，用于对所在调整通道进行时间延迟值扫描，实现所在调整通道与参考通道的时间同步；
其中，时间同步的标准为：所在调整通道和参考通道合路后的输出信号的误码率最小。
优选的，所述基于误码率检测的多通道数字信号同步系统还包括：
同步算法模块，其连接所有通道上的可调时间延迟线，用于控制可调时间延迟线实现相应调整通道和参考通道的时间同步。
优选的，所述基于误码率检测的多通道数字信号同步系统还包括：
多个数据选择开关，每个通道上均设置一数据选择开关，其均位于可调时间延迟线的输入侧，用于在进行时间同步时将所有可调时间延迟线的输入切换为伪随机码，以及在完成时间同步后将所有可调时间延迟线的输入切换为用户数据；
多个数字信号开关，每个通道上均设置一数字信号开关，其均位于可调时间延迟线的输出侧，用于在时间同步时将所有可调时间延迟线的输出切换为对应伪随机码的数字信号，以及在完成时间同步后将所有可调时间延迟线的输出切换为对应用户数据的数字信号；
所述同步算法模块还连接所有通道上的数据选择开关和数字信号开关，用于控制数据选择开关和数字信号开关的切换。
优选的，所述基于误码率检测的多通道数字信号同步系统还包括：
信号合路器，其连接所有通道的输出侧，用于在对每个调整通道进行时间同步时，将该调整通道和参考通道进行合路处理；
误码率检测器，其连接信号合路器，用于在对每个调整通道进行时间同步时，采集并检测该调整通道和参考通道合路后的输出信号的误码率；
所述同步算法模块还连接信号合路器和误码率检测器，用于控制信号合路器和误码率检测器实现调整通道和参考通道合路后的输出信号的误码率检测。
优选的，误码率检测器还用于将调整通道和参考通道合路后的输出信号的误码率反馈给同步算法模块以进行同步效果检测。
上述技术方案具有如下有益效果：
在同步系统中使用伪随机发生器作为同步数据源，利用伪随机码的周期特性，采用信号合路器和误码率检测器对两个通道的数字信号的合路信号进行误码率检测，不依赖于采用高速ADC，并采用闭环测量控制措施，解决了现有技术中同步精度不够、同步成本较高的问题。
通过将误码率反馈给同步算法模块，可以对多通道数字信号是否达到同步进行判断，从而进一步节省系统成本。
附图说明
图1为本发明实施例中，调整通道的时间同步方法流程图。
图2为本发明实施例中，一种基于误码率检测的多通道数字信号同步系统结构图。
附图标记：
101-同步算法模块；102-伪随机码发生器；103-数据选择开关；104-可调时间延迟线；105-数字信号开关；106-信号合路器；107-误码率检测器。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
以下结合附图及实施例对本发明作进一步详细说明。
本发明提供一种基于误码率检测的多通道数字信号同步方法及系统，适用于多通道信号传输系统，每个通道上均设有可调时间延迟线104，于所有通道的输入侧设置伪随机码发生器，外部输入的信号经每条通道上的可调时间延迟线104进行时间同步后输出。
在进行用户数据同步传输前，首先对同步系统进行时间同步调试。同步调试时，将任意一条通道设为参考通道1，除参考通道外的其他通道设为调整通道n(2≤n≤N，N为同步系统的全部通道数，n、N均为正整数)，对每个调整通道n均进行与参考通道1的时间同步直至该调整通道n和参考通道1实现信号同步，当所有调整通道n均和参考通道1实现信号同步后，同步系统的所有通道N实现信号同步。
进行时间同步时，对调整通道n上的可调时间延迟线104进行时间延迟值扫描并记录该调整通道n和参考通道1合路后的输出信号的误码率，误码率最佳小时该调整通道n与参考通道1实现时间同步。如图1所示，针对任意一个调整通道的时间同步方法具体包括以下步骤：
步骤a1、设置参考通道1的可调时间延迟线104的时间延迟值tm＝Tnorm，其中，Tnorm为预设时间延迟范围Tmin至Tmax的中值，则参考通道1的最佳时间延迟值topt(1)＝Tnorm。
步骤a2、设置调整通道n的可调时间延迟线104的初始时间延迟值t＝Tmin，对调整通道n的可调时间延迟线104的时间延迟值以最小可调时间步进Tstep在预设时间延迟范围Tmin至Tmax内扫描。
步骤a3、扫描时采集并记录参考通道1和该调整通道n合路后的输出信号的误码率E(n,t)，对于特定的调整通道n，E(n,t)为一维数组，在该数组中查找出最小值Emin(n)，该最小误码率Emin(n)对应的时间延迟值t即为最佳时间延迟值topt(n)。将该调整通道n的可调时间延迟线104设定为最佳时间延迟值topt(n)，该调整通道n和参考通道1实现时间同步。步骤a2和a3同时进行。
利用可调时间延迟线对调整通道n进行时间同步时，参考通道1和当前进行时间同步的调整通道n的输出始终是对应伪随机码的数字信号。除参考通道1和当前进行时间同步的调整通道n外的其他所有调整通道的输出设为固定值。
当所有调整通道n均与参考通道1达到时间同步，则所有N个通道达到时间同步，同步算法模块101将控制所有可调时间延迟线104保持在最佳时间延迟值topt。
较佳的实施例中，所述基于误码率检测的多通道数字信号同步方法还包括：
于所有通道上分别预设开关组件。
在进行时间延迟时，通过开关组件将调整通道n和参考通道1的输入切换为伪随机码，将调整通道n和参考通道1的输出切换为对应伪随机码的数字信号。
在完成时间延迟后，通过开关组件将调整通道n和参考通道1的输入切换为用户数据，将调整通道n和参考通道1的输出切换为对应用户数据的数字信号。
综上所述，基于误码率检测的多通道数字信号同步方法在同步系统中使用伪随机发生器作为同步数据源，利用伪随机码的周期特性，采用信号合路器和误码率检测器对两个通道的数字信号的合路信号进行误码率检测，不依赖于采用高速ADC，并采用闭环测量控制措施，解决了现有技术中同步精度不够、同步成本较高的问题。
通过将误码率反馈给同步算法模块，可以对多通道数字信号是否达到同步进行判断，从而进一步节省系统成本。
如图2所示，本发明还提供一种基于误码率检测的多通道数字信号同步系统，包括多条通道，所有通道上分别设置可调时间延迟线104，所有通道的输入侧分别设置伪随机码发生器102，伪随机码发生器102的数量可以是一个，通过该伪随机码发生器102连接所有通道。伪随机码发生器102产生具有周期性的伪随机码数据。
任意一条通道被设置为参考通道1，除参考通道1外的其他通道被设为调整通道n。
可调时间延迟线104，用于对所在调整通道n进行时间延迟值扫描，实现所在调整通道n与参考通道1的时间同步；
其中，时间同步的标准为：所在调整通道n和参考通道1合路后的输出信号的误码率最小。
同步算法模块101，其连接所有通道上的可调时间延迟线104，用于控制可调时间延迟线104实现相应调整通道n和参考通道1的时间同步。
较佳的实施例中，所述基于误码率检测的多通道数字信号同步系统还包括：
多个数据选择开关103，每个通道上均设置一数据选择开关103，其均位于可调时间延迟线104的输入侧，用于在进行时间同步时将所有可调时间延迟线104的输入切换为伪随机码，以及在完成时间同步后将所有可调时间延迟线104的输入切换为用户数据。
多个数字信号开关105，每个通道上均设置一数字信号开关105，其均位于可调时间延迟线104的输出侧，用于在时间同步时将所有可调时间延迟线104的输出切换为对应伪随机码的数字信号，以及在完成时间同步后将所有可调时间延迟线104的输出切换为对应用户数据的数字信号(即用户信号)。
每个通道上的数据选择开关103和数字信号开关105构成一组开关组件。
所述同步算法模块101还连接所有通道上的数据选择开关103和数字信号开关105，用于控制数据选择开关103和数字信号开关105的切换。
多通道信号同步系统完成时间同步后，则N个通道就达到精确同步。实现精确同步后，同步算法模块108控制数字选择开关和数字信号开关104切回正常工作模式，可以正常接收用户数据和输出用户信号。
较佳的实施例中，所述基于误码率检测的多通道数字信号同步系统还包括：
信号合路器106，其连接所有通道的输出侧，用于在对每个调整通道n进行时间同步时，将该调整通道n和参考通道1进行合路处理。
误码率检测器107，其连接信号合路器106，用于在对每个调整通道n进行时间同步时，采集并检测该调整通道n和参考通道1合路后的输出信号的误码率。
所述同步算法模块101还连接信号合路器106和误码率检测器107，用于控制信号合路器106和误码率检测器107实现调整通道n和参考通道1合路后的输出信号的误码率检测。
较佳的实施例中，误码率检测器107还用于将调整通道n和参考通道1合路后的输出信号的误码率反馈给同步算法模块101以进行同步效果检测。
可调时间延迟线104受同步算法模块101控制，用于执行对数字信号的可调节时间延迟操作。在同步过程中，伪随机码发生器102产生的伪随机码数据，经过数据选择开关103后，发送至可调时间延迟线104，经过时间延迟后，由数字信号开关105切换到信号合路器106，不同通道的数字信号经过合路后送到误码率检测器107，误码率检测器107检测出误码率，并反馈回同步算法模块101，用于同步效果检测。
本发明实施例，在同步系统中使用伪随机发生器102作为同步数据源，利用伪随机码的周期特性，采用信号合路器106和误码率检测器107对两个通道的数字信号的合路信号进行误码率检测，可以对多通道数字信号是否达到同步进行判断，从而节省了系统成本。
在同步过程执行完成后，同步算法模块101控制数据选择开关103的输出切换为用户数据，同时控制数字信号开关105将数字信号切换至用户信号输出端。此后进入正常工作模式，可以正常接收用户数据和输出用户信号。
本发明不局限于上述实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围之内。

Claims (10)

1.一种基于误码率检测的多通道数字信号同步方法，其特征在于，所述方法包括：
于所有通道的输入侧设置伪随机码发生器，并于所有通道上分别设置可调时间延迟线；
将任意一条通道设为参考通道，除参考通道外的其他通道设为调整通道，对每个调整通道分别进行与参考通道的时间同步直至所有通道实现数字信号同步；
进行时间同步时，通过伪随机码发生器向调整通道输入伪随机码后，对调整通道上的可调时间延迟线进行时间延迟值扫描，记录该调整通道和参考通道合路后的输出信号的误码率，误码率最小时该调整通道与参考通道实现时间同步。
2.如权利要求1所述的基于误码率检测的多通道数字信号同步方法，其特征在于，利用可调时间延迟线对调整通道进行时间同步时，将参考通道的时间延迟值设为预设时间延迟范围的中值；
参考通道的最佳时间延迟值为预设时间延迟范围的中值。
3.如权利要求1所述的基于误码率检测的多通道数字信号同步方法，其特征在于，利用可调时间延迟线对调整通道进行时间同步时，将除参考通道和当前进行时间同步的调整通道外的其他所有调整通道的输出设为固定值。
4.如权利要求1所述的基于误码率检测的多通道数字信号同步方法，其特征在于，利用可调时间延迟线对调整通道进行时间同步时，对调整通道的可调时间延迟线的时间延迟值以最小可调时间步进在预设时间延迟范围内扫描，扫描过程中，采集并记录该调整通道和参考通道合路后的输出信号的误码率，误码率最小时的时间延迟值为该调整通道的可调时间延迟线的最佳时间延迟值，将该调整通道的可调时间延迟线设定为最佳时间延迟值后，该调整通道与参考通道实现时间同步。
5.如权利要求1所述的基于误码率检测的多通道数字信号同步方法，其特征在于，所述基于误码率检测的多通道数字信号同步方法还包括：
于所有通道上分别预设开关组件；
在进行时间延迟时，通过开关组件将调整通道和参考通道的输入切换为伪随机码，将调整通道和参考通道的输出切换为对应伪随机码的数字信号；
在完成时间延迟后，通过开关组件将调整通道和参考通道的输入切换为用户数据，将调整通道和参考通道的输出切换为对应用户数据的数字信号。
6.一种基于误码率检测的多通道数字信号同步系统，包括多条通道，其特征在于，任意一条通道被设置为参考通道，除参考通道外的其他通道被设为调整通道；所述系统还包括：
伪随机码发生器，设置于每条通道的输入侧，用于向调整通道输入伪随机码；
可调时间延迟线，设置于每条通道，用于对所在调整通道进行时间延迟值扫描，实现所在调整通道与参考通道的时间同步；
其中，时间同步的标准为：所在调整通道和参考通道合路后的输出信号的误码率最小。
7.如权利要求6所述的基于误码率检测的多通道数字信号同步系统，其特征在于，所述基于误码率检测的多通道数字信号同步系统还包括：
同步算法模块，其连接所有通道上的可调时间延迟线，用于控制可调时间延迟线实现相应调整通道和参考通道的时间同步。
8.如权利要求7所述的基于误码率检测的多通道数字信号同步系统，其特征在于，所述基于误码率检测的多通道数字信号同步系统还包括：
多个数据选择开关，每个通道上均设置一数据选择开关，其均位于可调时间延迟线的输入侧，用于在进行时间同步时将所有可调时间延迟线的输入切换为伪随机码，以及在完成时间同步后将所有可调时间延迟线的输入切换为用户数据；
多个数字信号开关，每个通道上均设置一数字信号开关，其均位于可调时间延迟线的输出侧，用于在时间同步时将所有可调时间延迟线的输出切换为对应伪随机码的数字信号，以及在完成时间同步后将所有可调时间延迟线的输出切换为对应用户数据的数字信号；
所述同步算法模块还连接所有通道上的数据选择开关和数字信号开关，用于控制数据选择开关和数字信号开关的切换。
9.如权利要求8所述的基于误码率检测的多通道数字信号同步系统，其特征在于，所述基于误码率检测的多通道数字信号同步系统还包括：
信号合路器，其连接所有通道的输出侧，用于在对每个调整通道进行时间同步时，将该调整通道和参考通道进行合路处理；
误码率检测器，其连接信号合路器，用于在对每个调整通道进行时间同步时，采集并检测该调整通道和参考通道合路后的输出信号的误码率；
所述同步算法模块还连接信号合路器和误码率检测器，用于控制信号合路器和误码率检测器实现调整通道和参考通道合路后的输出信号的误码率检测。
10.如权利要求9所述的基于误码率检测的多通道数字信号同步系统，其特征在于，误码率检测器还用于将调整通道和参考通道合路后的输出信号的误码率反馈给同步算法模块以进行同步效果检测。
CN202011596437.8A 2020-12-29 2020-12-29 一种基于误码率检测的多通道数字信号同步方法及系统 Active CN112769536B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011596437.8A CN112769536B (zh) 2020-12-29 2020-12-29 一种基于误码率检测的多通道数字信号同步方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011596437.8A CN112769536B (zh) 2020-12-29 2020-12-29 一种基于误码率检测的多通道数字信号同步方法及系统

Publications (2)

Publication Number Publication Date
CN112769536A CN112769536A (zh) 2021-05-07
CN112769536B true CN112769536B (zh) 2022-06-03

Family

ID=75696980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011596437.8A Active CN112769536B (zh) 2020-12-29 2020-12-29 一种基于误码率检测的多通道数字信号同步方法及系统

Country Status (1)

Country Link
CN (1) CN112769536B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117220832B (zh) * 2023-11-07 2024-03-15 苏州联讯仪器股份有限公司 一种误码插入方法、装置、系统及计算机存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738935B1 (en) * 2000-02-07 2004-05-18 3Com Corporation Coding sublayer for multi-channel media with error correction
CN102820964A (zh) * 2012-07-12 2012-12-12 武汉滨湖电子有限责任公司 一种基于系统同步与参考通道的多通道数据对齐的方法
CN106844864A (zh) * 2016-12-23 2017-06-13 西安空间无线电技术研究所 一种基于相位自同步技术的多路时钟调节方法
CN107465441A (zh) * 2017-07-13 2017-12-12 南京理工大学 一种多通道信号同步与分集合并装置及方法
CN107863967A (zh) * 2017-11-15 2018-03-30 中国电子科技集团公司第四十研究所 一种多通道同步输出校准装置及方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6738935B1 (en) * 2000-02-07 2004-05-18 3Com Corporation Coding sublayer for multi-channel media with error correction
CN102820964A (zh) * 2012-07-12 2012-12-12 武汉滨湖电子有限责任公司 一种基于系统同步与参考通道的多通道数据对齐的方法
CN106844864A (zh) * 2016-12-23 2017-06-13 西安空间无线电技术研究所 一种基于相位自同步技术的多路时钟调节方法
CN107465441A (zh) * 2017-07-13 2017-12-12 南京理工大学 一种多通道信号同步与分集合并装置及方法
CN107863967A (zh) * 2017-11-15 2018-03-30 中国电子科技集团公司第四十研究所 一种多通道同步输出校准装置及方法

Also Published As

Publication number Publication date
CN112769536A (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
US9059816B1 (en) Control loop management and differential delay correction for vector signaling code communications links
US8149973B2 (en) Clock recovery circuit
US9355054B2 (en) Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links
CN112769536B (zh) 一种基于误码率检测的多通道数字信号同步方法及系统
US6950972B2 (en) Multi-purpose BER tester (MPBERT) for very high RZ and NRZ signals
CN110967943B (zh) 用于光刻机调焦调平系统的光电探测器及其使用方法
KR20200069201A (ko) 신속하게 안정화하는 직교 위상 검출 및 정정을 제공하는 시스템 및 방법
JP2023130494A (ja) 通信方法および光モジュール
CN102833203B (zh) 发送端iq调制信号自适应同步对齐的系统及方法
CN113541819A (zh) 一种用于量子密钥分发的时间同步系统
CN106970679B (zh) 一种基于时间-数字转换器电路的多芯片同步结构
JP4703452B2 (ja) 光送受信器
US20100135666A1 (en) Clock phase aligning apparatus for burst-mode data
JP4772793B2 (ja) 光受信装置、試験装置、光受信方法、試験方法、テストモジュール、及び半導体チップ
CN114124278B (zh) 一种用于数字同时多波束发射的数字同步电路及方法
CN114527928A (zh) 数据采集卡、数据采集系统
JP6582868B2 (ja) 伝送装置
US8571095B2 (en) Equalization filter and distortion compensating method
KR101031609B1 (ko) 버스트모드 데이터에 대한 클록 위상 정렬 장치
CN110730049A (zh) 一种有源光功分或合路传输方法与装置
US10907996B2 (en) Measurement apparatus for outputting signals from an encoder that are time-division multiplexed
CN112019215B (zh) 一种脉宽调制单分发式多通道adc同步方法
CN112737591A (zh) 一种基于功率检测的多通道信号同步方法及系统
CN110958057B (zh) 用于待测装置dut的时间信号测量的系统和方法以及形成系统的方法
WO2024038540A1 (en) Switching system, optical packet transmission apparatus, and method of generating optical packet

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant