JPH0511979A

JPH0511979A - 演算処理装置

Info

Publication number: JPH0511979A
Application number: JP3164819A
Authority: JP
Inventors: Atsushi Okamura; 淳岡村
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1991-07-05
Filing date: 1991-07-05
Publication date: 1993-01-22
Anticipated expiration: 2016-07-11
Also published as: JP3186095B2

Abstract

(57)【要約】【構成】演算命令を解釈実行することのできる整数演算
ユニット６，８と、転送命令を解釈実行することのでき
る転送ユニット５，７と、プログラムの流れの制御を行
うことのできる分岐ユニット１１とを少なくとも含む。
これらによりＪ×Ｎビットの（Ｊ，Ｎは自然数）命令を
同時に解釈実行する際、Ｊ×Ｎビットの命令は、転送ユ
ニット５，７が解釈実行する命令セットと、整数演算ユ
ニット６，８が解釈実行する命令セットと、分岐ユニッ
ト１１が解釈実行する命令セットとのすべてを単一の命
令フォーマットをもって記述でき且つ等長なＪ個のビッ
ト列からなるＮ個のスロットで構成される。【効果】ＶＬＩＷ型の命令割付方式を採用することによ
り、スロット数の違う装置間でソフトウェアが互換性を
持つようになると同時に、設計時のモジュール分割化に
より多種のスロット幅や多種の演算を持ったソフトウェ
アの互換性の高い装置を高性能なものから、低価格のも
のまで、これらの組み合せでつくることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は演算処理装置に関し、特
にＶＬＩＷ（超ロング・インストラクション・ワード）
型の演算処理装置に関する。

【０００２】

【従来の技術】従来、この種の計算機システム等の高性
能化を計る演算処理装置としては、ＶＬＩＷ型並列命令
処理方式を採用した演算処理装置がある。このＶＬＩＷ
型並列命令処理は、複数の命令フィールド（以下、スロ
ットと称す）からなる比較的長い命令語（以下、ブロッ
クと称す）をひとつの命令として処理するものであり、
各スロットが演算器，レジスタ，相互結合網，メモリな
ど独立に制御できる資源を持ち、処理を並列して行うも
のである。

【０００３】またＶＬＩＷ型命令方式は、前述した資源
を制御するのに必要な命令ビットフィールドを、そろぞ
れ整数演算スロット，浮動小数点加算スロット，浮動小
数点加算スロット，転送スロット，分岐制御スロットな
どに分割し、スロット毎の命令を並べてブロックを組み
上げることにより、命令を構成している。

【０００４】図８は従来の一例を示す演算処理装置のブ
ロック構成図である。図８に示すように、従来の計算機
における演算器部分は、プロセッサ内部の汎用レジスタ
の集まりであるレジスタファイル１や外部メモリ２を接
続した入力交換網４とレジスタ・ファイル１３を接続し
た出力交換網１２との間に、転送ユニット５，７と、整
数演算ユニット６，８と、浮動小数点ユニット１０およ
び分岐ユニット１１とを設け、現在実行中の命令を記憶
する命令レジスタ３Ａの各ユニットに対応するスロット
を解析し実行する。このうち、転送ユニット５，７はレ
ジスタファイル１と外部メモリ２の間のデータのやり取
りを行い、整数演算ユニット６，８はレジスタファイル
１のデータの整数演算を行う。また、浮動小数点ユニッ
ト１０はレジスタファイル１の浮動小数点データの演算
を行い、分岐ユニット１１は分岐命令を実行する。更
に、入力交換網４はレジスタファイル１のデータを各実
行ュニットに分配し、出力交換網１２は各ユニットの実
行結果を特定のレジスタファイル１３に書戻すための交
換網である。要するに、この演算にあたっては、レジス
タファイル１および外部メモリ２をソースとし、入力交
換網４で各演算器に必要なデータを選択し、その演算結
果を出力交換網１２を介してレジスタファイルまたは外
部メモリ１３に書き込むという手順で行われる。

【０００５】上述したＶＬＩＷ型演算装置を有効に使う
ためには、並列化されたスロットに対して、翻訳系は解
釈時に並列性を抽出し、命令ブロックを合成する。そこ
で並列スロット数に近い並列度が得られる場合には、高
速処理を実現できる。しかしながら、並列度が低い場合
には、命令スロットをうめることは不可能である。

【０００６】図９は図８に示す演算装置における命令ブ
ロックの構成図である。図９に示すように、この命令ブ
ロックは全体で１０バイトあり、第１および第２の転送
命令スロット３０，３１と、第１および第２の整数演算
命令スロット３２，３３と、浮動小数点演算スロット３
４および分岐演算命令スロット３５とを有している。こ
の第１および第２の転送命令スロット３０，３１は転送
命令のみを置くことができ、ビット番号で表わすよう
に、命令ブロックの１５９〜１２１および１２０〜８２
ビットを占めている。また、第１および第２の整数演算
命令スロット３２，３３は整数演算を置くことができ、
命令ブロックの８１〜６７および６６〜５２ビットを占
める。同様に、浮動小数点演算スロット３４および分岐
演算命令スロット３５はそれぞれ浮動小数点演算命令と
分岐命令を置くことができ、命令ブロックの５１〜３７
と３６〜０ビットを占める。次に、これらスロットのそ
れぞれの構成である命令フォーマットについて説明す
る。

【０００７】図１０は図９に示す各スロットの命令フォ
ーマット図である。図１０に示すように、転送命令スロ
ット３６は、図９に示す第１および第２の転送命令スロ
ット３０，３１の命令フォーマットであり、転送命令コ
ード，２つのレジスタ，相対アドレスを有している。ま
た、整数演算命令スロット３７は、図９の第１および第
２の整数演算命令スロット３２，３３の命令フォーマッ
トであり、整数演算コード，ソースレジスタ，ディステ
ィネーションレジスタを有している。浮動小数点演算命
令スロット３８は、同様に浮動小数点演算スロット３４
の命令フォーマットであり、浮動小数点命令コード，ソ
ースレジスタ，ディスティネーションレジスタを有して
いる。更に、分岐命令スロット３９は分岐演算命令スロ
ット３５の命令フォーマットであり、分岐条件コード，
レジスタ，相対アドレスを有している。次に、これらの
命令フォーマット詳細について、図１１および図１２を
参照する。

【０００８】図１１（ａ），（ｂ）はそれぞれ図１０に
示す転送命令スロットの転送命令コードを表わす図およ
び整数演算命令スロットの整数演算コードを表わす図で
ある。図１１（ａ）に示すように、この転送命令コード
４０は、何もしないモードをコード０とし、以下３つの
モードに対するコードを規定している。また、図１１
（ｂ）に示すように、この整数演算コード４１では、各
種の演算に対しそれぞれのコードを規定している。

【０００９】図１２（ａ），（ｂ）はそれぞれ図１０に
示す浮動小数点演算命令スロットの浮動小数点命令コー
ドを表わす図および分岐命令スロットの命令コードを表
わす図である。図１２（ａ），（ｂ）に示すように、浮
動小数点命令コード４２および分岐命令コード４３も図
１１（ａ），（ｂ）の場合と同様である。

【００１０】以下、上述した図１０と図１１（ａ），
（ｂ）および図１２（ａ），（ｂ）を参照して詳細に説
明する。

【００１１】まず、図１０における転送命令スロット３
６の命令は、レジスタ３Ａから外部メモリ２へのデータ
の書き込みと外部メモリ２からレジスタ３Ａへのデータ
の読み出し、および即値をレジスタ３Ａに書き込む動作
をする。ここで、実行されるオペレーションの種類は３
８〜３７ビット目で決定される。尚、、それぞれのオペ
レーションは、図１１（ａ）に示すスロットコードを有
する。例えば、スロットコードが１ならば、即値の読み
込みであるので、転送命令の２６〜０ビットの値を第２
のレジスタに書き込むという動作を行う。

【００１２】次に、図１０における整数演算命令スロッ
ト３７では、加減乗除，論理演算，比較，補数生成など
を実行できる。各命令は整数演算命令スロット３７の整
数演算コードである１４〜１０ビット目で区別される。
この例における演算は、以下のように実行される。

【００１３】ディスティネーション＝演算（ソース，デ
ィスティネーション）ディスティネーション＝演算（ソース）この図１１（ｂ）に示す整数演算コードは、整数演算命
令スロット３２，３３でのみ有効である。

【００１４】次に、図１０における浮動小数点演算スロ
ット３８は、各浮動小数点演算を実行できる。このスロ
ットも整数演算命令スロット３７と同様に、このスロッ
トで実行される浮動小数点命令の種類は、１４〜１０ビ
ット目で決まる。図１２（ａ）に示す例では、加減乗
除，正弦，余弦，逆正接，平方根，指数，対数を実行す
ることができる。

【００１５】最後に、図１０における分岐命令スロット
３９における分岐条件は、３６〜３２ビット目で表わさ
れる。しかも、３１〜２７ビット目に示されるレジスタ
中にある分岐条件が分岐条件コードを満たした場合、相
対アドレスに分岐する。この分岐条件の例は、図１２
（ｂ）に示すとおりである。

【００１６】例えば、図１０の転送命令３６は３９ビッ
トで構成されているため、ブロックのうちの３９ビット
分を占める。そして、この命令はブロックの中で必ずビ
ット１５９からビット１２１、またはビット１２０から
ビット８２に置かれる必要がある。さらに各スロットの
動作は限定されており、独立に実行される専用の実行手
段を用いて、独立に命令を解釈実行する。すなわち、各
スロットは転送２、整数演算２、浮動小数点演算１、分
岐１の１６０ビット幅の命令を実行することになる。こ
の例では、同時に６個の命令を実行することができる
が、命令の種類毎の数が決っており、転送命令は２個、
整数演算命令は２個、浮動小数点演算命令は１個、分岐
命令は１個である場合だけ、６個の命令を実行すること
が可能である。

【００１７】一方、同時に実行できる命令がない場合
は、他の演算を阻害させないような命令、例えばＮＯＰ
（ノーオペレーション）を実行することになる。

【００１８】また、命令ブロックの幅は一般的に８の倍
数になっている。それは一般的に最小データ型である文
字型が８ビット幅のデータであるためであり、他のデー
タ型もこれの整数倍でできている。これと違う半端な長
さでは、命令とデータの長さがずれてしまうので、扱い
にくくなる。

【００１９】

【発明が解決しようとする課題】上述した従来のＶＬＩ
Ｗ型並列処理法式を採用した演算処理装置は、その命令
の長さによって最大の並列性が決定する。つまり、幅が
広い命令ブロックを持つモデル程、その処理速度を速く
できる可能性を持っている。しかしながら、翻訳系の技
術でソースプログラムの並列性を抽出し、多くのスロッ
トを有効な命令で満たすことは困難である。これは、要
するに幅の広いものほど有効な命令の入らないスロット
数が多くなることになる。さらに、並列性の最大は、そ
の応用プログラムによってもほぼ決まっているため、そ
れ以上の数のスロットは単に空いたスロットを生むこと
になる。この空いたスロットを減らすために、アプリケ
ーションプログラムによって最適な且ついろいろな数の
スロットを持ったプロセッサが必要である。これをする
ことは、各々の実行ユニットの構成によって命令のビッ
トフィールドを変更し、ブロック長のつじつまを合わ
せ、デコーダを作ることは非常に無駄が多い。その上、
各スロットが単機能の命令だけしか実行できないため、
並列に実行できるはずの命令でも、その演算を実行でき
るスロットが既に使用されている場合、他の機能のスロ
ットが空いていても、そこへ入ることができない。以上
のスロットの数と機能の違った各々のプロセッサに対応
したプログラム・コードをすべて作らねばならないとい
う欠点がある。

【００２０】本発明の目的は、このようなソフトウェア
の互換性の高い演算処理装置を提供することにある。

【００２１】

【課題を解決するための手段】本発明の演算処理装置
は、演算命令を解釈実行することのできる整数演算手
段，転送命令を解釈実行することのできる転送手段およ
びプログラムの流れの制御を行うことのできる分岐命令
実行手段を少なくとも含み、これらによりＪ×Ｎビット
の（Ｊ，Ｎは自然数）命令を同時に解釈実行する際、前
記Ｊ×Ｎビットの命令は、前記転送手段が解釈実行する
命令セットと、前記整数演算手段が解釈実行する命令セ
ットと、前記分岐命令実行手段が解釈実行する命令セッ
トとのすべてを単一の命令フォーマットをもって記述で
き且つ等長なＪ個のビット列からなるＮ個のスロットで
構成される。

【００２２】

【実施例】次に、本発明の実施例について図面を参照し
て説明する。

【００２３】図１は本発明の第一の実施例を示す演算処
理装置のブロック構成図である。図１に示すように、本
実施例の演算処理装置は、レジスタファイル１や外部メ
モリ２を接続した入力交換網４とレジスタ・ファイルま
たは外部メモリ１３を接続した出力交換網１２との間
に、転送ユニット５および整数演算ユニット６と、転送
ユニット７および整数演算ユニット８と、整数演算ユニ
ット９および浮動小数点ユニット１０と、分岐ユニット
１１とを設け、現在実行中の命令を記憶する命令レジス
タ（３２ビット×４）３の各ユニットに対応する第１乃
至第４の命令スロットを解析し実行する。このうち、転
送ユニット５および整数演算ユニット６と、転送ユニッ
ト７および整数演算ユニット８とは、命令によりどちら
かが選択され、整数演算ユニット９および浮動小数点ユ
ニット１０と、分岐ユニット１１とは、命令コードによ
り実行時に選択される。ここでは、命令レジスタ３が４
つのスロットを有し、第１のスロットは転送ユニット５
および整数演算ユニット６に対応し、第２のスロットは
転送ユニット７および整数演算ユニット８に対応する。
また、第３のスロットは整数演算ユニット９および浮動
小数点ユニット１０に対応し、第４のスロットは分岐ユ
ニット１１に対応する。このため、命令レジスタ３のブ
ロックは、１２８ビット幅であり、各スロットは３２ビ
ット幅で構成されている。これら７つの手段は、独立に
各スロットの命令を解釈実行する。

【００２４】このように、４スロットの場合、命令は３
２ビット×４としており、各命令フィールドには複数の
演算器が対応する。しかるに、命令フォーマットは各演
算器で共通なため、１つのスロットに１つ以上の演算器
を対応させることができる。

【００２５】図２は図１に示す命令レジスタにおける命
令ブロックの構成図である。図２に示すように、この命
令レジスタ３における命令ブロックは、第１スロット１
４，第２スロット１５，第３スロット１６，第４スロッ
ト１７により構成され、各機能は前述したとおり、第
１，第２のスロット１４，１５には転送命令と整数演算
命令が入り、第３スロット１６には浮動小数点演算命令
が入り、第４スロット１７には分岐命令が入る。

【００２６】図３は図２に示す各スロットの命令フォー
マット図である。図３に示すように、ここでは各スロッ
トの命令ビット・フィールドの分割を示し、各命令のオ
ペコードの部分の長さはすべて６ビットになっている。
整数演算命令１８はオペコード，ソースレジスタおよび
ディスティネーションレジスタを有し、第１〜第３スロ
ットに入る整数演算命令のフォーマットである。浮動小
数点命令１９は同様にオペコード，ソースレジスタおよ
びディスティネーションレジスタを有し、第３スロット
でのみ実行できる浮動小数点命令のフォーマットであ
る。また、転送命令２０はロードセーブ，第１レジス
タ，第２レジスタおよびオフセットを有し、第１，第２
スロットで実行される転送命令用の命令フォーマットで
ある。更に、分岐命令２１は分岐条件，第１レジスタお
よびオフセットを有し、第４スロットで実行される分岐
命令用の命令フォーマットである。すなわち、各命令の
フォーマットは３２ビット幅に統一されており、ビット
３１をＭＳＢ、ビット０をＬＳＢとすれば、ビット３１
からビット２６は全ての命令フォーマットに対して共通
の命令コードとなっている。この命令コードは全ての命
令で重ならないように構成される。しかも、これらの命
令コード群および命令フォーマット群は第１〜第４スロ
ットで同等である。但し、第１のスロットは転送と整数
演算の手段だけを持つため、これ以外の命令を実行する
ことはできない。他のスロットも同様であり、第２スロ
ットでは転送と整数演算のみ、第３スロットでは整数演
算と浮動小数点演算のみ、第４スロットでは浮動小数点
演算のみの実行が可能である。複数の実行手段を割り当
てられたスロットは、命令によって実行手段のうち何れ
かを選ぶことになる。

【００２７】実際のプログラムの実行は、実行されるべ
き命令列が順々に命令レジスタ３に取り込まれ、これに
よりｌｚ制御される各手段が外部メモリのデータを内部
レジスタに読み込み、または内部レジスタ上で演算し、
または外部メモリに書き戻すというようにして実行され
る。

【００２８】図４（ａ），（ｂ）はそれぞれ図３におけ
る各スロットの命令ビットフィールドの整数演算命令用
オペコードおよび浮動小数点演算命令用オペコードを表
わす図である。図４（ａ），（ｂ）に示すように、これ
らオペコードはすべて１６進数で記載されており、各演
算手段の解釈実行を行う命令コードの割り付けを示して
いる。例えば、整数演算命令用オペコード２２は加算の
フィールド値を００で表わし、浮動小数点演算命令用オ
ペコード２３は浮動小数点数変換のフィールド値を１４
で表わしている。

【００２９】図５（ａ），（ｂ）はそれぞれ図３におけ
る各スロットの命令ビットフィールドの転送命令用オペ
コードおよび分岐命令用オペコードを表わす図である。
図５（ａ），（ｂ）に示すように、これらオペコードも
すべて１６進数で記載されており、各演算手段の解釈実
行を行う命令コードの割り付けを示している。例えば、
転送命令用オペコード２４はロードのフィールド値を０
Ｄで表わし、分岐命令用オペコード２５は等しいのフィ
ールド値を２０で表わしている。

【００３０】図６は本発明の第二の実施例を示す演算処
理装置のブロック構成図である。図６に示すように、本
実施例の演算処理装置は、レジスタファイル１や外部メ
モリ２を接続した入力交換網４とレジスタ・ファイルま
たは外部メモリ１３を接続した出力交換網１２との間
に、転送ユニット５，整数演算ユニット６および浮動小
数点ユニット１０と、転送ユニット７，整数演算ユニッ
ト８および分岐ユニット１１とを設け、現在実行中の命
令を記憶する命令レジスタ（３２ビット×２）３の各ユ
ニットに対応する第１，第２の命令スロットを解析し実
行する。これらの転送ユニット５，整数演算ユニット６
および浮動小数点ユニット１０と、転送ユニット７，整
数演算ユニット８および分岐ユニット１１とは、共に実
行される命令によって選択される。この２スロットのモ
デルでは、レジスタ３における第１の命令スロットに１
つの転送手段，１つの整数演算手段，１つの浮動小数点
手段を割り付け、第２の命令スロットに１つの転送手
段，１つの整数演算手段，１つの分岐手段を割り付けて
いる。このモデルに用いる資源は、転送手段が２個、整
数演算手段が２個、浮動小数点手段が１個、分岐手段が
１個の計６個であり、資源の数を４スロットの場合とほ
ぼ一緒にしているが、これはソフトウェアモデルの等価
性を向上させるためである。

【００３１】要するに、２スロットの場合は、４スロッ
トの場合と同じプログラムを実行できるように演算器を
配置しており、各スロットにそれぞれ３つの演算ユニッ
トを接続している。

【００３２】図７は図６に示す命令レジスタにおける命
令ブロックの構成図である。図７に示すように、この命
令ブロックは前述した第一の実施例の場合の半分、すな
わち６４ビット幅で構成し、スロットは２分割の３２ビ
ットとなっている。実線で示す左側の２スロット２６，
２７が実際の実行手段の存在する部分である。点線で示
す右側の２スロット２８，２９はこのモデルで４スロッ
トを意図して作成された命令コードを実行したときの場
合について説明するための部分である。

【００３３】更に、本実施例における各スロットの命令
フォーマットは、４スロットの場合と同様に、前述した
図３のように割り当てる。また、命令コードも前述した
図４（ａ），（ｂ）および図５（ａ），（ｂ）のよう
に、やはり４スロットのときと同様に割り当てる。すな
わち、第１スロットは、図３に示す命令の中での転送命
令，整数演算命令，浮動小数点演算命令を実行でき、第
２スロットは、転送命令，整数演算命令，分岐命令を実
行することができる。

【００３４】以上、二つの実施例について説明したが、
これら２つの実施例はスロット単位で全く等価な命令フ
ォーマッとを有し、各実行手段は全く等価なユニットと
して設計することができる。このブロック化されたユニ
ットを用いて演算装置を作成すると、自由な演算手段組
み合せを持ったスロットを必要数並べて多種のＶＬＩＷ
型演算装置を構成することができる。更に、上述した二
つの実施例のように、同等な数の資源を有する場合は、
うろっとで開発されたソフトウェアが１／Ｎの幅のＶＬ
ＩＷでそのまま実行可能になる。これは、４スロットの
場合に第３もしくは第４のスロットで使用しているメモ
リの値や内部レジスタの値を第１もしくは第２のスロッ
トで変更しないという制限を設けてソフトウェアを開発
すれば、２つの演算装置は全く同じソフトウェアを実行
することができる。これをより詳細に説明する。

【００３５】すなわち、図７の第１スロットと第２スロ
ットは、それぞれ図２の第１スロットと第２スロットに
対応し、図２の第３スロットと第４スロットは、その次
のサイクルに実行される第１スロットと第２スロットに
当たることになる。つまり、この場合には、４スロット
モデルで考えられたプログラムコードの第１スロットと
第２スロットに対応する部分は、転送演算かまたは整数
演算命令が置かれ、それを２スロットモデルで実行する
時には、図７の第１スロットと第２スロットで斜線部分
が使われる。さらに、前述したプログラムコードの第３
スロットに対応する部分は、浮動小数点命令または整数
演算命令が置かれる。それは２スロットモデルでは、次
の実行周期で実行される第１のスロットに対応し、図７
の点線部の第１スロットの斜線部分に対応する。他の残
りも同様である。特に、１／２ｎの幅のモデルは、各ス
ロットにそれぞれ対応するスロットに入る可能性のある
命令を実行できる手段を入れてやれば、そのままで幅の
広い演算装置用のプログラムコードを実行することがで
きる。

【００３６】これら両モデルの場合、コンパイラで抽出
しなければならない並列性は、４スロットの場合に４、
２スロットの場合で２となる。２スロットの場合は、並
列性の低いアプリケーションで空きスロットを減らせる
ため、メモリを有効利用でき、従来の直列命令型演算装
置の場合に比べて２倍近い処理速度が得られる。一方、
４スロットのモデルでは、並列性のより高いアプリケー
ションを２スロットの場合のさらに２倍近く高速に処理
することができる。

【００３７】

【発明の効果】以上説明したように、本発明の演算処理
装置は、ＶＬＩＷ型の命令割付方式を採用することによ
り、スロット数の違う装置間でソフトウェアが互換性を
持つようになると同時に、設計時のモジュール分割化に
より多種のスロット幅や多種の演算を持ったソフトウェ
アの互換性の高い装置を高性能なものから、低価格のも
のまで、これらの組み合せでつくることができるという
効果がある。

【図面の簡単な説明】

【図１】本発明の第一の実施例を示す演算処理装置のブ
ロック構成図である。

【図２】図１に示す命令レジスタにおける命令ブロック
の構成図である。

【図３】図２に示す各スロットの命令フォーマット図で
ある。

【図４】図３における各スロットの命令ビットフィール
ドの整数演算命令用オペコードおよび浮動小数点演算命
令用オペコードを表わす図である。

【図５】図３における各スロットの命令ビットフィール
ドの転送命令用オペコードおよび分岐命令用オペコード
を表わす図である。

【図６】本発明の第二の実施例を示す演算処理装置のブ
ロック構成図である。

【図７】図６に示す命令レジスタにおける命令ブロック
の構成図である。

【図８】従来の一例を示す演算処理装置のブロック構成
図である。

【図９】図８に示す演算装置における命令ブロックの構
成図である。

【図１０】図９に示す各スロットの命令フォーマット図
である。

【図１１】図１０に示す転送命令スロットの転送命令コ
ードを表わす図および整数演算命令スロットの整数演算
コードを表わす図である。

【図１２】図１０に示す浮動小数点演算命令スロットの
浮動小数点命令コードを表わす図および分岐命令スロッ
トの命令コードを表わす図である。

【符号の説明】

１レジスタファイル２外部メモリ３命令レジスタ４入力交換網５，７転送ユニット６，８，９整数演算ユニット１０浮動小数点ユニット１１分岐ユニット１２出力交換網１３レジスタファイルまたは外部メモリ１４，１５転送・整数演算命令ユニット１６浮動小数点演算・整数演算命令ユニット１７分岐命令ユニット１８，１９オペコード２０ロードセーブ２１分岐命令２２整数演算命令用オペコード２３浮動小数点演算命令用オペコード２４転送命令用オペコード２５分岐命令用オペコード２６，２８転送・整数演算・浮動小数点演算命令ユ
ニット２７，２９転送・整数演算・分岐命令ユニット

Claims

【特許請求の範囲】

【請求項１】演算命令を解釈実行することのできる整
数演算手段，転送命令を解釈実行することのできる転送
手段およびプログラムの流れの制御を行うことのできる
分岐命令実行手段を少なくとも含み、これらによりＪ×
Ｎビットの（Ｊ，Ｎは自然数）命令を同時に解釈実行す
る際、前記Ｊ×Ｎビットの命令は、前記転送手段が解釈
実行する命令セットと、前記整数演算手段が解釈実行す
る命令セットと、前記分岐命令実行手段が解釈実行する
命令セットとのすべてを単一の命令フォーマットをもっ
て記述でき且つ等長なＪ個のビット列からなるＮ個のス
ロットで構成することを特徴とする演算処理装置。
【請求項２】同時に実行される前記命令は、１２８ビ
ットの幅を有し、前記スロットは４等分した３２ビット
であり且つ各スロットに転送／整数演算，転送／整数演
算，整数演算／浮動小数点演算，浮動小数点演算／分岐
命令を解釈実行できる実行ユニットを分配し、全てのス
ロットに転送，整数演算，浮動小数点演算，分岐命令の
命令ビットフィールドが割り付けられていることを特徴
とする請求項１記載の演算処理装置。
【請求項３】前記各スロットは、各々が独立に各スロ
ットに対応する命令を解釈実行する前記手段を、単独も
しくは複数組み合わせて持つことを特徴とする請求項１
および請求項２記載の演算処理装置。