JPS59501684A - 目的命令ストリ−ムへ殆んど実時間で插入するためのソ−スおよび目的命令ストリ−ムの外部における加速式命令写像 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 目的命令ストリームへ殆んど実時間で挿入するためのノースおよび目的命令スト リームの外部における加速式命令写像〔技術分野〕 本発明は第１の種類のＣＰＵに対する複数フィールド命令のフォーマット全第２ の種類のＣＰＵに対する複数フィールド命令のフォーマットへ実時間式に変換す るための新規な機構に係り、更に詳細に説明すれば第２の種類のＣＰＵとは独立 しており、かつソース寸たは目的命令ストリームの論理フローまたは実行を途絶 させることのない、そのような機構に係る。

〔背景技術〕

米国特許第４３１５３２１号は、参照でれた成る命令ス）　ｌ）−ムを解釈する ために、活性化レコード内の標降コードがいくつかの相互に排他的なマイクロコ ードセントの中の１つを選択しうろことを教示する。この活性化レコードは、プ ログラム・ステータス・ワード・レジスタの複数のビット位置の形式で衣現され る。この米国特許は、各々の参照された主記憶命令を解釈または分析することに 関係がある。更に、この命令の外部にあるプロセスの活性化レコードは、マイク ロコード・セットの選択インデックスを与える。

米国特許第３５４３２４５号は、もしＣＰＵの複数フィールド命令のＯＰコード 部分によってインデックスされた制御ワードが、命令フィールドとそれらのマイ クロコード実行順序全選択するように用いられるならば、命令幅を変更すること が可能であることを教示する。この米国特許は、前掲の米国特許と同様に、マイ クロコードの即時解釈によって外部命令を実行するＣＰＵに関係がある。前述の 制御ワードはマスゾおよびスイッチ回路ならびにシフト回路の制御ピッＩｆ含み 、これらのビットによってソース命令におけるフィールドが選択されかつ再配列 されてマイクロコードの即８３４行のた−めの「待行列」を形成する。実際、フ ィールド選択はこの特許明細書の第６欄第２６行乃至第１０欄第５４行に記述さ れており、ノース・ワードのランダムな順序のフィールドを目的ワードの所定位 置に写像することは同明細書の第６２欄第５行乃至第３６行に記述されている。

更に、第２図の制御ワード・レジスタ対は第３８図において等価的な１つのレジ スタとして示されている。これらは同明細書の第２４欄第６０行乃至第６１欄第 ６０行で第２図、第９図および第３７図に関連して記述されている。

他の関連する先行技術には、米国特許第３９９７８９５号および米国特許第３６ ９８００７号がある。前者はマイクロプロは外部命令中の所定ビット位置の内容 に応答して制御部に記憶されたマイクロコード・シーケンスを演算論理ユニット （ＡＬＵ　１３１７）またはエミュレータ・ユニット（ＦＪＭＵ　１ろ１６）に よってそれぞれ解釈さ、せる。一方、後者はンミュレートされた命令のＯＰコー ド全１組のノミュレータ・ルーチンへのインデックスとして用いることにより、 記憶装置のベース・アドレス−〇Ｐコード・インデックスはベース・アドレスに （３） 対するオフセットである□を与える。最後に、各々の命令は１つのオペランドだ けを参照する。この構成は非固有命令を直接実行する。

対応するキャッシュからのそれぞれのデータ・ストリームおよび命令ストリーム によって駆動される縮小命令セラトラ有する、■ＬＳＩで実現可能なコンピュー タは、１９８２年６月１日〜６日にカリフォルニア州パロアルトで開催された「 プログラミング言語およびオペレーティング・システムのアーキテクチャ支援」 に関するンンポジウムのｈｃＭｐ事録第３９頁〜第４７頁に記載されているｒＴ ｈｅ８０１Ｍｉｎｉｃｏｍｐｕｔｅｒ　ｊの中で、ラブインによって記述されて いる。これと同様のＣＰＵアーキテクチャは、１９８１年５月１２日〜１４日に 開催されたＩＥＥＥ第８回第８冫のｒＲＩＳＣ　に縮小命令セットＶＬＳＩコン ピュータ」の中でパダーリンおよびセフ−インによって記述されている。

このクイズの計算機では、命令が「命令キヤノンユ」から得られるのに対し、デ ータは別個の「データキャツ／ユ」から得られ、そして両者はＬＲＵ情報アルゴ リズムによって管理される。かくて、すべての頻繁に使用された機能およびデー タはそれぞれのキャッシュで見出される可能性が大きい。

〔発明の説明〕

本発明の目的は、複数フィールドのソース命令を複数フィールドの目的計算機命 令に変換し、そしてこれらの命令全通常の目的計算機命令の実行シーケンスを混 乱させずに目的計算機命令ス）　ＩＪ−ムに挿入することである。関連する目的 は、ソース命令セットのレジスタ空間および定数ヲ廿的命令セットのそれに写像 する効率的な方法−ただし、この方法自体はこれらの命令の実行には関与しない 一全案出することである。更に、本発明の目的は、このような変換が目的計算機 の外部で且つほぼ実時間で実行されるようにし、かくて目的計算機が、それ自体 は大幅に変更されずにエミュレーションに関与できるようにすることである。

前述の目的は、通常第１のタイプのＣＰＵ（ソース計算機）によって実行可能な ソース命令を、第２のタイプのＣＰＵ（目的計算機）で実行可能なコード・スト リームに直接挿入される１つ以上の命令（コード・ワード）に変換する方法によ って満足される。

この方法は、（ａ）前記ソース命令の所定のフールドによってアドレスされたメ モリ位置から制御部分およびスケルトン目的ＣＰＵ命令を含むマイクロ命令を取 量すステップと、（ｂ）制御部分の内容によって前記ソース命令の選択されたフ ィールドからコピーまたは計算することにより前記スケルトン全溝たすステップ と、（Ｃ）このようにして満たされた目的命令を目的計算機命令ストリームに挿 入するステップとから成る。

本発明の装置は、第１および□第２のレジスタと、ソース命令を前記第１のレジ スタにロードする手段と、前記第１のレジスタ内のＯＰコードに３答してマイク ロ命令制御部分（制御ワード）を前記第２のレジスタにロードする手段と、前記 第２のレジスタ内の制御ワードによって条件付けられソース命令フィールドから 前記・スケルトン命令に選択的にコピー（ゲート・アウト）または計算するため の写像ロジックと、「肉づけ」された目的命令を対応する目的ＣＰＵ命令ストリ ームにマージさせるための手段とを含む。

本発明は次のようないくつかの新規な知見に基づいている。

（ａ）　もし複数フィールドのソース計算機命令を含むデータ・ストリームが、 介在する独立したプロセツブによって、目的計算機の命令ストリームに写像され るならば、このような変換は独立して並行的に行なわれ、従って完全なリアルタ イム利用度を高める。

（ｂ）　もしノース命令フィールドの優位性が目的計算機命令において不変のま ま使用可能であるならば、独立したプロ七ツブ内の再フォ−マツト化はレジスタ 間転送によって実現しうる。

（ｃ）　もしソース命令内の所定のフィールドがインデックス操作によってメモ リからワード対をアクセスし、そしてこのワード対の１つのワードがフィールド 間（レジスタ間）の写像を指定する制御御部分でアシ、このワード対の他のワー ドがスケルトン目的命令であるならば、それはソース命令のフィールドによって 充填されうる。

（ｄ）　もし目的計算機命令が前記目的計算機の外部で構成されるならば、目的 計算機は複雑さが少なくなるとともにより（６） 速い命令実行を可能にする。

〔図面の簡単な説明〕

第１図はＩｔ３Ｍシステム３７０ＣＰＵ命令のフィールド寂よびその目的計算機 命令に対する全般的な写像関係を示す圀、第２図は目的計算機の命令キャソノユ およびデータ・キャツンユと通信関係にある本発明のエミュレータ支援プロセツ プ（ＥＡＰ）を示す図、 第６図はＩＢＭンスシステム７　０　Ｃ　Ｐ　Ｕの複数フィールドのノース命令 と、ＥＡＰ内に含まれた写像ロジックによって肉づけされるスケルトン目的命令 を含むマイクロ命令との関係を示す図、 第４図はスケルトン目的計算機命令を肉づけする際にＥＡＰによって用いられる マイクロ命令制御部分を示す図、第５図はＥＡＰの主要な再フオーマツト化動作 のタイミングを示す図、 第６図は第６図に示されたＥＡＰの完全なフィールド・レジスタを示す図である 。

〔発明の最良の実施態様〕

本発明は目的またはソース計算機命令ス）　ＩＪ−ム発生器または受信器のいず れのアーキテクチャをも要旨とするものではないが、目的ＣＰＵは本発明が実施 される環境として使用するっ前掲のラブインおよびノくダーリンの論文が例示す るように、ＣＰＵアーキテクチャの新し鈷傾向は縮小された命令セラ）１使用す るとともに、前記ＣＰＵで終了する独立的な（７） パイプライン化命令およびデータストリームを使用するというものである。多年 にわたって、命令およびデータの参照速度は向上してきたが、これはＣＰＵ０主 記憶と目的ＣＰＵ０間にＬＲＵ　（１ｅａｓｔ　ｒｅｃｅｎｔｌｙ　ｕ＋ｙｅｄ 　）アルゴリズムで管理された情報キャッシュを使用することによるものである 。かくて、即時に参照される命令ストリームが１つのキヤノンユ内に存在するの に対し、即時に参照されるデータ・ストリームは第２のキャッシュに見出される 。このような目的ＣＰＵは第２図に示されている。

一般に、目的計算機（ＣＰＵ）１はデータ及び命令に対する独立した記憶アクセ スを可能にする様に構成される。各々のアクセス経路は独立したキャッシュによ ってサービスされる。かくて、命令キャッシュ５はアドレス・ライン９によって アクセスされ、そして命令キャッシュ５からの情報は経路１１．１３及び２１を 介して読取られる。同様に、データ・キャッシュ７はアドレス・ライン１７によ ってアクセスされ、その内容は読取ライン１９を介して目的ＣＰＵによって読取 られる。しかしながら、実時間式命令変換の間、データ・キャッシュ７はソース ＣＰＵからの命令ストリームを書込可能な状態で終了する。これはデータ・キャ ッシュがノード−ここからソース命令ストリームがアクセスされ　・るーである ことを意味する。この点に関して、ＩＢＭシステム説明は米国特許第３４００３ ７１号に示されている。この特許の内容は本明細書に含まれるものとする。

本発明の装置形式の実施態様はエミュレータ−支援アクセスｆ（ＥＡＰ）３に見 出される。Ｅ　Ａ　Ｐ　３　（ｒｉアドレス・ライン１７および読取ライン１９ を介してデータ・キャッシュ７をアクセスする表ともに、アドレス・ライン９お よび読取ライン１１全介して命令キャッシュ５をアクセスする。ＥＡＰ３からの 変換出力は、ライン１５、マージ回路１６およびライン２１を介して目的ＣＰ　 、Ｕ　１に送られる。

これらの要素に留意して第１図を参照すると、そこにはＩＢＭ／ステム６７０の ＣＰＵ命令のフィールドおよびその目的計算機命令に対する一般的な写像関係が 示されている。■ＢＭ／ステム３７０のＣＰＵ命令は２．４または６バイトから Ｆｙり、最大６つのアドレスまで含むことができる。所要のそれぞれのオペラン ドの位置に応じて、５種類のフォーマットが用いられる。これらのフォーマット は下記のものを含む（ａ）　ＲＲ（レジスタ／レジフタ）命令：オペランドＲお よぴＲ２はＣ’ＰＵの汎用レジスタにある。結果はＲ１に置かれる。

（ｂ）ＲＸ（レジスタ／インデックス）命令：第１オヘランドはＲに置かれるが 、第２オペランドは主記憶に置かれる。

ま ただし、Ｘ２およびＢ２はそれぞれ、インデックス・レジスタおよびベース・レ ジスタとして使用されている汎用レジス（９） 夕の内容ヲ衣わし、Ｂ２は当該命令に含まれる相対アドレスまたは「変位」を辰 わす。結果はＲ１に置かれる。

（ｃ）Ｒ３（レジスタ／記憶）裾令：２つのオペランドは汎用レジスタに置かれ 、６番目のオペランドは主記憶に置かれる。

（ｄ）ＳＩ（記憶／即値）命令：この場合、第１オペランドは主記憶に置かれる が、第２オペランドは命令自体の連続ビット位置の所定の範囲内に置かれる。こ れは通常のオペランド・アドレスとは対照的な即値オペランドである。

（ｅ）ＳＳ（記憶／記憶〕命令：両オペランドは主記憶に置かれる。命令によっ て指定されたアドレスは一般的に、長さがＬバイトの２つのオペランド・フィー ルドの初期アドレスである。

第１図全参照するに、ＩＢＭ／ステム３７０の命令は、通常１バイトの命令コー ド・フィールド０Ｐ１一対のオペランド長フィールドＬ１およびＢ２、ならびに 一対のペース−プラス−変位アドレス、すなわちＢ　ＸＤ　およびＢ２、１ Ｄ　を含む。これらは６２ビツトの目的計算機命令に写像される。目的命令フォ ーマットは、ビット位置０〜５を占めるＯＰコード・フィールド、命令の結果を 受取るのに用いられるレジスタを指定するビット位置６〜１０のＲＴフィールド を含むが、ビット位置１１〜１５のＲＡフィールドは最初のオペランドに用いら れるレジスタの名前である。命令の種類に依存して、目的命令フォーマットの後 の半４＋け、ビット位（１０） 置１６〜２０に、２番目のオペランドとして用いられるレジスタの名前を、ビッ ト位置２１〜２５に、隣接するビット位置２６〜２９のフィールドで指名された コ／・トローラによって実行されるべきオペレーンヨンを指定する即値フィール ドを含む。残シのビット位置の内容は内部バス・オペレーション命令を定義する 。

第２図とともに第６図全参照すると、データ・キャッシュ７がアドレス・ライン １７を介してアドレスされる場合、ソース命令を構成する内容が読取ライン１９ を介して転送され、内部レジスタ２５にロードされることがわかる。ソース命令 のＯＰコードは、アドレス・ライン９を活勢にするアドレス・レジスタ２７によ って命令キャッシュ５をアクセスする。

それに応じて、マイクロ命令制御部分が読取ライン１１を介してレジスタ２３に 転送される。各々のマイクロ命令は後続するマイクロ命令のアクセスを行なわし めることがあるが、これは各々のソース命令’１ＥＡＰマイクロコード・ルーチ ンン目的命令のレジスタおよび変位フィールドは、０の値および／または有意の 値を有することがある。制御情報は、ソース命令からのフィールドがＥＡＰによ って、スケルトン命令いかを指定する。エミュレーションの間に、ＥＡＰはこれ らの完成された目的命令を、目的ＣＰＵに実行のために引渡す。

（１１） 目的ＣＰＵは、その命令アドレス・レジスタ（図示せず）が固定されたままに留 まり、かつ目的ＣＰＵが命令を取出そうとしない場合を除くと、これらの命令全 通常の様式で実行する。なお、これはサイクル・スチールと呼ばれる。エミュレ ーノヨンの間に、目的ＣＰＵは、命令自身を取出す代りに実行すべき命令ｉ、Ｅ ＡＰから与えられるのを待つ。任意のソース命令に対する変換を終了する１つの 方法は、０にされた命・令フィールドまたはマイクロ・シーケンス内の所定のピ ント位置に埋込まれたストップ・ビットをＥＡＰが検出したときに実施されうる 。

変換を実行する際、目的ＣＰＵはＥＡＰのアドレス・レジスタ２７を初期設定す る。目的ＣＰＵにおいて適切な状態変更、がなされる。最初のソース命令はＥＡ Ｐの内部レジスタ２５に取出される。ソース命令のＯＰコード部分は、このソー ス命令のオペレーションに対する最初のマイクロコード命令命令キャッシュ５か ら取出される。このマイクロ命令のスケルトン目的命令部分は、その０にされた フィールドを３７０命令の適切なフィールドから充填される。そして完成された 目的命令は実行のために目的計算機１に送られる。各々のマイクロ命令はこのよ うに処理されるべき他のマイクロ−命令に連続したり、−１：たは現ソース命令 に対する一連のマイクロ命令のうち最後のものであったりすることかあ・る。こ のプロに繰返される。重要なことは、有効な目的命令の各々が命令キャッシュ５ からの２ワードのマイクロコード命令全必要とするということである。これらは 制御ワードとスケルトン目的命令である。これらはＯＰコードによって選択され る制御ワードを最初にして連続的に取出される。

第４図には、エミュレータのマイクロ制御部分のフォーマットが示されている。

制御部分を構成する３２ビツトのフォーマットは次のように割当てられる。

ＯＰはＥＡＰ３で実行されるべきコマンドであり、Ｒは目的計算機命令のレジス タ・フィールドＲＴおよびＲＡの代替制御であり、Ｄは目的計算機命令の変位フ ィールドおよびレジスタ・フィールドＲＢの代替制御であり、Ｃけ条件コード制 御であり、ＮＩはＥＡＰ　３によって実行されるべき次の命令のアドレスである 。もしＮＩが０であれ、ば、ＥＡＰ３はデータ・キャッシュ７から次のシステム ３７０命令を取出してエミュレートし、さもなければＮＩの内容によって再ひ命 令キャッシュ５をアクセスする。これは第５＠のＥＡＰ　３の拡張形態を示す第 ６図に適切に描かれている、６第６図のレジスタ２３でフォーマット化されたマ イクロ命令において、命令キャッシュ５からのＥＡＰ　３による命令取出し全終 了させるために次の命令アドレスは０に−ｄ定されるが、この代替方法として、 命令キャッシュ５からシーチフス中も最後の命令が取出されたときセットされる ような「最終」ビット位置全（１３） 利用してもよい。

第５図には、スループットを増すため並行式（パイプライン式）に行なわれるＥ ＡＰ　３の主要な再フオーマツト動作のタイミング図が示されている。このよう なパイプライン動作は本発明の目的ではないが、これによりかなシの処理能力が 得られることは明らかである。

ソース・レジスタ空間と目的レジスタ空間の間のレジスタ変換方法はかなシの性 能向上を与える。例えば、ＥＡＰからの再フォ−マツト化された命令は目的計算 機の命令ストリームへパイプライン式にマージされているので、通常は１＋ｊイ クルおきにだけ命令を実行しうる目的計算機は毎ブイクルごとに命令を実行する ことができるようになる。これはＥＡＰ３が目的計算機に２いて最高実行速度で 反復的機能を実行すること全可能にする。

ＥＡＰはソース命令の順序がレジスタ空間の写像金製しないときは常にブブルー チン・モードで動作されうる。このモードでは、ＥＡＰは命令キャッシュか°ら のマイクロ命令の代りに、正規の目的計算機命令を受取り、かくて目的計算機は 再ひ全速で走行する。目的計算機が変換モードの再開を指示する命令全実行する ようにめられた場合には、このプブルーチン・モードは終了可能である。

これまで説明した実施態様は、ソース命令から取出されたデータと命令キャッシ ュからのスケルトン命令とをマージすることによって完全な目的マンン命令１Ｅ ＡＰにより形成す（１４） ることを前提とする。このことは第２図、第３図および第６図に示されている。

１つの変更はスケルトン目的命令に割込み、それを速やかにマージするというよ りはむしろ目的ｃｐＵにそれを渡す前に、完全な目的計算機命令にあるフィール ドを置換えるというものである。

方法は動的なレジスタ・フィールドの置換に焦点を合わせている点が認識される べきである。ＩＢＭシステム３７１外のＣＰＵから生成されたソース命令ストリ ングも同様に利用可能である。

ＥＡＰによる隘路を避は性能を高めるには、複数のキャッシュを備えた目的計算 機が望ましい。

ＦＩＧ、４ 命命キャツシト　データキヤッンユ１＼ら国際調査報告 ｈ、電、、ｌ”””’ＡｏＯ”””””［’ＣＴ／１ｌｓ８２１０Ｔ４Ｑ６第１ 頁の続き

Claims (1)

1. 【特許請求の範囲】 （１）　メモリからデータとして得られたソースＣＰＵの複数フィールド命令を 、目的ＣＰＵの実行可能なコード・ワード・ストリームに直接的に挿入されるべ き目的ＣＰＵの１つ以上の複数フィールド命令に変換する方法であって、前記ソ ース命令の所定のフィールドによってインデックスされた前記メモリ中の位置か らマイクロ命令および少くとも１つのスケルトン目的命令を取出す段階と、前記 マイクロ命令の内容に従って前記ソース命令の選択されたフィールドまたは該フ ィールドから計算された値を前記スケルトン目的命令に充填する段階と、前記充 填された目的命令を目的ＣＰＵの命令ストリームに挿入する段階 とから成る命令変換方法。 （２）取出された前記マイクロ命令の各々はアドレス部分を含み、０でない該ア ドレス部分は前記メモリ、から取出されるべき連続するマイクロ命令のメモリ位 置を指定し、０に等しい前記アドレス部分はマイクロ命令コード・ワード・シー ケンスの終了を指示するようにした請求の範囲第（１）項記載の命令変換方法。 （３）命令の取出し、充填、および挿入の段階が時間的に並行して実行されるよ うにした請求の範囲第（１１項記載の命令変換方法。 （４）２つの゛キ゛ヤツ／ユを有する処理ユニットに関連して使用（１６） され、該２つのキャッシュの中の第１のキャッシュにデータとして記憶された命 令を該処理ユニットによって実行可能な対応するコード・ワードに変換するため の変換器であって、綻記第１のキャッシュから命令を取出すための手段と、該取 出された命令のオペレーション・コード部分によって決定された第２のキャッシ ュの位置からマイクロ命令およびスケルトン・コード・ワードを取出すための手 段と、該マイクロ命令に従って該スケルトン・コード・ワードを前記取出された 命令のフィールドで充填し且つ該充填されたコード・ワードを実行のために前記 処理ユニットに供給するための手段と を含む変換器。 （５）前記取出し手段が前記第２のキャッシュをサイクル・スチール・アクセス するとともに前記処理ユニットの命令実行サイクルをサイチル・スチール・アク セスするための手段を含むことを特徴とする請求の範囲第（４）項記載の変換器 。 ス命令を目的命令にフォーマット変換し且つ該目的命令を、目的計算機の命令実 行を混乱させることなく、命令キャッシュから得られた命令ストリームに挿入す るための装置であって、 第１および第２のレジス′りと、 前記データ・キャッシュをアクセスし且つＯＰフィールドを含むソース命令を前 記第１のレジスタにロードするための（１７） 手段と、 前記第１のレジスタに置かれた前記ＯＰフィールドの内容に応答して前記命令キ ャッシュをサイクル・スチール・アクセスし且つ制御ワードを前記第２のレジス タにロードするための手段と、 前記第２のレジスタに置かれた前記制御ワードによって条件づけられ、前記第１ のレジスタからスケルトン命令にソース命令フィールドを選択的にコピー−！た けゲート・アウトづるための写像ロジックと、 前記目的計算機をサイクル・スチールし且つフォーマット化された目的命令を対 応する命令ストリームにマージするための手段と から成る前記装置。 （７）実行可能な命令フォーマットがそれぞれ異なる少くとも１つのソースＣＰ Ｕおよび１つの目的ＣＰＵを有する組合せにおいて、少くとも１つのＯＰフィー ルドを有するソースＣＰＵからの複数フィールド命令を目的ＣＰＵの命令フォー マントに変換し且つ該変換された命令を直接的に実行可能な目的ＣＰＵ命令スト リームに挿入するための装置であって、メモリ手段と、 複数フィールドを有する各ツース命令に応答して、該ソース命令のＯＰフィール ドによってインデックスされた前記メモリ手段の位置から制御情報の本体および スケルトン目的命令を取出すための手段と、 該取出された制御情報の本体に従って前記取出されたスケルトン目的命令のフィ ールドに前記ソース命令フィールド又は他の計算された内容をコピーすることに よって該スケルトン目的命令を充填するための手段と、 該充填された目゛的命令を前記目的ＣＰＵの実行可能な命令ストリームにマージ するための手段とから成る前記装置。 （１）