JPH0511820A - 主制御器と少くとも一対のスレーブ入力/出力プロセツサを有するプロセス制御装置の一対の入力/出力プロセツサの同期を維持する方法 - Google Patents
主制御器と少くとも一対のスレーブ入力/出力プロセツサを有するプロセス制御装置の一対の入力/出力プロセツサの同期を維持する方法Info
- Publication number
- JPH0511820A JPH0511820A JP3273614A JP27361491A JPH0511820A JP H0511820 A JPH0511820 A JP H0511820A JP 3273614 A JP3273614 A JP 3273614A JP 27361491 A JP27361491 A JP 27361491A JP H0511820 A JPH0511820 A JP H0511820A
- Authority
- JP
- Japan
- Prior art keywords
- iop
- controller
- message
- main controller
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
- G06F11/1683—Temporal synchronisation or re-synchronisation of redundant processing components at instruction level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
- G06F11/1687—Temporal synchronisation or re-synchronisation of redundant processing components at event level, e.g. by interrupt or result of polling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2097—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements maintaining the standby controller/processing unit updated
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24186—Redundant processors are synchronised
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24189—Redundant processors monitor same point, common parameters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Programmable Controllers (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 2つのスレイブプロセッサを同期させ、その
同期を維持する方法を得る。 【構成】 第1及び第2の入出力プロセッサ(IOP)
のデータベースが同期させられ、主制御器による通信が
第1のIOPに対してだけ行われる。各IOPはそれ自
身のクロック装置を利用して同じタスクを行う。第1の
IOPは主制御器から以後の実行のためのメッセージを
受け、メッセージ番号を含む確認応答メッセージの送信
により確認応答される。第2のIOPは主制御器と、ネ
ットワークにおけるIOPのいずれかとの間の通信を傍
受する。メッセージが対応する第1のIOPへ宛てられ
たこと、およびそのメッセージが所定の型式のものであ
ることを確認すると、第2のIOPは確認応答メッセー
ジ中のメッセージ番号を検査する。第1と第2のIOP
が夫々のメッセージの実行を終わった時にデータベース
は更新され、両方のデータベースが同じ情報を含むこと
を続け、同期を維持する。
同期を維持する方法を得る。 【構成】 第1及び第2の入出力プロセッサ(IOP)
のデータベースが同期させられ、主制御器による通信が
第1のIOPに対してだけ行われる。各IOPはそれ自
身のクロック装置を利用して同じタスクを行う。第1の
IOPは主制御器から以後の実行のためのメッセージを
受け、メッセージ番号を含む確認応答メッセージの送信
により確認応答される。第2のIOPは主制御器と、ネ
ットワークにおけるIOPのいずれかとの間の通信を傍
受する。メッセージが対応する第1のIOPへ宛てられ
たこと、およびそのメッセージが所定の型式のものであ
ることを確認すると、第2のIOPは確認応答メッセー
ジ中のメッセージ番号を検査する。第1と第2のIOP
が夫々のメッセージの実行を終わった時にデータベース
は更新され、両方のデータベースが同じ情報を含むこと
を続け、同期を維持する。
Description
【0001】
【産業上の利用分野】本発明は、データベース維持方法
に関するものであり、更に詳しくいえば、クロックを利
用している第2のスレイブプロセッサを、前記クロック
とは異なるクロックを利用している第1のスレイブプロ
セッサに同期させ、その同期を維持する方法に関するも
のである。更に、2つのスレイブプロセッサは相互にメ
ッセージを開始できず、または相互に直接通信できな
い。
に関するものであり、更に詳しくいえば、クロックを利
用している第2のスレイブプロセッサを、前記クロック
とは異なるクロックを利用している第1のスレイブプロ
セッサに同期させ、その同期を維持する方法に関するも
のである。更に、2つのスレイブプロセッサは相互にメ
ッセージを開始できず、または相互に直接通信できな
い。
【0002】
【従来の技術】米国特許第4,133,027号および
第4,141,066号明細書に記載されているような
バックアッププロセッサ制御装置を有するプロセス制御
装置は専用ランダムアクセスメモリ(RAM)および読
出専用メモリ(ROM)を含む。バックアップ制御装置
はほとんど遊んでいるか、ある種のバックアップタスク
を行うことができるが、プロセス制御機能に直接関連な
いタスクは行わない。主なプロセス制御装置の1つにお
ける障害が検出されると、主制御器の動作を行うため
に、故障した制御装置のRAMに記憶されているデータ
をバックアップ制御装置のRAMへ転送せねばならな
い。それらの装置は1:Nの冗長装置である。
第4,141,066号明細書に記載されているような
バックアッププロセッサ制御装置を有するプロセス制御
装置は専用ランダムアクセスメモリ(RAM)および読
出専用メモリ(ROM)を含む。バックアップ制御装置
はほとんど遊んでいるか、ある種のバックアップタスク
を行うことができるが、プロセス制御機能に直接関連な
いタスクは行わない。主なプロセス制御装置の1つにお
ける障害が検出されると、主制御器の動作を行うため
に、故障した制御装置のRAMに記憶されているデータ
をバックアップ制御装置のRAMへ転送せねばならな
い。それらの装置は1:Nの冗長装置である。
【0003】1989年1月23日に出願され、本願出
願人へ譲渡された米国特許出願No.07/299,8
59に記載されているような既存の装置は、1:1の冗
長装置を提供する。その冗長装置により第2の装置(第
2の制御装置又は、バックアップ制御装置)のデータベ
ースが定期的に更新される。その更新過程は主機能に明
らかとなり、CPUすなわち、プロセッサの動作を一時
的に停止させる(または不利にする)ことがなく、しか
も最短時間で行うことができる。障害状態が起こると、
主制御器と装置の残りの部分との間で通信を行うことが
できない(すなわち、動作停止)時間が存在する。更
に、主制御器と第2の制御器は所定の場所にあり、この
冗長特徴を実現するために利用されるソフトウェア(す
なわち、冗長ソフトウェア)は他のソフトウェアの層に
とっては明らかでない。たとえば、プラント制御ネット
ワークのユニバーサルステーションがプロセス制御装置
のプロセス制御器の制御器(すなわち、第2の制御器を
質問できないから、主制御器)に対して質問したとする
と、故障中にその制御器は応答できず、かつ、ユニバー
サルステーションがオペレータに対する表示器上に質問
マークを出力する。
願人へ譲渡された米国特許出願No.07/299,8
59に記載されているような既存の装置は、1:1の冗
長装置を提供する。その冗長装置により第2の装置(第
2の制御装置又は、バックアップ制御装置)のデータベ
ースが定期的に更新される。その更新過程は主機能に明
らかとなり、CPUすなわち、プロセッサの動作を一時
的に停止させる(または不利にする)ことがなく、しか
も最短時間で行うことができる。障害状態が起こると、
主制御器と装置の残りの部分との間で通信を行うことが
できない(すなわち、動作停止)時間が存在する。更
に、主制御器と第2の制御器は所定の場所にあり、この
冗長特徴を実現するために利用されるソフトウェア(す
なわち、冗長ソフトウェア)は他のソフトウェアの層に
とっては明らかでない。たとえば、プラント制御ネット
ワークのユニバーサルステーションがプロセス制御装置
のプロセス制御器の制御器(すなわち、第2の制御器を
質問できないから、主制御器)に対して質問したとする
と、故障中にその制御器は応答できず、かつ、ユニバー
サルステーションがオペレータに対する表示器上に質問
マークを出力する。
【0004】本発明は、いずれも他方に対して通信を開
始できないような通信ネットワークに存在する第1およ
び第2のスレイブプロセッサの対のデータベースの同期
をとり、その同期を維持する方法を提供するものであ
る。本発明は第1のスレイブプロセッサから第2のスレ
イブプロセッサへのデータのワンタイム転送を行う。こ
のワンタイム転送は第1のスレイブプロセッサと主制御
器の間の全ての通信を傍受する第2のスレイブプロセッ
サにより行われる。第1のスレイブプロセッサへの全て
のメッセージを傍受する第2のスレイブプロセッサはそ
の全てのメッセージを内部で処理する。第2のスレイブ
プロセッサは主制御器には応答しないが、通信が有効で
あることを確認するために第1のスレイブプロセッサか
ら主制御器への通信を傍受する。第1のスレイブプロセ
ッサと第2のスレイブプロセッサは相互間の通信を開始
できず主制御器への直接データ路を持たないが、通信路
は有する。第2のスレイブプロセッサによる第1のスレ
イブプロセッサへのメッセージの傍受は、第2の(すな
わち冗長)プロセッサの付加による通信の処理能力には
衝撃を与えない。更に、最初の同期は他の通信と並列に
行われるから、プロセッサ制御装置のネットワークにお
ける他のプロセッサとの通信は、第1のスレイブプロセ
ッサと第2のスレイブプロセッサのワンタイム同期中に
乱されることはない。
始できないような通信ネットワークに存在する第1およ
び第2のスレイブプロセッサの対のデータベースの同期
をとり、その同期を維持する方法を提供するものであ
る。本発明は第1のスレイブプロセッサから第2のスレ
イブプロセッサへのデータのワンタイム転送を行う。こ
のワンタイム転送は第1のスレイブプロセッサと主制御
器の間の全ての通信を傍受する第2のスレイブプロセッ
サにより行われる。第1のスレイブプロセッサへの全て
のメッセージを傍受する第2のスレイブプロセッサはそ
の全てのメッセージを内部で処理する。第2のスレイブ
プロセッサは主制御器には応答しないが、通信が有効で
あることを確認するために第1のスレイブプロセッサか
ら主制御器への通信を傍受する。第1のスレイブプロセ
ッサと第2のスレイブプロセッサは相互間の通信を開始
できず主制御器への直接データ路を持たないが、通信路
は有する。第2のスレイブプロセッサによる第1のスレ
イブプロセッサへのメッセージの傍受は、第2の(すな
わち冗長)プロセッサの付加による通信の処理能力には
衝撃を与えない。更に、最初の同期は他の通信と並列に
行われるから、プロセッサ制御装置のネットワークにお
ける他のプロセッサとの通信は、第1のスレイブプロセ
ッサと第2のスレイブプロセッサのワンタイム同期中に
乱されることはない。
【0005】
【発明が解決しようとする課題】したがって、本発明の
目的は、第1のスレイブプロセッサと第2のスレイブプ
ロセッサを同期させ、その同期を維持する方法を得るこ
とである。本発明の別の目的は、プロセス制御装置のネ
ットワークへ接続されている第1のスレイブプロセッサ
と第2のスレイブプロセッサを同期させ、その同期を維
持する方法を得ることである。本発明の更に別の目的
は、プロセス制御装置のネットワークへ接続されている
相互に通信を開始できない第1のスレイブプロセッサ
と、第2のスレイブプロセッサの同期をとり、その同期
を維持する方法を得ることである。
目的は、第1のスレイブプロセッサと第2のスレイブプ
ロセッサを同期させ、その同期を維持する方法を得るこ
とである。本発明の別の目的は、プロセス制御装置のネ
ットワークへ接続されている第1のスレイブプロセッサ
と第2のスレイブプロセッサを同期させ、その同期を維
持する方法を得ることである。本発明の更に別の目的
は、プロセス制御装置のネットワークへ接続されている
相互に通信を開始できない第1のスレイブプロセッサ
と、第2のスレイブプロセッサの同期をとり、その同期
を維持する方法を得ることである。
【0006】
【課題を解決するための手段】したがって、プロセス制
御装置の第1のスレイブプロセッサと第2のスレイブプ
ロセッサを最初に同期させその同期を維持する方法が本
発明により得られる。主制御器と、少なくとも一対のス
レイブ入力/出力プロセッサ(IOP)を有するプロセ
ス制御装置において、一対のIOPのうち第1のIOP
が第1のスレイブIOPであり、第2のIOPは第2の
スレイブIOPである。第1のIOPと第2のIOPは
第1のデータベースと第2のデータベースをそれぞれ有
し、第1のIOPと第2のIOPは第1のクロック装置
と第2のクロック装置をそれぞれ利用して同じタスクを
実行する。第1のIOPのデータベースと第2のIOP
のデータベースは同期させられ、主制御器による通信
は、第1のデータベースを修正する通信を含めて第1の
IOPだけへ行われる。第1のIOPと第2のIOPの
間の同期を維持する方法は、主制御器によって第1のI
OPへ宛てられたメッセージを送る過程を有する。以後
の実行の間メッセージを第1のIOPが受ける。メッセ
ージ番号を含んでいる確認応答メッセージを主制御器へ
送り返すことによりメッセージの受信を確認応答する。
主制御器とネットワークにおける前記IOPのいずれか
との間の通信を第2のIOPが傍受する。メッセージが
対応する第1のIOPへ宛てられたこと、およびそのメ
ッセージが所定の種類のものであることを認めた時に、
以後の実行の間第2のIOPはそのメッセージを受け
る。第1のIOPと第2のIOPが受けたメッセージの
実行を終わりそれぞれのデータベースが更新された時
に、両方のデータベースが同じ情報を含み続けることに
より同期を維持するように、第2のIOPは確認応答メ
ッセージ中のメッセージ番号を検査する。このメッセー
ジ番号は第2のIOPが決定できる。
御装置の第1のスレイブプロセッサと第2のスレイブプ
ロセッサを最初に同期させその同期を維持する方法が本
発明により得られる。主制御器と、少なくとも一対のス
レイブ入力/出力プロセッサ(IOP)を有するプロセ
ス制御装置において、一対のIOPのうち第1のIOP
が第1のスレイブIOPであり、第2のIOPは第2の
スレイブIOPである。第1のIOPと第2のIOPは
第1のデータベースと第2のデータベースをそれぞれ有
し、第1のIOPと第2のIOPは第1のクロック装置
と第2のクロック装置をそれぞれ利用して同じタスクを
実行する。第1のIOPのデータベースと第2のIOP
のデータベースは同期させられ、主制御器による通信
は、第1のデータベースを修正する通信を含めて第1の
IOPだけへ行われる。第1のIOPと第2のIOPの
間の同期を維持する方法は、主制御器によって第1のI
OPへ宛てられたメッセージを送る過程を有する。以後
の実行の間メッセージを第1のIOPが受ける。メッセ
ージ番号を含んでいる確認応答メッセージを主制御器へ
送り返すことによりメッセージの受信を確認応答する。
主制御器とネットワークにおける前記IOPのいずれか
との間の通信を第2のIOPが傍受する。メッセージが
対応する第1のIOPへ宛てられたこと、およびそのメ
ッセージが所定の種類のものであることを認めた時に、
以後の実行の間第2のIOPはそのメッセージを受け
る。第1のIOPと第2のIOPが受けたメッセージの
実行を終わりそれぞれのデータベースが更新された時
に、両方のデータベースが同じ情報を含み続けることに
より同期を維持するように、第2のIOPは確認応答メ
ッセージ中のメッセージ番号を検査する。このメッセー
ジ番号は第2のIOPが決定できる。
【0007】
【実施例】本発明の方法について説明する前に、本発明
を利用できるシステム環境を理解することが助けとな
る。本発明の装置を利用しているプロセス制御装置10
のブロック図が示されている図1を参照する。プロセス
制御装置10はプラント制御ネットワーク11を含む。
このプラント制御ネットワーク11のネットワークイン
ターフェイスモジュール(NIM)602へプロセス制
御器20がユニバーサル制御ネットワーク(UCN)1
4を介して作動的に接続される。プロセス制御装置10
の好適な実施例においては、さらに多くのプロセス制御
器20を対応するUCN14と対応するNIM602を
介してプラント制御ネットワーク11へ作動的に接続で
きる。弁、圧力スイッチ、圧力計、熱電対を含む現場装
置(図示せず)からのアナログ入力信号(A/I)と、
アナログ出力信号(A/O)と、デジタル入力信号(D
/I)と、デジタル出力信号(D/O)とをプロセス制
御器20はプロセス制御装置10へインターフェイスす
る。
を利用できるシステム環境を理解することが助けとな
る。本発明の装置を利用しているプロセス制御装置10
のブロック図が示されている図1を参照する。プロセス
制御装置10はプラント制御ネットワーク11を含む。
このプラント制御ネットワーク11のネットワークイン
ターフェイスモジュール(NIM)602へプロセス制
御器20がユニバーサル制御ネットワーク(UCN)1
4を介して作動的に接続される。プロセス制御装置10
の好適な実施例においては、さらに多くのプロセス制御
器20を対応するUCN14と対応するNIM602を
介してプラント制御ネットワーク11へ作動的に接続で
きる。弁、圧力スイッチ、圧力計、熱電対を含む現場装
置(図示せず)からのアナログ入力信号(A/I)と、
アナログ出力信号(A/O)と、デジタル入力信号(D
/I)と、デジタル出力信号(D/O)とをプロセス制
御器20はプロセス制御装置10へインターフェイスす
る。
【0008】プラント制御ネットワーク11は、プラン
トオペレータとともに被制御プロセスを全体的に管理
し、管理機能を行うために必要な全ての情報を得、オペ
レータとのインターフェイスを有する。プラント制御ネ
ットワーク11は複数の物理的モジュールを含む。それ
らの物理的モジュールにはユニバーサルオペレータ部
(US)122と、アプリケーションモジュール(A
M)124と、履歴モジュール(HM)126と、コン
ピュータモジュール(CM)128と、被制御プロセス
の求められている制御/管理機能を実行するために必要
な、それらのモジュールと同一の各種のモジュール(お
よび追加の種類のモジュール(図示せず)も)を含む。
それらの各物理的モジュールは必要に応じて互いに通信
できるローカル制御ネットワーク(LCN)120へ作
動的に接続される。NIM602はLCN120とUC
N14の間のインターフェイスを行う。プラント制御ネ
ットワーク11と物理的モジュールのより完全な説明に
ついては米国特許第4,607,256号明細書を参照
されたい。
トオペレータとともに被制御プロセスを全体的に管理
し、管理機能を行うために必要な全ての情報を得、オペ
レータとのインターフェイスを有する。プラント制御ネ
ットワーク11は複数の物理的モジュールを含む。それ
らの物理的モジュールにはユニバーサルオペレータ部
(US)122と、アプリケーションモジュール(A
M)124と、履歴モジュール(HM)126と、コン
ピュータモジュール(CM)128と、被制御プロセス
の求められている制御/管理機能を実行するために必要
な、それらのモジュールと同一の各種のモジュール(お
よび追加の種類のモジュール(図示せず)も)を含む。
それらの各物理的モジュールは必要に応じて互いに通信
できるローカル制御ネットワーク(LCN)120へ作
動的に接続される。NIM602はLCN120とUC
N14の間のインターフェイスを行う。プラント制御ネ
ットワーク11と物理的モジュールのより完全な説明に
ついては米国特許第4,607,256号明細書を参照
されたい。
【0009】次に、プロセス制御器20のブロック図が
示されている図2を参照する。プロセス制御装置10の
好適な実施例のプロセス制御装置20は制御器A30と
制御器B 40を含む。それらの制御器は制御器および
第2の制御器として有効に動作する。制御器A 30と
B 40はUCN14へ接続され、UCN14は、好適
な実施例においては、通信を冗長にする目的でUCN
(A)14AとUCN(B)14Bを有する。入力/出
力プロセッサ(IOP)(ここでは時には入力/出力
(I/O)モジュールと呼ぶ)21が現場装置に対して
インターフェイスする。現場装置は各種の弁、各種のス
イッチ、各種の圧力計、各種の熱電対等である。それら
各種の現場装置はアナログ入力(A/I)、アナログ出
力(A/O)、デジタル入力(D/I)、デジタル出力
(D/O)とすることができる。制御器A 30はバス
A 22を介して各I/Oモジュール21とインターフ
ェイスし、制御器B 40はバスA 23を介して各I
/Oモジュール21とインターフェイスする。また、再
び通信冗長目的のために、制御器A 30はバスB23
へも接続され、制御器B 40はバスA 22へ接続さ
れる。
示されている図2を参照する。プロセス制御装置10の
好適な実施例のプロセス制御装置20は制御器A30と
制御器B 40を含む。それらの制御器は制御器および
第2の制御器として有効に動作する。制御器A 30と
B 40はUCN14へ接続され、UCN14は、好適
な実施例においては、通信を冗長にする目的でUCN
(A)14AとUCN(B)14Bを有する。入力/出
力プロセッサ(IOP)(ここでは時には入力/出力
(I/O)モジュールと呼ぶ)21が現場装置に対して
インターフェイスする。現場装置は各種の弁、各種のス
イッチ、各種の圧力計、各種の熱電対等である。それら
各種の現場装置はアナログ入力(A/I)、アナログ出
力(A/O)、デジタル入力(D/I)、デジタル出力
(D/O)とすることができる。制御器A 30はバス
A 22を介して各I/Oモジュール21とインターフ
ェイスし、制御器B 40はバスA 23を介して各I
/Oモジュール21とインターフェイスする。また、再
び通信冗長目的のために、制御器A 30はバスB23
へも接続され、制御器B 40はバスA 22へ接続さ
れる。
【0010】制御器A 30とB 40とはUCN14
と、制御器の間のリンク13と、バスA 22とB 2
3を介して互いに通信する。好適な実施例においてはバ
スAとBは直列I/Oリンクである。1つの制御器(制
御器A 30またはB 40)は主制御器として動作
し、他の制御器が第2の制御器として動作する(バック
アップ以外の保留モジュールにおいては、制御器A 3
0の障害が起きたとすると、制御器Bが始動時間すなわ
ち初期化時間がほとんどかからずに制御機能を行うこと
ができる)。所定の時間基準で主制御器と名づけられて
いる制御器によりポイント処理が行われ、I/Oモジュ
ールと通信する。また、主制御器として動作する制御器
はプラント制御ネットワーク11と通信して、状態およ
び履歴を知らせ、プラント制御ネットワークからユニバ
ーサルステーション122を介して、オペレータからの
指令のような入力を受ける。更に、主制御器に保持され
ているデータベースがリンク13を介して第2の制御器
へ通信される。上記のように、1つの制御器が第2の制
御器として動作する。しかし、プロセス制御器20には
第2の制御器は不要であることが当業者はわかるであろ
う。
と、制御器の間のリンク13と、バスA 22とB 2
3を介して互いに通信する。好適な実施例においてはバ
スAとBは直列I/Oリンクである。1つの制御器(制
御器A 30またはB 40)は主制御器として動作
し、他の制御器が第2の制御器として動作する(バック
アップ以外の保留モジュールにおいては、制御器A 3
0の障害が起きたとすると、制御器Bが始動時間すなわ
ち初期化時間がほとんどかからずに制御機能を行うこと
ができる)。所定の時間基準で主制御器と名づけられて
いる制御器によりポイント処理が行われ、I/Oモジュ
ールと通信する。また、主制御器として動作する制御器
はプラント制御ネットワーク11と通信して、状態およ
び履歴を知らせ、プラント制御ネットワークからユニバ
ーサルステーション122を介して、オペレータからの
指令のような入力を受ける。更に、主制御器に保持され
ているデータベースがリンク13を介して第2の制御器
へ通信される。上記のように、1つの制御器が第2の制
御器として動作する。しかし、プロセス制御器20には
第2の制御器は不要であることが当業者はわかるであろ
う。
【0011】制御器30、40のブロック図が示されて
いる図3を参照する。モデム50がUCN14へ接続さ
れる。このモデムは2つの入力端子を有する。1つの入
力端子はUCN14Aへ接続され、他の入力端子はUC
N14Bへ接続される。モデム50は通信ユニット(C
OMM)60とインターフェイスする。その通信ユニッ
トは大域メモリ70と、I/Oインターフェイスユニッ
ト80と、制御ユニット90とに対して大域バス72を
介してインターフェイスする。通信ユニット60は通信
制御ユニット、好適な実施例においてはトークンバス制
御器(TBC)61を含む。このトークンバス制御器は
モトローラ68824型であって、ローカルバス62へ
接続される。プロセッサA 63(これは通信機能をほ
ぼ実行する)がローカルバス62とローカルメモリA
64へ接続される。そのローカルメモリはローカルバス
62へも接続される。プロセッサA 63はモデム50
とTBC61とを介してプラント制御ネットワーク11
と通信する。ローカルメモリA 64は、プラント制御
ネットワーク11からダウンロードされて、プロセッサ
A 63とTBC61により使用するためのパーソナリ
ティ映像を含む情報を記憶する。プロセッサA 63と
B 91に共通である情報を大域メモリ70が記憶す
る。大域メモリ70はバスA 22とB 23から受け
た全てのデータも記憶する。大域メモリ70はプロセッ
サA 63とB 91の間のプロセッサ間通信媒体とし
ても機能する。制御ユニット90はプロセッサB 91
とローカルメモリB 92を含む。プロセッサB 91
とローカルメモリB 92はローカルバス93へ接続さ
れる。プロセッサB 91は現場装置に関連する制御機
能(すなわち、制御処理)を行う。これはポイント処理
を行い、ローカルメモリB92と大域メモリ70とを更
新することを主として行う。制御ユニット90のローカ
ルバス93へは、プロセス制御器20の他の制御器3
0、40へのリンク13を介してのデータベースの転送
を実現するために利用されるトラックユニット(図示せ
ず)も結合される。トラックユニットのより詳しい説明
については下記の米国特許出願を参照されたい。
いる図3を参照する。モデム50がUCN14へ接続さ
れる。このモデムは2つの入力端子を有する。1つの入
力端子はUCN14Aへ接続され、他の入力端子はUC
N14Bへ接続される。モデム50は通信ユニット(C
OMM)60とインターフェイスする。その通信ユニッ
トは大域メモリ70と、I/Oインターフェイスユニッ
ト80と、制御ユニット90とに対して大域バス72を
介してインターフェイスする。通信ユニット60は通信
制御ユニット、好適な実施例においてはトークンバス制
御器(TBC)61を含む。このトークンバス制御器は
モトローラ68824型であって、ローカルバス62へ
接続される。プロセッサA 63(これは通信機能をほ
ぼ実行する)がローカルバス62とローカルメモリA
64へ接続される。そのローカルメモリはローカルバス
62へも接続される。プロセッサA 63はモデム50
とTBC61とを介してプラント制御ネットワーク11
と通信する。ローカルメモリA 64は、プラント制御
ネットワーク11からダウンロードされて、プロセッサ
A 63とTBC61により使用するためのパーソナリ
ティ映像を含む情報を記憶する。プロセッサA 63と
B 91に共通である情報を大域メモリ70が記憶す
る。大域メモリ70はバスA 22とB 23から受け
た全てのデータも記憶する。大域メモリ70はプロセッ
サA 63とB 91の間のプロセッサ間通信媒体とし
ても機能する。制御ユニット90はプロセッサB 91
とローカルメモリB 92を含む。プロセッサB 91
とローカルメモリB 92はローカルバス93へ接続さ
れる。プロセッサB 91は現場装置に関連する制御機
能(すなわち、制御処理)を行う。これはポイント処理
を行い、ローカルメモリB92と大域メモリ70とを更
新することを主として行う。制御ユニット90のローカ
ルバス93へは、プロセス制御器20の他の制御器3
0、40へのリンク13を介してのデータベースの転送
を実現するために利用されるトラックユニット(図示せ
ず)も結合される。トラックユニットのより詳しい説明
については下記の米国特許出願を参照されたい。
【0012】(a)米国特許出願No.07/299,
857、1989年1月23日、ピー・ガーハート
(P.Gerhart)出願、名称「二次データベース
を更新するために所定のデータをトラッキングする装置
(APPARATUSFORTRACKING PRE
DETERMIND DATA FOR UPDATI
NG A SECONDARY DATA BAS
E)」。(b)米国特許出願No.07/299,85
9、1989年1月23日、ピー・マクローリン(P.
McLaughlin)出願、名称「プロセス制御装置
において冗長プロセッサのデータベース更新を制御する
方法(METHOD FOR CONTROL DAT
A BASE UPDATING OF AREDUN
DANT PROCESSOR IN A PROCE
SS CONTROL SYSTEM)」。それら2つ
の米国特許出願は本願出願人へ譲渡されている。I/O
インターフェイスユニット80は受信器−送信器装置を
含む。この装置はUART(ユニバーサル非同期受信器
/送信器)81である。このUARTはバスA 22と
バスB 23とにそれぞれドライバー82,83を通し
て接続されている。
857、1989年1月23日、ピー・ガーハート
(P.Gerhart)出願、名称「二次データベース
を更新するために所定のデータをトラッキングする装置
(APPARATUSFORTRACKING PRE
DETERMIND DATA FOR UPDATI
NG A SECONDARY DATA BAS
E)」。(b)米国特許出願No.07/299,85
9、1989年1月23日、ピー・マクローリン(P.
McLaughlin)出願、名称「プロセス制御装置
において冗長プロセッサのデータベース更新を制御する
方法(METHOD FOR CONTROL DAT
A BASE UPDATING OF AREDUN
DANT PROCESSOR IN A PROCE
SS CONTROL SYSTEM)」。それら2つ
の米国特許出願は本願出願人へ譲渡されている。I/O
インターフェイスユニット80は受信器−送信器装置を
含む。この装置はUART(ユニバーサル非同期受信器
/送信器)81である。このUARTはバスA 22と
バスB 23とにそれぞれドライバー82,83を通し
て接続されている。
【0013】プロセッサB 91は各種の現場装置から
大域メモリ70を介してデータを受け、必要なポイント
処理と制御機能を行い、それからローカルメモリB 9
2と大域メモリ70を要求に応じて更新する。通信ユニ
ット60は、制御ユニット90から大域メモリ70を介
して送られた指令に応じて、I/Oモジュール21と大
域メモリ70の間の(I/Oインターフェイスユニット
80を介する)データの入力と出力を行うことにより、
制御ユニット90をI/Oモジュール管理の負担から解
放する。このようにして、所定の取付けられている現場
装置に対してプロセス制御器20内の制御ユニット90
により制御処理が行われ、通信(すなわち、I/O制
御)が通信ユニット60によりUART81を介して行
われる。
大域メモリ70を介してデータを受け、必要なポイント
処理と制御機能を行い、それからローカルメモリB 9
2と大域メモリ70を要求に応じて更新する。通信ユニ
ット60は、制御ユニット90から大域メモリ70を介
して送られた指令に応じて、I/Oモジュール21と大
域メモリ70の間の(I/Oインターフェイスユニット
80を介する)データの入力と出力を行うことにより、
制御ユニット90をI/Oモジュール管理の負担から解
放する。このようにして、所定の取付けられている現場
装置に対してプロセス制御器20内の制御ユニット90
により制御処理が行われ、通信(すなわち、I/O制
御)が通信ユニット60によりUART81を介して行
われる。
【0014】I/Oモジュールのブロック図が示されて
いる図4を参照する。トランシーバ(防ジャバー(an
ti−jabber)回路)201がバスA 22およ
びB23とインターフェイスする。トランシーバ201
はマイクロ制御器(μ−制御器)202とインターフェ
イスする。このマイクロ制御器は、本実施例において
は、インテル(Intel)80C31形である。マイ
クロ制御器は、ローカルバス203へ結合され、同様に
ローカルバス203へ結合されている。EPROM20
4とRAM205を含む。RAM205はI/Oモジュ
ール21のためのデータベースを形成する情報を含む。
EPROM204はマイクロ制御器202により利用さ
れるプログラム情報を含む。ローカルバス203へは、
I/Oリンク(バスA 22、バス23)からのI/O
リンクアドレス情報を受ける入力バッファも結合され
る。またローカルバス203へは出力バッファ(BUF
FER OUT)208が結合される。アプリケーショ
ン専用回路209もローカルバス203へ接続され、そ
のローカルバスを介して入力バッファ206と、出力バ
ッファ208と、マイクロ制御器203とにインターフ
ェイスする。アプリケーション専用回路209は、I/
Oモジュールを結合すべき現場装置に応じてI/Oモジ
ュールを変える。現場装置がデジタル入力を要求する種
類のものであるとすると、アプリケーション専用回路2
09は、I/Oモジュールの残りとインターフェイスす
る所定のフォーマットにデジタル入力を変形するための
論理を含む。同様に、現場装置がアナログ入力を必要と
する種類のものとすると、所定のフォーマットに一致す
るフォーマットへ(A/D変換器を介して)アナログ入
力信号を変換する論理を含む。このようにして、I/O
モジュールは専用I/Oモジュール形と呼ばれる。マイ
クロ制御器202はアプリケーション専用回路209の
ためにI/O処理(または前処理)を行う。その処理
は、アプリケーション専用回路からの信号を制御器3
0、40に適合するフォーマットへ翻訳すること、およ
び制御器30、40からの信号をI/Oモジュール21
と適合するフォーマットにすることでほぼ構成される前
処理の種類(すなわち、A/I、A/O...)に応じ
て各I/Oモジュール21ごとに変わる。実行される前
処理のいくつかは零ドリフトと、直線化(熱電対を直線
化する)と、ハードウェアの修正と、補償(利得補償お
よび零補償)と、基準ジャンクション補償と、較正修正
と、変換と、警報(リミット)の点検と...所定の尺
度(すなわち、技術単位、正規化された単位、尺度の百
分率...)を有する所定のフォーマットで信号を発生
することを含む。好適な実施例においては、7種類のア
プリケーション専用回路が設けられる。それらのアプリ
ケーション専用回路は高レベルアナログ入力と、低レベ
ルアナログ入力と、アナログ出力と、デジタル入力と、
デジタル出力と、性能の高い送信器インターフェイス
と、パルス入力カウンタとを含む。
いる図4を参照する。トランシーバ(防ジャバー(an
ti−jabber)回路)201がバスA 22およ
びB23とインターフェイスする。トランシーバ201
はマイクロ制御器(μ−制御器)202とインターフェ
イスする。このマイクロ制御器は、本実施例において
は、インテル(Intel)80C31形である。マイ
クロ制御器は、ローカルバス203へ結合され、同様に
ローカルバス203へ結合されている。EPROM20
4とRAM205を含む。RAM205はI/Oモジュ
ール21のためのデータベースを形成する情報を含む。
EPROM204はマイクロ制御器202により利用さ
れるプログラム情報を含む。ローカルバス203へは、
I/Oリンク(バスA 22、バス23)からのI/O
リンクアドレス情報を受ける入力バッファも結合され
る。またローカルバス203へは出力バッファ(BUF
FER OUT)208が結合される。アプリケーショ
ン専用回路209もローカルバス203へ接続され、そ
のローカルバスを介して入力バッファ206と、出力バ
ッファ208と、マイクロ制御器203とにインターフ
ェイスする。アプリケーション専用回路209は、I/
Oモジュールを結合すべき現場装置に応じてI/Oモジ
ュールを変える。現場装置がデジタル入力を要求する種
類のものであるとすると、アプリケーション専用回路2
09は、I/Oモジュールの残りとインターフェイスす
る所定のフォーマットにデジタル入力を変形するための
論理を含む。同様に、現場装置がアナログ入力を必要と
する種類のものとすると、所定のフォーマットに一致す
るフォーマットへ(A/D変換器を介して)アナログ入
力信号を変換する論理を含む。このようにして、I/O
モジュールは専用I/Oモジュール形と呼ばれる。マイ
クロ制御器202はアプリケーション専用回路209の
ためにI/O処理(または前処理)を行う。その処理
は、アプリケーション専用回路からの信号を制御器3
0、40に適合するフォーマットへ翻訳すること、およ
び制御器30、40からの信号をI/Oモジュール21
と適合するフォーマットにすることでほぼ構成される前
処理の種類(すなわち、A/I、A/O...)に応じ
て各I/Oモジュール21ごとに変わる。実行される前
処理のいくつかは零ドリフトと、直線化(熱電対を直線
化する)と、ハードウェアの修正と、補償(利得補償お
よび零補償)と、基準ジャンクション補償と、較正修正
と、変換と、警報(リミット)の点検と...所定の尺
度(すなわち、技術単位、正規化された単位、尺度の百
分率...)を有する所定のフォーマットで信号を発生
することを含む。好適な実施例においては、7種類のア
プリケーション専用回路が設けられる。それらのアプリ
ケーション専用回路は高レベルアナログ入力と、低レベ
ルアナログ入力と、アナログ出力と、デジタル入力と、
デジタル出力と、性能の高い送信器インターフェイス
と、パルス入力カウンタとを含む。
【0015】次に、プロセス制御器20内のI/Oモジ
ュール21の冗長法を実現するために利用される現場端
子アッセンブリ(FTA)のブロック図が示されている
図5を参照する。上記のように、プロセス制御器20は
I/Oリンク22、23へ接続されている制御器A30
とB40を含む。リンク22、23へはI/Oモジュー
ル21(ここでは入力/出力プロセッサIOPとも呼
ぶ)も接続される。プロセス制御器20の実施例におい
て利用されるIOPの冗長法においては、アナログ出力
形I/Oモジュール21は、図5にAO(A)21−A
およびAO(B)21−Bとして示されているように、
二重形とされている。(他のI/Oモジュールも上記の
ようにI/Oリンク22、23へ接続されるが、簡単に
するためにここでは示していない。)各IOPは上記の
ようにプロセッサ202−Aと202−Bを含む。IO
P AO(A)とIOP AO(B)は現場端子アッセ
ンブリ(FTA)251を介して現場装置(D)250
へ接続される。現場装置は弁...である。双方のIO
P、AO(A)とAO(B)は同じタスクを実行し、同
じ情報(いずれのIOPにも誤りがないと仮定する)を
FTA251へ出力する。しかし、ただ1つのIOPか
ら出力が次に説明するように実際に現場装置250へ結
合される。
ュール21の冗長法を実現するために利用される現場端
子アッセンブリ(FTA)のブロック図が示されている
図5を参照する。上記のように、プロセス制御器20は
I/Oリンク22、23へ接続されている制御器A30
とB40を含む。リンク22、23へはI/Oモジュー
ル21(ここでは入力/出力プロセッサIOPとも呼
ぶ)も接続される。プロセス制御器20の実施例におい
て利用されるIOPの冗長法においては、アナログ出力
形I/Oモジュール21は、図5にAO(A)21−A
およびAO(B)21−Bとして示されているように、
二重形とされている。(他のI/Oモジュールも上記の
ようにI/Oリンク22、23へ接続されるが、簡単に
するためにここでは示していない。)各IOPは上記の
ようにプロセッサ202−Aと202−Bを含む。IO
P AO(A)とIOP AO(B)は現場端子アッセ
ンブリ(FTA)251を介して現場装置(D)250
へ接続される。現場装置は弁...である。双方のIO
P、AO(A)とAO(B)は同じタスクを実行し、同
じ情報(いずれのIOPにも誤りがないと仮定する)を
FTA251へ出力する。しかし、ただ1つのIOPか
ら出力が次に説明するように実際に現場装置250へ結
合される。
【0016】1つのIOPは主IOPまたは第1のIO
Pと呼ばれ、他のIOPはバックアップIOPまたは冗
長IOPと呼ばれる。ここでは、IOP(A)21−A
が現場装置250とインターフェイスする主IOPと呼
ばれ、IOP AO(B)21−Bは冗長IOPと呼ば
れる。両方のIOPは対応する電流源211−Aと21
1−Bからの同じ情報を出力する。出力情報は対応する
ダイオード212−Aと212−Aと212−Bを介し
て共通点252へ結合される(その共通点は顧客ねじと
時に呼ばれる端子である)。電流源211−AとAO
(A)21−Aのダイオード212−Aとの間の共通点
はリレー253の第1の接点256へ接続され、電流源
212−BとAO(B)21−Bのダイオード212−
Bとの間の共通点はリレー253の第2の接点257へ
接続される。リレー253のアーム258は接地され、
AO(B)21−Bの第2の電流源211−Bの出力端
子が接地されるように、リレー253の第2の接点へ通
常(すなわち、コイル253に電流が流れていない時)
へ切り換えられている。したがってAO(A)21−A
からの出力情報だけが現場装置250へ結合される。A
O(A)21−Aが故障した場合にリレー253が切り
換えられて、AO(A)21−Aからの出力が接地さ
れ、冗長AO(B)21ーBからの出力が顧客ねじ25
2へ直結され、したがって現場装置250へ結合され
る。リレー253のスイッチングはリレー253のコイ
ルを励磁することにより開始される。
Pと呼ばれ、他のIOPはバックアップIOPまたは冗
長IOPと呼ばれる。ここでは、IOP(A)21−A
が現場装置250とインターフェイスする主IOPと呼
ばれ、IOP AO(B)21−Bは冗長IOPと呼ば
れる。両方のIOPは対応する電流源211−Aと21
1−Bからの同じ情報を出力する。出力情報は対応する
ダイオード212−Aと212−Aと212−Bを介し
て共通点252へ結合される(その共通点は顧客ねじと
時に呼ばれる端子である)。電流源211−AとAO
(A)21−Aのダイオード212−Aとの間の共通点
はリレー253の第1の接点256へ接続され、電流源
212−BとAO(B)21−Bのダイオード212−
Bとの間の共通点はリレー253の第2の接点257へ
接続される。リレー253のアーム258は接地され、
AO(B)21−Bの第2の電流源211−Bの出力端
子が接地されるように、リレー253の第2の接点へ通
常(すなわち、コイル253に電流が流れていない時)
へ切り換えられている。したがってAO(A)21−A
からの出力情報だけが現場装置250へ結合される。A
O(A)21−Aが故障した場合にリレー253が切り
換えられて、AO(A)21−Aからの出力が接地さ
れ、冗長AO(B)21ーBからの出力が顧客ねじ25
2へ直結され、したがって現場装置250へ結合され
る。リレー253のスイッチングはリレー253のコイ
ルを励磁することにより開始される。
【0017】リレーコイル254の1つの端子がAO
(A)21−Aへ接続され、他の端子がAO(B)21
−Bへ接続される。通常は、IOP(A)が現場装置2
50と通信し、IOP(B)がバックアップモード(す
なわち、IOP(B)出力端子がリレー253により短
絡される)になるようにリレーが切り換えられている
(電流がコイル254を流れない)。制御器30により
誤りが検出されると、制御器A 30(または、主制御
器として機能するのであれば、制御器B40)がリレー
253を切り換えさせるためにIOPへの指令を開始す
る。(IOP、IOP(A)とIOP(B)、は誤りを
検出するのであれば切り換えに影響を及ぼすこともでき
る。)
(A)21−Aへ接続され、他の端子がAO(B)21
−Bへ接続される。通常は、IOP(A)が現場装置2
50と通信し、IOP(B)がバックアップモード(す
なわち、IOP(B)出力端子がリレー253により短
絡される)になるようにリレーが切り換えられている
(電流がコイル254を流れない)。制御器30により
誤りが検出されると、制御器A 30(または、主制御
器として機能するのであれば、制御器B40)がリレー
253を切り換えさせるためにIOPへの指令を開始す
る。(IOP、IOP(A)とIOP(B)、は誤りを
検出するのであれば切り換えに影響を及ぼすこともでき
る。)
【0018】次にIOP冗長について説明する。制御器
の冗長性を省き、例示のためにIOPとバックアップI
OPを有する図2のプロセス制御器20の簡略化したブ
ロック図が示されている図6を参照する。本実施例にお
いては、40個までのIOPを含むことができ、冗長構
成または非冗長構成に任意の種類のIOPを混ぜて含ま
せることができる。上の説明から、制御器30は主制御
器として機能し、IOPモジュール21−Aは第1のス
レイブプロセッサとして機能し、IOPモジュール21
−Bはバックアップ(または第2のあるいは冗長)スレ
イブプロセッサとして機能する。
の冗長性を省き、例示のためにIOPとバックアップI
OPを有する図2のプロセス制御器20の簡略化したブ
ロック図が示されている図6を参照する。本実施例にお
いては、40個までのIOPを含むことができ、冗長構
成または非冗長構成に任意の種類のIOPを混ぜて含ま
せることができる。上の説明から、制御器30は主制御
器として機能し、IOPモジュール21−Aは第1のス
レイブプロセッサとして機能し、IOPモジュール21
−Bはバックアップ(または第2のあるいは冗長)スレ
イブプロセッサとして機能する。
【0019】本実施例は、プロセス制御器20は主制御
器として動作する制御器30を有し、IOPモジュール
21−A(アナログ出力モジュール)がプロセス制御装
置の配列規則に従ってモジュール1として構成される。
IOPA 21−Aは常に存在し(A/O IOPに対
する要求を仮定して)、IOPB 21−Bは用いるか
どうかは随意である(最初はそれは構成されないと仮定
する。したがって、IOPBが図6には破線で示されて
いる。)例示のために、IOP(A)がファイルアドレ
ス3とカードアドレス8に置かれると仮定する。(この
装置の実施例においては、キャビネットはファイル
(行)とカードスロットに分割される。)したがって、
この例においては、IOP21−Aとして示されている
A/O IOPの「プリント回路カード」が行3、カー
ドスロット8に挿入される。IOP(A)に論理アドレ
スが与えられ、この例においてはそのIOP(A)は論
理アドレス1の番号が割り当てられると仮定する。制御
器30のデータベースはバスA22に接続された論理ア
ドレス1、すなわち物理アドレスファイル3、カード8
のIOP(A)のためのデータを含み、最初は非冗長性
である。(表1の状態1を参照されたい。)制御器30
は構成されている論理アドレスを介して第1のスレイブ
IOPと通信する。プロセス制御装置10へ電力が供給
され、制御器30とIOP(A)21−Aを含んでいる
プロセス制御器20とともに初期化され、正常に動作す
る。IOP(A)21−AはFTA251の「A」点へ
接続される。
器として動作する制御器30を有し、IOPモジュール
21−A(アナログ出力モジュール)がプロセス制御装
置の配列規則に従ってモジュール1として構成される。
IOPA 21−Aは常に存在し(A/O IOPに対
する要求を仮定して)、IOPB 21−Bは用いるか
どうかは随意である(最初はそれは構成されないと仮定
する。したがって、IOPBが図6には破線で示されて
いる。)例示のために、IOP(A)がファイルアドレ
ス3とカードアドレス8に置かれると仮定する。(この
装置の実施例においては、キャビネットはファイル
(行)とカードスロットに分割される。)したがって、
この例においては、IOP21−Aとして示されている
A/O IOPの「プリント回路カード」が行3、カー
ドスロット8に挿入される。IOP(A)に論理アドレ
スが与えられ、この例においてはそのIOP(A)は論
理アドレス1の番号が割り当てられると仮定する。制御
器30のデータベースはバスA22に接続された論理ア
ドレス1、すなわち物理アドレスファイル3、カード8
のIOP(A)のためのデータを含み、最初は非冗長性
である。(表1の状態1を参照されたい。)制御器30
は構成されている論理アドレスを介して第1のスレイブ
IOPと通信する。プロセス制御装置10へ電力が供給
され、制御器30とIOP(A)21−Aを含んでいる
プロセス制御器20とともに初期化され、正常に動作す
る。IOP(A)21−AはFTA251の「A」点へ
接続される。
【0020】いくらか後の時刻において、装置10が動
作中にバックアップスレイブIOP21−Bを付加でき
る。IOP(A)21−Aは正常に動作を続け、IOP
(B)21−Bはファイル(キャビネット...)内の
任意の予備場所において構成される。IOP(B)はF
TA251の「B」端子へ接続され、装置の配列規則に
従って、場所情報と、IOP(B)がモジュール1(す
なわち、論理アドレス1を有するモジュール)に対して
バックアップするという事実を含めて、IOP(B)に
関連する情報が(プラント制御ネットワーク11のユニ
バーサルステーションUS 122から)出力される。
装置10が正常に動作している間にその情報が制御器3
0へ送られ、制御器のデータベースが更新される(表1
の基準状態2、IOP(B)21−Bがファイル4、カ
ードスロット10内に配置されていると仮定する)。そ
のような情報をオペレータ入力端子から手動入力するた
めに多くの技術を利用できることが当業者はわかるであ
ろう。この装置の冗長性を理解するためにはそれらの技
術についての説明は不要であるから、それらの技術につ
いての説明は省略する。次に本発明を説明する。本発明
の方法に従ってIOP(B)21−Bを同期させるため
に制御器30が動作する。同期というのは、IOP
(A)21−Aに存在するデータベースがIOP(B)
21−Bに含まれるようにするプロセスのことである。
IOP(A)のデータベースの情報が制御器30により
求められる。IOP(B)21−BはIOP(A)21
−Aから制御器30へのデータの送信を傍受し、それの
データベースメモリに格納することにより、IOP
(B)21−Bのデータベースを同じにする。この結果
IOP(B)が実行を開始することを指令される。)制
御器30がIOP(A)のデータベースの全てを読出し
たとすると、すなわち、IOP(B)がデータを写し取
ると、IOP(A)とIOP(B)がその時点において
等しいデータを有することを確認するために制御器は検
査を行う。そして同期が成功し、終わったことをIOP
(A)とIOP(B)へ知らせる。IOP(B)はIO
P(A)と同じ動作を行い、同じ情報をほぼ同じ時刻に
(しかし、各IOPはそれ自身のクロックを用いて動作
する)FTA251へ出力する。IOP(B)21−B
は専用バックアップであることがわかるであろう。しか
し、FTA251によりIOP(A)とIOP(B)と
のいずれかだけが上記のように現場装置250に達する
ことを許す。IOP(B)がひとたび同期されると、制
御器のデータベースは表1の状態3に示すように更新さ
れる。
作中にバックアップスレイブIOP21−Bを付加でき
る。IOP(A)21−Aは正常に動作を続け、IOP
(B)21−Bはファイル(キャビネット...)内の
任意の予備場所において構成される。IOP(B)はF
TA251の「B」端子へ接続され、装置の配列規則に
従って、場所情報と、IOP(B)がモジュール1(す
なわち、論理アドレス1を有するモジュール)に対して
バックアップするという事実を含めて、IOP(B)に
関連する情報が(プラント制御ネットワーク11のユニ
バーサルステーションUS 122から)出力される。
装置10が正常に動作している間にその情報が制御器3
0へ送られ、制御器のデータベースが更新される(表1
の基準状態2、IOP(B)21−Bがファイル4、カ
ードスロット10内に配置されていると仮定する)。そ
のような情報をオペレータ入力端子から手動入力するた
めに多くの技術を利用できることが当業者はわかるであ
ろう。この装置の冗長性を理解するためにはそれらの技
術についての説明は不要であるから、それらの技術につ
いての説明は省略する。次に本発明を説明する。本発明
の方法に従ってIOP(B)21−Bを同期させるため
に制御器30が動作する。同期というのは、IOP
(A)21−Aに存在するデータベースがIOP(B)
21−Bに含まれるようにするプロセスのことである。
IOP(A)のデータベースの情報が制御器30により
求められる。IOP(B)21−BはIOP(A)21
−Aから制御器30へのデータの送信を傍受し、それの
データベースメモリに格納することにより、IOP
(B)21−Bのデータベースを同じにする。この結果
IOP(B)が実行を開始することを指令される。)制
御器30がIOP(A)のデータベースの全てを読出し
たとすると、すなわち、IOP(B)がデータを写し取
ると、IOP(A)とIOP(B)がその時点において
等しいデータを有することを確認するために制御器は検
査を行う。そして同期が成功し、終わったことをIOP
(A)とIOP(B)へ知らせる。IOP(B)はIO
P(A)と同じ動作を行い、同じ情報をほぼ同じ時刻に
(しかし、各IOPはそれ自身のクロックを用いて動作
する)FTA251へ出力する。IOP(B)21−B
は専用バックアップであることがわかるであろう。しか
し、FTA251によりIOP(A)とIOP(B)と
のいずれかだけが上記のように現場装置250に達する
ことを許す。IOP(B)がひとたび同期されると、制
御器のデータベースは表1の状態3に示すように更新さ
れる。
【0021】次に、本発明の方法に従って同期を維持す
るための、制御器と第1のIOPおよび第2のIOPと
の間の通信スキームの流れ図が示されている図7を参照
する。正常な動作においては制御器30からIOP
(A)21−Aへの全ての転送(すなわち、書き込み)
はIOP(B)によっても受けられる。IOP(B)は
通信を傍受する。その理由はIOP(A)とIOP
(B)がこの実施例においては共に論理アドレス1を有
し、制御器30が論理アドレスにより第1のIOPと通
信するからである。制御器はそれの主処理を行い、第1
のIOPはそれの主処理を行い、第2のIOPはそれの
主処理を行う。第2のIOPは第1のIOPと同じであ
るが、各IOPはそれ自身のクロックで動作しているか
ら、第2のIOPは第1のIOPより先に、または後で
動作する(これは、第2のIOPの初期化が終わり、同
期されていると仮定している)。ある時点において、制
御器は1つの論理アドレスを有するIOPへメッセージ
を送る。第1のIOP21−Aと第2のIOP21−B
はそのメッセージを受ける。それら制御器はそれの主処
理を続行する。しかし、第1のIOPはそれの主処理を
停止してメッセージを受ける(900)。論理アドレス
1へ宛てられたメッセージを受け(901)、そのメッ
セージを復号する(902)。読出しメッセージが復号
されると、そのメッセージは、後で制御器へ送る間に主
データベース中の求められているデータを後で読出すた
めに読出しバッファに格納する(903)。書き込みメ
ッセージが復号されると、そのメッセージを書き込みバ
ッファに格納し(904)、メッセージ番号を割り当て
る(905)。次に、第1のIOPが確認応答メッセー
ジを、割り当てられたメッセージ番号とともに制御器へ
送る(906)。その確認応答メッセージは、メッセー
ジが受けられたことを制御器へ指示し、および、特定の
メッセージ要求の状態についての制御器による以後の質
問をメッセージ番号により行うことができるように割り
当てられたメッセージ番号を制御器へ指示する。(この
説明においては、制御器からの書き込み要求はデータベ
ースに対する任意の変化を意味する。)特定のメッセー
ジ番号を有するメッセージの状態についての制御器によ
る次の質問はメッセージ番号とともに状態リターンとな
る。要求された動作(この動作は第1のIOPの主処理
中に通常起こる)が終わると、制御器により状態要求が
行われた時に完全な状態を指示できるように、状態は完
全な状態へ更新される。本発明の方法の好適な実施例に
おいては、完成された状態は良好、警報、故障を含む3
つの独特の種類を有する。この特定の状況においては、
故障というのは、何らかの誤り(たとえばポイントが活
動しない...)のために動作が行われなかったことを
意味し、警報は、動作が行われたが、データが修正され
た(たとえば、弁を102%開くという要求を、100
%だけ開くことへ第1のIOPにより変更でき
る...)ことを意味する。
るための、制御器と第1のIOPおよび第2のIOPと
の間の通信スキームの流れ図が示されている図7を参照
する。正常な動作においては制御器30からIOP
(A)21−Aへの全ての転送(すなわち、書き込み)
はIOP(B)によっても受けられる。IOP(B)は
通信を傍受する。その理由はIOP(A)とIOP
(B)がこの実施例においては共に論理アドレス1を有
し、制御器30が論理アドレスにより第1のIOPと通
信するからである。制御器はそれの主処理を行い、第1
のIOPはそれの主処理を行い、第2のIOPはそれの
主処理を行う。第2のIOPは第1のIOPと同じであ
るが、各IOPはそれ自身のクロックで動作しているか
ら、第2のIOPは第1のIOPより先に、または後で
動作する(これは、第2のIOPの初期化が終わり、同
期されていると仮定している)。ある時点において、制
御器は1つの論理アドレスを有するIOPへメッセージ
を送る。第1のIOP21−Aと第2のIOP21−B
はそのメッセージを受ける。それら制御器はそれの主処
理を続行する。しかし、第1のIOPはそれの主処理を
停止してメッセージを受ける(900)。論理アドレス
1へ宛てられたメッセージを受け(901)、そのメッ
セージを復号する(902)。読出しメッセージが復号
されると、そのメッセージは、後で制御器へ送る間に主
データベース中の求められているデータを後で読出すた
めに読出しバッファに格納する(903)。書き込みメ
ッセージが復号されると、そのメッセージを書き込みバ
ッファに格納し(904)、メッセージ番号を割り当て
る(905)。次に、第1のIOPが確認応答メッセー
ジを、割り当てられたメッセージ番号とともに制御器へ
送る(906)。その確認応答メッセージは、メッセー
ジが受けられたことを制御器へ指示し、および、特定の
メッセージ要求の状態についての制御器による以後の質
問をメッセージ番号により行うことができるように割り
当てられたメッセージ番号を制御器へ指示する。(この
説明においては、制御器からの書き込み要求はデータベ
ースに対する任意の変化を意味する。)特定のメッセー
ジ番号を有するメッセージの状態についての制御器によ
る次の質問はメッセージ番号とともに状態リターンとな
る。要求された動作(この動作は第1のIOPの主処理
中に通常起こる)が終わると、制御器により状態要求が
行われた時に完全な状態を指示できるように、状態は完
全な状態へ更新される。本発明の方法の好適な実施例に
おいては、完成された状態は良好、警報、故障を含む3
つの独特の種類を有する。この特定の状況においては、
故障というのは、何らかの誤り(たとえばポイントが活
動しない...)のために動作が行われなかったことを
意味し、警報は、動作が行われたが、データが修正され
た(たとえば、弁を102%開くという要求を、100
%だけ開くことへ第1のIOPにより変更でき
る...)ことを意味する。
【0022】第2のIOPは第1のIOPの論理アドレ
スを知っているから、第1のIOPも論理アドレス1を
有する送られたメッセージを受ける。第2のIOPはそ
れの主処理を停止してメッセージを受ける(907)。
受けたメッセージを復号し(908)、読出されたメッ
セージが検出されると処理は終わり、第2のIOPの主
処理へ戻る。書き込みメッセージを検出したとすると、
そのメッセージを書き込みバッファに格納し(90
9)、第1のIOPが応答した後で、第1のIOPによ
り制御器へ送られた確認応答メッセージ中のメッセージ
番号を検査する(910)。第1のIOPが応答に失敗
したとすると、第2のIOPはメッセージを無視して、
出る。第1のIOPにより次に割り当てられるメッセー
ジ番号を第2のIOPが知るように、メッセージ番号は
順次割り当てられている。また、最初の同期化動作中
に、第2のIOPは第1のIOPの現在のメッセージ番
号を知らされる。メッセージ番号の検査に合格したとす
ると(911)、第2のIOPメッセージ処理ルーチン
が終了し、第2のIOPの主処理へ戻る(911)。メ
ッセージ番号が予測したメッセージ番号でないとする
と、誤り、すなわち、不正確なメッセージ番号が検出さ
れたこと、および第2のIOPが第1のIOPともはや
同期していないことを制御器へ知らせるために誤りをフ
ラッグを出す。第2のIOPは第1のIOPと同じデー
タで主処理動作を行う(メッセージ番号の検査に合格し
たと仮定して)が、異なる時刻に同じ順序で行う。第2
のIOPはそれ自身のクロックで動作しているから、第
2のIOPは第1のIOPの主処理と比較してそれの処
理を先にしたり、後にしたりできる。
スを知っているから、第1のIOPも論理アドレス1を
有する送られたメッセージを受ける。第2のIOPはそ
れの主処理を停止してメッセージを受ける(907)。
受けたメッセージを復号し(908)、読出されたメッ
セージが検出されると処理は終わり、第2のIOPの主
処理へ戻る。書き込みメッセージを検出したとすると、
そのメッセージを書き込みバッファに格納し(90
9)、第1のIOPが応答した後で、第1のIOPによ
り制御器へ送られた確認応答メッセージ中のメッセージ
番号を検査する(910)。第1のIOPが応答に失敗
したとすると、第2のIOPはメッセージを無視して、
出る。第1のIOPにより次に割り当てられるメッセー
ジ番号を第2のIOPが知るように、メッセージ番号は
順次割り当てられている。また、最初の同期化動作中
に、第2のIOPは第1のIOPの現在のメッセージ番
号を知らされる。メッセージ番号の検査に合格したとす
ると(911)、第2のIOPメッセージ処理ルーチン
が終了し、第2のIOPの主処理へ戻る(911)。メ
ッセージ番号が予測したメッセージ番号でないとする
と、誤り、すなわち、不正確なメッセージ番号が検出さ
れたこと、および第2のIOPが第1のIOPともはや
同期していないことを制御器へ知らせるために誤りをフ
ラッグを出す。第2のIOPは第1のIOPと同じデー
タで主処理動作を行う(メッセージ番号の検査に合格し
たと仮定して)が、異なる時刻に同じ順序で行う。第2
のIOPはそれ自身のクロックで動作しているから、第
2のIOPは第1のIOPの主処理と比較してそれの処
理を先にしたり、後にしたりできる。
【0023】次に、第2のIOPの初期化の流れ図が示
されている図8を参照する。図7を参照して上で説明し
た通信技術の構成に従って、制御器はデータベースを読
出す要求を第1のIOPへ送る。データベース読出し要
求はDUMP指令の形をとる。ダンプ指令を送る前に、
制御器30はFREEZE WRITE BUFFER
指令を第1のIOPへ送る。フリーズ指令を書き込みバ
ッファに置く(受信のために全ての入力が待ち行列にな
って置かれることを思い出されたい)。フリーズ指令の
後では、第1のIOPと第2のIOPは来るものの全て
の処理を停止する(メッセージはリンク、バスA 2
2、における任意のソースから受けることができるが、
フリーズ指令を検出した後は処理されない)。両方のI
OPが「凍結された」ことを制御器30が検出すると、
制御器30はDUMPシーケンスを開始する。要求され
たデータ、すなわち、データベース、を第1のIOPに
より制御器へ送る(921)。データベースのダンプ又
は読出しを終了するためにはある所定数の読出し/送信
トランザクションを要する。制御器30へ送られるデー
タベースのデータは、予め定められており、それらの送
信を傍受している第2のIOPに知られている見出しお
よび後書きを含む。第2のIOPは制御器30へ送られ
ているデータベース情報を傍受して、その情報をそれの
データベースに格納する(922)。このようにして、
第2のIOPのデータベースは第1のIOPのデータベ
ースと同じデータを含み、送信がいつ終わるかを決定で
きる。それから制御器は状態情報について第2のIOP
に質問する(物理的アドレスにより)(923)。状態
の検査が合格であると(924)、第2のIOPは同期
され、制御器は同期されたフラッグを表1についての先
の説明に従ってセットする。転送が合格でないこと、ま
たはデータベースの更新に誤りがあったことをその状態
が示したとすると、誤りがフラッグされ、オペレータへ
知らせる、状態を非同期状態にセットする、第2のIO
Pをオフラインにする、再び試みる等のような、種々の
誤り処理ルーチンを実行できる。
されている図8を参照する。図7を参照して上で説明し
た通信技術の構成に従って、制御器はデータベースを読
出す要求を第1のIOPへ送る。データベース読出し要
求はDUMP指令の形をとる。ダンプ指令を送る前に、
制御器30はFREEZE WRITE BUFFER
指令を第1のIOPへ送る。フリーズ指令を書き込みバ
ッファに置く(受信のために全ての入力が待ち行列にな
って置かれることを思い出されたい)。フリーズ指令の
後では、第1のIOPと第2のIOPは来るものの全て
の処理を停止する(メッセージはリンク、バスA 2
2、における任意のソースから受けることができるが、
フリーズ指令を検出した後は処理されない)。両方のI
OPが「凍結された」ことを制御器30が検出すると、
制御器30はDUMPシーケンスを開始する。要求され
たデータ、すなわち、データベース、を第1のIOPに
より制御器へ送る(921)。データベースのダンプ又
は読出しを終了するためにはある所定数の読出し/送信
トランザクションを要する。制御器30へ送られるデー
タベースのデータは、予め定められており、それらの送
信を傍受している第2のIOPに知られている見出しお
よび後書きを含む。第2のIOPは制御器30へ送られ
ているデータベース情報を傍受して、その情報をそれの
データベースに格納する(922)。このようにして、
第2のIOPのデータベースは第1のIOPのデータベ
ースと同じデータを含み、送信がいつ終わるかを決定で
きる。それから制御器は状態情報について第2のIOP
に質問する(物理的アドレスにより)(923)。状態
の検査が合格であると(924)、第2のIOPは同期
され、制御器は同期されたフラッグを表1についての先
の説明に従ってセットする。転送が合格でないこと、ま
たはデータベースの更新に誤りがあったことをその状態
が示したとすると、誤りがフラッグされ、オペレータへ
知らせる、状態を非同期状態にセットする、第2のIO
Pをオフラインにする、再び試みる等のような、種々の
誤り処理ルーチンを実行できる。
【0024】次に、図9,10を参照して最初の同期化
法について説明する。第2のIOPの最初の同期化法が
示されている図9と図10を参照する。たとえば、第1
のIOPと第2のIOPが同期されたデータベースで実
行している。上述した通信スキームに従って、第1のI
OPは待ち行列に格納されている指令を受け、第2のI
OPはいくつかの指令(すなわち、書き込み型指令)を
それの待ち行列に格納する。ここで、それぞれの待ち行
列の内容を含んでいる第1の待ち行列と第2の待ち行列
が示されている図9を参照する。制御器30は指令CM
D1〜CMD4を第1のIOPへ送り、第1のIOPは
指示されたメッセージ番号で応答し、指令をそれの待ち
行列に格納する。第2のIOPも同じ指令を受け、それ
らの指令をそれの待ち行列に格納し、上記通信スキーム
に従ってメッセージ番号を検査する。ただし、読出し指
令である指令CMD2は除く。指令CMD2は第2のI
OPにより捨てられる。第2のIOPにより受けられた
指令CMD1は第2のIOPにより既に実行されている
から、それの待ち行列中には現在は示さない。2つのI
OPはロックステップにはない。しかし、IOPに来る
データと指令とへ情報オーダは同じである。
法について説明する。第2のIOPの最初の同期化法が
示されている図9と図10を参照する。たとえば、第1
のIOPと第2のIOPが同期されたデータベースで実
行している。上述した通信スキームに従って、第1のI
OPは待ち行列に格納されている指令を受け、第2のI
OPはいくつかの指令(すなわち、書き込み型指令)を
それの待ち行列に格納する。ここで、それぞれの待ち行
列の内容を含んでいる第1の待ち行列と第2の待ち行列
が示されている図9を参照する。制御器30は指令CM
D1〜CMD4を第1のIOPへ送り、第1のIOPは
指示されたメッセージ番号で応答し、指令をそれの待ち
行列に格納する。第2のIOPも同じ指令を受け、それ
らの指令をそれの待ち行列に格納し、上記通信スキーム
に従ってメッセージ番号を検査する。ただし、読出し指
令である指令CMD2は除く。指令CMD2は第2のI
OPにより捨てられる。第2のIOPにより受けられた
指令CMD1は第2のIOPにより既に実行されている
から、それの待ち行列中には現在は示さない。2つのI
OPはロックステップにはない。しかし、IOPに来る
データと指令とへ情報オーダは同じである。
【0025】制御器30により次に送られる指令はFR
EEZE指令である。その指令は両方のIOPによりそ
れぞれの待ち行列に格納される。フリーズ指令が検出さ
れるまでは、各IOPは、指令の処理を含めて、それの
処理を続ける。(付加指令が制御器30から、またはリ
ンク上の他の任意のIOPから送り続けることができ
る。それらの指令は待ち行列に格納されるが、フリーズ
解除指令をIOPが受けるまでは処理されない。)フリ
ーズ指令が検出されるとそれ以上の処理は行われない。
第1のIOPと第2のIOPの双方が「凍結されてい
る」ことを制御器30が検出すると、制御器はDUMP
指令を第1のIOPへ送る。そのDUMP指令は上記ス
キームに従って所定数の読出しトランザクションを開始
し、それにより第1のIOPは情報を制御器へ送る。し
かし、この時には(DUMP指令のために)、送信は第
2のIOPにより傍受され、その第2のIOPは情報を
受けてその情報をそれのデータベースに格納する。第1
のIOPと第2のIOPは記録の数、記録のフォーマッ
ト...について所定の知識を有する。DUMP指令の
最後の読出しトランザクションにおいて、第1のIOP
は最後の読出しを制御器30に指示して、データベース
情報の終わりを知らせる。この時点においては第1のI
OPのデータベースと第2のIOPのデータベースは同
じである。両方のIOPは、DUMPオペレーションが
終わったことを知って(および誤りが無いことを検出し
て)、本発明の好適な実施例においては、それら自身の
「フリーズ」を解除する。すなわち、第1のIOPと第
2のIOPは処理を開始し、正常な実施例を始める。こ
のようにして、各IOPはそれぞれの待ち行列中の指令
CMD5を処理し、その処理を正常に続ける。図10は
本発明の好適な実施例のDUMPオペレーションの流れ
図を示す。
EEZE指令である。その指令は両方のIOPによりそ
れぞれの待ち行列に格納される。フリーズ指令が検出さ
れるまでは、各IOPは、指令の処理を含めて、それの
処理を続ける。(付加指令が制御器30から、またはリ
ンク上の他の任意のIOPから送り続けることができ
る。それらの指令は待ち行列に格納されるが、フリーズ
解除指令をIOPが受けるまでは処理されない。)フリ
ーズ指令が検出されるとそれ以上の処理は行われない。
第1のIOPと第2のIOPの双方が「凍結されてい
る」ことを制御器30が検出すると、制御器はDUMP
指令を第1のIOPへ送る。そのDUMP指令は上記ス
キームに従って所定数の読出しトランザクションを開始
し、それにより第1のIOPは情報を制御器へ送る。し
かし、この時には(DUMP指令のために)、送信は第
2のIOPにより傍受され、その第2のIOPは情報を
受けてその情報をそれのデータベースに格納する。第1
のIOPと第2のIOPは記録の数、記録のフォーマッ
ト...について所定の知識を有する。DUMP指令の
最後の読出しトランザクションにおいて、第1のIOP
は最後の読出しを制御器30に指示して、データベース
情報の終わりを知らせる。この時点においては第1のI
OPのデータベースと第2のIOPのデータベースは同
じである。両方のIOPは、DUMPオペレーションが
終わったことを知って(および誤りが無いことを検出し
て)、本発明の好適な実施例においては、それら自身の
「フリーズ」を解除する。すなわち、第1のIOPと第
2のIOPは処理を開始し、正常な実施例を始める。こ
のようにして、各IOPはそれぞれの待ち行列中の指令
CMD5を処理し、その処理を正常に続ける。図10は
本発明の好適な実施例のDUMPオペレーションの流れ
図を示す。
【0026】再び、正常なオペレーションにおいては制
御器30からIOP(A)21−Aへの全ての転送(す
なわち、書き込み)がIOP(B)により受けられる。
この実施例ではIOP(A)とIOP(B)は理論アド
レス1を有し、制御器30は論理アドレスによりIOP
と通信するから、IOP(B)は通信を傍受する。この
ようにして、IOP(B)の同期が維持され、余分の通
信は不要であり余分の通信時間を要することはない。こ
の装置においては、IOP(A)とIOP(B)は制御
器30とは通信を開始しないが、情報に対する要求に応
答する。第2のモードにおいては、制御器が論理アドレ
スによりIOPをアドレスする時に第2のIOPは、書
き込み要求には応答せず、物理アドレスが利用される時
に制御器に応答する。誤りが生じないことを確認するた
めに制御器は第1のIOPと第2のIOPを周期的にア
ドレスする。
御器30からIOP(A)21−Aへの全ての転送(す
なわち、書き込み)がIOP(B)により受けられる。
この実施例ではIOP(A)とIOP(B)は理論アド
レス1を有し、制御器30は論理アドレスによりIOP
と通信するから、IOP(B)は通信を傍受する。この
ようにして、IOP(B)の同期が維持され、余分の通
信は不要であり余分の通信時間を要することはない。こ
の装置においては、IOP(A)とIOP(B)は制御
器30とは通信を開始しないが、情報に対する要求に応
答する。第2のモードにおいては、制御器が論理アドレ
スによりIOPをアドレスする時に第2のIOPは、書
き込み要求には応答せず、物理アドレスが利用される時
に制御器に応答する。誤りが生じないことを確認するた
めに制御器は第1のIOPと第2のIOPを周期的にア
ドレスする。
【0027】以上、本発明を好適な実施例について説明
したが、本発明の要旨および範囲を逸脱することなしに
その実施例を種々変更できることがわかるであろう。し
たがって、添付の請求の範囲において本発明の真の範囲
に入るそのような変更の全てを包含することを意図する
ものである。
したが、本発明の要旨および範囲を逸脱することなしに
その実施例を種々変更できることがわかるであろう。し
たがって、添付の請求の範囲において本発明の真の範囲
に入るそのような変更の全てを包含することを意図する
ものである。
【図1】本発明を利用できるプロセス制御装置のブロッ
ク図である。
ク図である。
【図2】本発明を利用できる、I/Oモジュールを含
む、プロセス制御のブロック図を示す。
む、プロセス制御のブロック図を示す。
【図3】図2のプロセス制御器に含まれている制御器の
ブロック図を示す。
ブロック図を示す。
【図4】図2のプロセス制御器に含まれているI/Oモ
ジュールのブロック図を示す。
ジュールのブロック図を示す。
【図5】図2のプロセス制御器内のI/Oモジュールの
冗長スキームのブロック図を示す。
冗長スキームのブロック図を示す。
【図6】図2のプロセス制御器の簡単にしたブロック図
を示す。
を示す。
【図7】本発明の方法に従う制御器と第1のIOPおよ
び第2のIOPとの間の通信スキームの流れ図を示す。
び第2のIOPとの間の通信スキームの流れ図を示す。
【図8】図7に示す本発明の方法の通信スキームを利用
する第2のIOPデータベースの初期化の流れ図を示
す。
する第2のIOPデータベースの初期化の流れ図を示
す。
【図9】本発明の方法の最初の初期化プロセスを示す。
【図10】本発明の方法の最初の初期化プロセスを示
す。
す。
10 プロセス制御装置 14 ユニバーサル制御ネットワーク 20 プロセス制御器 21 入力/出力モジュール 30 制御器A 40 制御器B 120 ローカル制御ネットワーク 122 ユニバーサルオペレータ部 124 応用モジュール 126 履歴モジュール 128 コンピュータモジュール 201 トランシーバ 202 マイクロ制御器 204 EPROM 205 RAM 206、208 バッファ
Claims (1)
- 【特許請求の範囲】 【請求項1】 主制御器と少なくとも一対のスレーブ入
力/出力プロセッサ(IOP)を有し、一対のIOPの
うちの第1のIOPが主スレイブIOPであり、一対の
IOPのうち第2のIOPは第2のスレイブIOPであ
り、第1のIOPと第2のIOPは第1のデータベース
と第2のデータベースをそれぞれ有し、第1のIOPと
第2のIOPは第1のクロッキング装置と第2のクロッ
キング装置をそれぞれ利用して同じタスクを実行し、第
1のIOPと第2のIOPとのデータベースは同期させ
られ、主制御器による通信が第1のデータベースを修正
する通信を含んで第1のIOPに対してのみ行われるプ
ロセス制御装置の一対の入力/出力プロセッサの間の同
期を維持する方法において、 a)第1のIOPへ宛てられたメッセージを主制御器に
より送る過程と、 b)以後の実行のためにそのメッセージを第1のIOP
により受ける過程と、 c)メッセージ番号を含んでいる確認応答メッセージを
主制御器へ送り返すことによりメッセージの受信を確認
応答する過程と、 d)主制御器と前記IOPのいずれかとの間での送信を
第2のIOPにより傍受する過程と、 e)メッセージが対応する第1のIOPへ宛てられたこ
と、およびそのメッセージが所定の種類のものであるこ
とを認めた時に、後で実行するためにそのメッセージを
第2のIOPにより受ける過程と、 f)それぞれのデータベースが更新される結果をもたら
す、第1のIOPと第2のIOPが受けたメッセージの
実行を終わった時に、両方のデータベースが同じ情報を
含むことを続けることにより同期を維持するように、第
2のIOPによる確認応答メッセージ中のメッセージ番
号を検査する過程と、 を備える、主制御器と少なくとも一対のスレーブ入力/
出力プロセッサを有するプロセス制御装置の一対の入力
/出力プロセッサの間の同期を維持する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/588,211 US5142470A (en) | 1990-09-26 | 1990-09-26 | Method of maintaining synchronization of a free-running secondary processor |
US588,211 | 1990-09-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0511820A true JPH0511820A (ja) | 1993-01-22 |
Family
ID=24352943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3273614A Pending JPH0511820A (ja) | 1990-09-26 | 1991-09-26 | 主制御器と少くとも一対のスレーブ入力/出力プロセツサを有するプロセス制御装置の一対の入力/出力プロセツサの同期を維持する方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5142470A (ja) |
EP (1) | EP0478290B1 (ja) |
JP (1) | JPH0511820A (ja) |
AU (1) | AU645601B2 (ja) |
CA (1) | CA2051717C (ja) |
DE (1) | DE69128331T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015133002A (ja) * | 2014-01-14 | 2015-07-23 | 横河電機株式会社 | 計装システム及びその保守方法 |
JP2017514246A (ja) * | 2014-03-27 | 2017-06-01 | ハネウェル・インターナショナル・インコーポレーテッド | 汎用入力/出力(uio)を有する遠隔端末ユニット(rtu)及び関連する方法 |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5255388A (en) * | 1990-09-26 | 1993-10-19 | Honeywell Inc. | Synchronizing slave processors through eavesdrop by one on a write request message directed to another followed by comparison of individual status request replies |
US5202822A (en) * | 1990-09-26 | 1993-04-13 | Honeywell Inc. | Universal scheme of input/output redundancy in a process control system |
JPH04133102A (ja) * | 1990-09-26 | 1992-05-07 | Mitsubishi Electric Corp | プログラマブル・コントローラ及びその制御方法 |
US5222017A (en) * | 1990-11-23 | 1993-06-22 | The University Of British Columbia | Control system to synchronize slave computers |
US5978831A (en) * | 1991-03-07 | 1999-11-02 | Lucent Technologies Inc. | Synchronous multiprocessor using tasks directly proportional in size to the individual processors rates |
US5583757A (en) * | 1992-08-04 | 1996-12-10 | The Dow Chemical Company | Method of input signal resolution for actively redundant process control computers |
JP2557192B2 (ja) * | 1993-03-15 | 1996-11-27 | インターナショナル・ビジネス・マシーンズ・コーポレイション | トランザクション処理の同期方法、トランザクション処理のモニタ方法及びトランザクションのコミット処理方法 |
US5473771A (en) * | 1993-09-01 | 1995-12-05 | At&T Corp. | Fault-tolerant processing system architecture |
JPH07262032A (ja) * | 1994-03-17 | 1995-10-13 | Fujitsu Ltd | 情報処理装置 |
US5588150A (en) * | 1994-09-29 | 1996-12-24 | International Business Machines Corporation | Push down optimization in a distributed, multi-database system |
US5768577A (en) * | 1994-09-29 | 1998-06-16 | International Business Machines Corporation | Performance optimization in a heterogeneous, distributed database environment |
US6381595B1 (en) | 1994-09-29 | 2002-04-30 | International Business Machines Corporation | System and method for compensation of functional differences between heterogeneous database management systems |
US5764949A (en) * | 1994-09-29 | 1998-06-09 | International Business Machines Corporation | Query pass through in a heterogeneous, distributed database environment |
US5535217A (en) * | 1994-12-20 | 1996-07-09 | International Business Machines Corporation | Method and apparatus for probabilistic clock synchronization with interval arithmetic |
US5802265A (en) * | 1995-12-01 | 1998-09-01 | Stratus Computer, Inc. | Transparent fault tolerant computer system |
US5761518A (en) * | 1996-02-29 | 1998-06-02 | The Foxboro Company | System for replacing control processor by operating processor in partially disabled mode for tracking control outputs and in write enabled mode for transferring control loops |
US5790397A (en) * | 1996-09-17 | 1998-08-04 | Marathon Technologies Corporation | Fault resilient/fault tolerant computing |
US5941915A (en) * | 1997-02-18 | 1999-08-24 | Cummins Engine Company, Inc. | System for providing accurately time stamped vehicle operational messages following a real-time clock reset |
US5966301A (en) * | 1997-06-13 | 1999-10-12 | Allen-Bradley Company, Llc | Redundant processor controller providing upgrade recovery |
US5933347A (en) * | 1997-06-13 | 1999-08-03 | Allen-Bradley Company Llc | Industrial controller with program synchronized updating of back-up controller |
US6070251A (en) * | 1997-06-26 | 2000-05-30 | Sun Microsystems, Inc. | Method and apparatus for high availability and caching data storage devices |
US6073141A (en) * | 1997-11-25 | 2000-06-06 | International Business Machine Corporation | System and method for synchronizing local versions of database |
US6516327B1 (en) | 1998-12-24 | 2003-02-04 | International Business Machines Corporation | System and method for synchronizing data in multiple databases |
US6701198B1 (en) * | 1999-12-22 | 2004-03-02 | Rockwell Automation Technologies, Inc. | Safety network for industrial controller allowing initialization on standard networks |
US6931307B2 (en) * | 2001-02-16 | 2005-08-16 | Visteon Global Technologies, Inc. | Technique for data synchronization in a multiple system vehicle architecture |
DE10113260B4 (de) * | 2001-03-16 | 2005-10-20 | Siemens Ag | Synchrones, getaktetes Kommunikationssystem mit Relativuhr und Verfahren zum Aufbau eines solchen Systems |
DE10149986C2 (de) * | 2001-10-11 | 2003-11-13 | Siemens Ag | Rechneranordnung mit einem signaltechnisch sicheren Mehrrechnersystem und einem Vorverarbeitungsrechnersystem |
US7251693B2 (en) * | 2001-10-12 | 2007-07-31 | Direct Computer Resources, Inc. | System and method for data quality management and control of heterogeneous data sources |
FI115015B (fi) * | 2002-04-22 | 2005-02-15 | Metso Automation Oy | Menetelmä ja järjestelmä väylän varmistamiseksi sekä ohjauspalvelin |
US7797394B2 (en) * | 2005-04-18 | 2010-09-14 | Dell Products L.P. | System and method for processing commands in a storage enclosure |
US7739234B1 (en) | 2005-12-15 | 2010-06-15 | Teradata Us, Inc. | Techniques for synchronizing data store tables |
US8421614B2 (en) * | 2007-09-19 | 2013-04-16 | International Business Machines Corporation | Reliable redundant data communication through alternating current power distribution system |
WO2013061494A1 (ja) * | 2011-10-28 | 2013-05-02 | 日本電気株式会社 | 通信中継装置、稼働状態決定方法、通信中継制御基板及び制御プログラムが格納された記憶媒体 |
EP2787404A1 (de) * | 2013-04-04 | 2014-10-08 | Siemens Aktiengesellschaft | Verfahren zum Betreiben eines dezentralen Peripheriesystems |
US9618909B2 (en) * | 2013-12-20 | 2017-04-11 | Thales Canada Inc | Safety assurance of multiple redundant systems |
US10503617B2 (en) | 2017-02-16 | 2019-12-10 | Honeywell International Inc. | Method for synchronizing redundant controllers without hardware support |
CN109510774B (zh) * | 2018-12-05 | 2022-08-02 | 浪潮电子信息产业股份有限公司 | 一种在数据同步过程中实现流量控制的方法 |
EP4063974A1 (en) * | 2021-03-23 | 2022-09-28 | ABB Schweiz AG | Controlling an industrial process using virtualized instances of control software |
FR3128391B1 (fr) * | 2021-10-21 | 2023-10-20 | Renault | Procédé de contrôle de l’usinage de pièces |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62214465A (ja) * | 1986-03-17 | 1987-09-21 | Hitachi Ltd | 2重化コントロ−ラの制御方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4141066A (en) * | 1977-09-13 | 1979-02-20 | Honeywell Inc. | Process control system with backup process controller |
US4590554A (en) * | 1982-11-23 | 1986-05-20 | Parallel Computers Systems, Inc. | Backup fault tolerant computer system |
US4872106A (en) * | 1983-04-06 | 1989-10-03 | New Forney Corp. | Industrial process control system with back-up data processors to take over from failed primary data processors |
US4607256A (en) * | 1983-10-07 | 1986-08-19 | Honeywell, Inc. | Plant management system |
US4958270A (en) * | 1989-01-23 | 1990-09-18 | Honeywell Inc. | Method for control data base updating of a redundant processor in a process control system |
US4959768A (en) * | 1989-01-23 | 1990-09-25 | Honeywell Inc. | Apparatus for tracking predetermined data for updating a secondary data base |
US5008805A (en) * | 1989-08-03 | 1991-04-16 | International Business Machines Corporation | Real time, fail safe process control system and method |
US5088021A (en) * | 1989-09-07 | 1992-02-11 | Honeywell, Inc. | Apparatus and method for guaranteed data store in redundant controllers of a process control system |
-
1990
- 1990-09-26 US US07/588,211 patent/US5142470A/en not_active Expired - Lifetime
-
1991
- 1991-09-12 AU AU83869/91A patent/AU645601B2/en not_active Ceased
- 1991-09-18 CA CA002051717A patent/CA2051717C/en not_active Expired - Fee Related
- 1991-09-25 DE DE69128331T patent/DE69128331T2/de not_active Expired - Fee Related
- 1991-09-25 EP EP91308714A patent/EP0478290B1/en not_active Expired - Lifetime
- 1991-09-26 JP JP3273614A patent/JPH0511820A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62214465A (ja) * | 1986-03-17 | 1987-09-21 | Hitachi Ltd | 2重化コントロ−ラの制御方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015133002A (ja) * | 2014-01-14 | 2015-07-23 | 横河電機株式会社 | 計装システム及びその保守方法 |
US9946613B2 (en) | 2014-01-14 | 2018-04-17 | Yokogawa Electric Corporation | Instrumentation system and method for maintaining the same |
JP2017514246A (ja) * | 2014-03-27 | 2017-06-01 | ハネウェル・インターナショナル・インコーポレーテッド | 汎用入力/出力(uio)を有する遠隔端末ユニット(rtu)及び関連する方法 |
Also Published As
Publication number | Publication date |
---|---|
AU645601B2 (en) | 1994-01-20 |
EP0478290B1 (en) | 1997-12-03 |
US5142470A (en) | 1992-08-25 |
CA2051717A1 (en) | 1992-03-27 |
DE69128331D1 (de) | 1998-01-15 |
EP0478290A2 (en) | 1992-04-01 |
EP0478290A3 (en) | 1993-06-23 |
AU8386991A (en) | 1992-04-02 |
DE69128331T2 (de) | 1998-06-04 |
CA2051717C (en) | 1998-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0511820A (ja) | 主制御器と少くとも一対のスレーブ入力/出力プロセツサを有するプロセス制御装置の一対の入力/出力プロセツサの同期を維持する方法 | |
US5202822A (en) | Universal scheme of input/output redundancy in a process control system | |
US5136498A (en) | Method for enacting failover of a 1:1 redundant pair of slave processors | |
US5261092A (en) | Synchronizing slave processors through eavesdrop by one on periodic sync-verify messages directed to another followed by comparison of individual status | |
US5255388A (en) | Synchronizing slave processors through eavesdrop by one on a write request message directed to another followed by comparison of individual status request replies | |
US5088021A (en) | Apparatus and method for guaranteed data store in redundant controllers of a process control system | |
US6308284B1 (en) | Method and apparatus for maintaining data coherency | |
US5426774A (en) | Method for maintaining a sequence of events function during failover in a redundant multiple layer system | |
US20030145168A1 (en) | Method and apparatus for maintaining data coherency | |
US9880910B2 (en) | Asynchronous remote copy system and storage control method | |
JPH08227344A (ja) | 二重磁気ディスク制御装置間の通信制御装置 | |
JP2003167684A (ja) | ディスクアレイ装置間の遠隔データコピー方式 | |
JPH086910A (ja) | クラスタ型計算機システム | |
JPH1049418A (ja) | ジャーナルデータの反映方法及び装置と、冗長構成形計算機システム | |
JP7489183B2 (ja) | 演算装置、冗長化システムおよびプログラム、ならびに冗長化構成の構築方法 | |
JP5145860B2 (ja) | メモリ二重化システム及び情報処理装置 | |
JP2511542B2 (ja) | 情報処理システム | |
US11507478B2 (en) | Method for operating a redundant automation system | |
JPH11345139A (ja) | 無停止型2重化システム | |
JP2737480B2 (ja) | 二重化通信制御装置の切り替え方法及び装置 | |
JPH02162430A (ja) | 二重化システムのデータ同期方式 | |
JPH06124242A (ja) | 二重化共有メモリ等価性保証方式 | |
JPH04281546A (ja) | コンピュータ間通信方式 | |
JPH03259347A (ja) | 情報処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960305 |