JPH0511820A - 主制御器と少くとも一対のスレーブ入力／出力プロセツサを有するプロセス制御装置の一対の入力／出力プロセツサの同期を維持する方法 - Google Patents

主制御器と少くとも一対のスレーブ入力／出力プロセツサを有するプロセス制御装置の一対の入力／出力プロセツサの同期を維持する方法

Info

Publication number
JPH0511820A
JPH0511820A JP3273614A JP27361491A JPH0511820A JP H0511820 A JPH0511820 A JP H0511820A JP 3273614 A JP3273614 A JP 3273614A JP 27361491 A JP27361491 A JP 27361491A JP H0511820 A JPH0511820 A JP H0511820A
Authority
JP
Japan
Prior art keywords
iop
controller
message
main controller
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3273614A
Other languages
English (en)
Inventor
Robert W Bristow
ロバート・ダブリユ・ブリストウ
Paul F Mclaughlin
ポール・エフ・マクロウリン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell Inc
Original Assignee
Honeywell Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Inc filed Critical Honeywell Inc
Publication of JPH0511820A publication Critical patent/JPH0511820A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1683—Temporal synchronisation or re-synchronisation of redundant processing components at instruction level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
    • G06F11/1687—Temporal synchronisation or re-synchronisation of redundant processing components at event level, e.g. by interrupt or result of polling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2097—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements maintaining the standby controller/processing unit updated
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24186—Redundant processors are synchronised
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24189—Redundant processors monitor same point, common parameters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)
  • Safety Devices In Control Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 ２つのスレイブプロセッサを同期させ、その
同期を維持する方法を得る。 【構成】 第１及び第２の入出力プロセッサ（ＩＯＰ）
のデータベースが同期させられ、主制御器による通信が
第１のＩＯＰに対してだけ行われる。各ＩＯＰはそれ自
身のクロック装置を利用して同じタスクを行う。第１の
ＩＯＰは主制御器から以後の実行のためのメッセージを
受け、メッセージ番号を含む確認応答メッセージの送信
により確認応答される。第２のＩＯＰは主制御器と、ネ
ットワークにおけるＩＯＰのいずれかとの間の通信を傍
受する。メッセージが対応する第１のＩＯＰへ宛てられ
たこと、およびそのメッセージが所定の型式のものであ
ることを確認すると、第２のＩＯＰは確認応答メッセー
ジ中のメッセージ番号を検査する。第１と第２のＩＯＰ
が夫々のメッセージの実行を終わった時にデータベース
は更新され、両方のデータベースが同じ情報を含むこと
を続け、同期を維持する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、データベース維持方法
に関するものであり、更に詳しくいえば、クロックを利
用している第２のスレイブプロセッサを、前記クロック
とは異なるクロックを利用している第１のスレイブプロ
セッサに同期させ、その同期を維持する方法に関するも
のである。更に、２つのスレイブプロセッサは相互にメ
ッセージを開始できず、または相互に直接通信できな
い。
【０００２】
【従来の技術】米国特許第４，１３３，０２７号および
第４，１４１，０６６号明細書に記載されているような
バックアッププロセッサ制御装置を有するプロセス制御
装置は専用ランダムアクセスメモリ（ＲＡＭ）および読
出専用メモリ（ＲＯＭ）を含む。バックアップ制御装置
はほとんど遊んでいるか、ある種のバックアップタスク
を行うことができるが、プロセス制御機能に直接関連な
いタスクは行わない。主なプロセス制御装置の１つにお
ける障害が検出されると、主制御器の動作を行うため
に、故障した制御装置のＲＡＭに記憶されているデータ
をバックアップ制御装置のＲＡＭへ転送せねばならな
い。それらの装置は１：Ｎの冗長装置である。
【０００３】１９８９年１月２３日に出願され、本願出
願人へ譲渡された米国特許出願Ｎｏ．０７／２９９，８
５９に記載されているような既存の装置は、１：１の冗
長装置を提供する。その冗長装置により第２の装置（第
２の制御装置又は、バックアップ制御装置）のデータベ
ースが定期的に更新される。その更新過程は主機能に明
らかとなり、ＣＰＵすなわち、プロセッサの動作を一時
的に停止させる（または不利にする）ことがなく、しか
も最短時間で行うことができる。障害状態が起こると、
主制御器と装置の残りの部分との間で通信を行うことが
できない（すなわち、動作停止）時間が存在する。更
に、主制御器と第２の制御器は所定の場所にあり、この
冗長特徴を実現するために利用されるソフトウェア（す
なわち、冗長ソフトウェア）は他のソフトウェアの層に
とっては明らかでない。たとえば、プラント制御ネット
ワークのユニバーサルステーションがプロセス制御装置
のプロセス制御器の制御器（すなわち、第２の制御器を
質問できないから、主制御器）に対して質問したとする
と、故障中にその制御器は応答できず、かつ、ユニバー
サルステーションがオペレータに対する表示器上に質問
マークを出力する。
【０００４】本発明は、いずれも他方に対して通信を開
始できないような通信ネットワークに存在する第１およ
び第２のスレイブプロセッサの対のデータベースの同期
をとり、その同期を維持する方法を提供するものであ
る。本発明は第１のスレイブプロセッサから第２のスレ
イブプロセッサへのデータのワンタイム転送を行う。こ
のワンタイム転送は第１のスレイブプロセッサと主制御
器の間の全ての通信を傍受する第２のスレイブプロセッ
サにより行われる。第１のスレイブプロセッサへの全て
のメッセージを傍受する第２のスレイブプロセッサはそ
の全てのメッセージを内部で処理する。第２のスレイブ
プロセッサは主制御器には応答しないが、通信が有効で
あることを確認するために第１のスレイブプロセッサか
ら主制御器への通信を傍受する。第１のスレイブプロセ
ッサと第２のスレイブプロセッサは相互間の通信を開始
できず主制御器への直接データ路を持たないが、通信路
は有する。第２のスレイブプロセッサによる第１のスレ
イブプロセッサへのメッセージの傍受は、第２の（すな
わち冗長）プロセッサの付加による通信の処理能力には
衝撃を与えない。更に、最初の同期は他の通信と並列に
行われるから、プロセッサ制御装置のネットワークにお
ける他のプロセッサとの通信は、第１のスレイブプロセ
ッサと第２のスレイブプロセッサのワンタイム同期中に
乱されることはない。
【０００５】
【発明が解決しようとする課題】したがって、本発明の
目的は、第１のスレイブプロセッサと第２のスレイブプ
ロセッサを同期させ、その同期を維持する方法を得るこ
とである。本発明の別の目的は、プロセス制御装置のネ
ットワークへ接続されている第１のスレイブプロセッサ
と第２のスレイブプロセッサを同期させ、その同期を維
持する方法を得ることである。本発明の更に別の目的
は、プロセス制御装置のネットワークへ接続されている
相互に通信を開始できない第１のスレイブプロセッサ
と、第２のスレイブプロセッサの同期をとり、その同期
を維持する方法を得ることである。
【０００６】
【課題を解決するための手段】したがって、プロセス制
御装置の第１のスレイブプロセッサと第２のスレイブプ
ロセッサを最初に同期させその同期を維持する方法が本
発明により得られる。主制御器と、少なくとも一対のス
レイブ入力／出力プロセッサ（ＩＯＰ）を有するプロセ
ス制御装置において、一対のＩＯＰのうち第１のＩＯＰ
が第１のスレイブＩＯＰであり、第２のＩＯＰは第２の
スレイブＩＯＰである。第１のＩＯＰと第２のＩＯＰは
第１のデータベースと第２のデータベースをそれぞれ有
し、第１のＩＯＰと第２のＩＯＰは第１のクロック装置
と第２のクロック装置をそれぞれ利用して同じタスクを
実行する。第１のＩＯＰのデータベースと第２のＩＯＰ
のデータベースは同期させられ、主制御器による通信
は、第１のデータベースを修正する通信を含めて第１の
ＩＯＰだけへ行われる。第１のＩＯＰと第２のＩＯＰの
間の同期を維持する方法は、主制御器によって第１のＩ
ＯＰへ宛てられたメッセージを送る過程を有する。以後
の実行の間メッセージを第１のＩＯＰが受ける。メッセ
ージ番号を含んでいる確認応答メッセージを主制御器へ
送り返すことによりメッセージの受信を確認応答する。
主制御器とネットワークにおける前記ＩＯＰのいずれか
との間の通信を第２のＩＯＰが傍受する。メッセージが
対応する第１のＩＯＰへ宛てられたこと、およびそのメ
ッセージが所定の種類のものであることを認めた時に、
以後の実行の間第２のＩＯＰはそのメッセージを受け
る。第１のＩＯＰと第２のＩＯＰが受けたメッセージの
実行を終わりそれぞれのデータベースが更新された時
に、両方のデータベースが同じ情報を含み続けることに
より同期を維持するように、第２のＩＯＰは確認応答メ
ッセージ中のメッセージ番号を検査する。このメッセー
ジ番号は第２のＩＯＰが決定できる。
【０００７】
【実施例】本発明の方法について説明する前に、本発明
を利用できるシステム環境を理解することが助けとな
る。本発明の装置を利用しているプロセス制御装置１０
のブロック図が示されている図１を参照する。プロセス
制御装置１０はプラント制御ネットワーク１１を含む。
このプラント制御ネットワーク１１のネットワークイン
ターフェイスモジュール（ＮＩＭ）６０２へプロセス制
御器２０がユニバーサル制御ネットワーク（ＵＣＮ）１
４を介して作動的に接続される。プロセス制御装置１０
の好適な実施例においては、さらに多くのプロセス制御
器２０を対応するＵＣＮ１４と対応するＮＩＭ６０２を
介してプラント制御ネットワーク１１へ作動的に接続で
きる。弁、圧力スイッチ、圧力計、熱電対を含む現場装
置（図示せず）からのアナログ入力信号（Ａ／Ｉ）と、
アナログ出力信号（Ａ／Ｏ）と、デジタル入力信号（Ｄ
／Ｉ）と、デジタル出力信号（Ｄ／Ｏ）とをプロセス制
御器２０はプロセス制御装置１０へインターフェイスす
る。
【０００８】プラント制御ネットワーク１１は、プラン
トオペレータとともに被制御プロセスを全体的に管理
し、管理機能を行うために必要な全ての情報を得、オペ
レータとのインターフェイスを有する。プラント制御ネ
ットワーク１１は複数の物理的モジュールを含む。それ
らの物理的モジュールにはユニバーサルオペレータ部
（ＵＳ）１２２と、アプリケーションモジュール（Ａ
Ｍ）１２４と、履歴モジュール（ＨＭ）１２６と、コン
ピュータモジュール（ＣＭ）１２８と、被制御プロセス
の求められている制御／管理機能を実行するために必要
な、それらのモジュールと同一の各種のモジュール（お
よび追加の種類のモジュール（図示せず）も）を含む。
それらの各物理的モジュールは必要に応じて互いに通信
できるローカル制御ネットワーク（ＬＣＮ）１２０へ作
動的に接続される。ＮＩＭ６０２はＬＣＮ１２０とＵＣ
Ｎ１４の間のインターフェイスを行う。プラント制御ネ
ットワーク１１と物理的モジュールのより完全な説明に
ついては米国特許第４，６０７，２５６号明細書を参照
されたい。
【０００９】次に、プロセス制御器２０のブロック図が
示されている図２を参照する。プロセス制御装置１０の
好適な実施例のプロセス制御装置２０は制御器Ａ３０と
制御器Ｂ ４０を含む。それらの制御器は制御器および
第２の制御器として有効に動作する。制御器Ａ ３０と
Ｂ ４０はＵＣＮ１４へ接続され、ＵＣＮ１４は、好適
な実施例においては、通信を冗長にする目的でＵＣＮ
（Ａ）１４ＡとＵＣＮ（Ｂ）１４Ｂを有する。入力／出
力プロセッサ（ＩＯＰ）（ここでは時には入力／出力
（Ｉ／Ｏ）モジュールと呼ぶ）２１が現場装置に対して
インターフェイスする。現場装置は各種の弁、各種のス
イッチ、各種の圧力計、各種の熱電対等である。それら
各種の現場装置はアナログ入力（Ａ／Ｉ）、アナログ出
力（Ａ／Ｏ）、デジタル入力（Ｄ／Ｉ）、デジタル出力
（Ｄ／Ｏ）とすることができる。制御器Ａ ３０はバス
Ａ ２２を介して各Ｉ／Ｏモジュール２１とインターフ
ェイスし、制御器Ｂ ４０はバスＡ ２３を介して各Ｉ
／Ｏモジュール２１とインターフェイスする。また、再
び通信冗長目的のために、制御器Ａ ３０はバスＢ２３
へも接続され、制御器Ｂ ４０はバスＡ ２２へ接続さ
れる。
【００１０】制御器Ａ ３０とＢ ４０とはＵＣＮ１４
と、制御器の間のリンク１３と、バスＡ ２２とＢ ２
３を介して互いに通信する。好適な実施例においてはバ
スＡとＢは直列Ｉ／Ｏリンクである。１つの制御器（制
御器Ａ ３０またはＢ ４０）は主制御器として動作
し、他の制御器が第２の制御器として動作する（バック
アップ以外の保留モジュールにおいては、制御器Ａ ３
０の障害が起きたとすると、制御器Ｂが始動時間すなわ
ち初期化時間がほとんどかからずに制御機能を行うこと
ができる）。所定の時間基準で主制御器と名づけられて
いる制御器によりポイント処理が行われ、Ｉ／Ｏモジュ
ールと通信する。また、主制御器として動作する制御器
はプラント制御ネットワーク１１と通信して、状態およ
び履歴を知らせ、プラント制御ネットワークからユニバ
ーサルステーション１２２を介して、オペレータからの
指令のような入力を受ける。更に、主制御器に保持され
ているデータベースがリンク１３を介して第２の制御器
へ通信される。上記のように、１つの制御器が第２の制
御器として動作する。しかし、プロセス制御器２０には
第２の制御器は不要であることが当業者はわかるであろ
う。
【００１１】制御器３０、４０のブロック図が示されて
いる図３を参照する。モデム５０がＵＣＮ１４へ接続さ
れる。このモデムは２つの入力端子を有する。１つの入
力端子はＵＣＮ１４Ａへ接続され、他の入力端子はＵＣ
Ｎ１４Ｂへ接続される。モデム５０は通信ユニット（Ｃ
ＯＭＭ）６０とインターフェイスする。その通信ユニッ
トは大域メモリ７０と、Ｉ／Ｏインターフェイスユニッ
ト８０と、制御ユニット９０とに対して大域バス７２を
介してインターフェイスする。通信ユニット６０は通信
制御ユニット、好適な実施例においてはトークンバス制
御器（ＴＢＣ）６１を含む。このトークンバス制御器は
モトローラ６８８２４型であって、ローカルバス６２へ
接続される。プロセッサＡ ６３（これは通信機能をほ
ぼ実行する）がローカルバス６２とローカルメモリＡ
６４へ接続される。そのローカルメモリはローカルバス
６２へも接続される。プロセッサＡ ６３はモデム５０
とＴＢＣ６１とを介してプラント制御ネットワーク１１
と通信する。ローカルメモリＡ ６４は、プラント制御
ネットワーク１１からダウンロードされて、プロセッサ
Ａ ６３とＴＢＣ６１により使用するためのパーソナリ
ティ映像を含む情報を記憶する。プロセッサＡ ６３と
Ｂ ９１に共通である情報を大域メモリ７０が記憶す
る。大域メモリ７０はバスＡ ２２とＢ ２３から受け
た全てのデータも記憶する。大域メモリ７０はプロセッ
サＡ ６３とＢ ９１の間のプロセッサ間通信媒体とし
ても機能する。制御ユニット９０はプロセッサＢ ９１
とローカルメモリＢ ９２を含む。プロセッサＢ ９１
とローカルメモリＢ ９２はローカルバス９３へ接続さ
れる。プロセッサＢ ９１は現場装置に関連する制御機
能（すなわち、制御処理）を行う。これはポイント処理
を行い、ローカルメモリＢ９２と大域メモリ７０とを更
新することを主として行う。制御ユニット９０のローカ
ルバス９３へは、プロセス制御器２０の他の制御器３
０、４０へのリンク１３を介してのデータベースの転送
を実現するために利用されるトラックユニット（図示せ
ず）も結合される。トラックユニットのより詳しい説明
については下記の米国特許出願を参照されたい。
【００１２】（ａ）米国特許出願Ｎｏ．０７／２９９，
８５７、１９８９年１月２３日、ピー・ガーハート
（Ｐ．Ｇｅｒｈａｒｔ）出願、名称「二次データベース
を更新するために所定のデータをトラッキングする装置
（ＡＰＰＡＲＡＴＵＳＦＯＲＴＲＡＣＫＩＮＧ ＰＲＥ
ＤＥＴＥＲＭＩＮＤ ＤＡＴＡ ＦＯＲ ＵＰＤＡＴＩ
ＮＧ Ａ ＳＥＣＯＮＤＡＲＹ ＤＡＴＡ ＢＡＳ
Ｅ）」。（ｂ）米国特許出願Ｎｏ．０７／２９９，８５
９、１９８９年１月２３日、ピー・マクローリン（Ｐ．
ＭｃＬａｕｇｈｌｉｎ）出願、名称「プロセス制御装置
において冗長プロセッサのデータベース更新を制御する
方法（ＭＥＴＨＯＤ ＦＯＲ ＣＯＮＴＲＯＬ ＤＡＴ
Ａ ＢＡＳＥ ＵＰＤＡＴＩＮＧ ＯＦ ＡＲＥＤＵＮ
ＤＡＮＴ ＰＲＯＣＥＳＳＯＲ ＩＮ Ａ ＰＲＯＣＥ
ＳＳ ＣＯＮＴＲＯＬ ＳＹＳＴＥＭ）」。それら２つ
の米国特許出願は本願出願人へ譲渡されている。Ｉ／Ｏ
インターフェイスユニット８０は受信器−送信器装置を
含む。この装置はＵＡＲＴ（ユニバーサル非同期受信器
／送信器）８１である。このＵＡＲＴはバスＡ ２２と
バスＢ ２３とにそれぞれドライバー８２，８３を通し
て接続されている。
【００１３】プロセッサＢ ９１は各種の現場装置から
大域メモリ７０を介してデータを受け、必要なポイント
処理と制御機能を行い、それからローカルメモリＢ ９
２と大域メモリ７０を要求に応じて更新する。通信ユニ
ット６０は、制御ユニット９０から大域メモリ７０を介
して送られた指令に応じて、Ｉ／Ｏモジュール２１と大
域メモリ７０の間の（Ｉ／Ｏインターフェイスユニット
８０を介する）データの入力と出力を行うことにより、
制御ユニット９０をＩ／Ｏモジュール管理の負担から解
放する。このようにして、所定の取付けられている現場
装置に対してプロセス制御器２０内の制御ユニット９０
により制御処理が行われ、通信（すなわち、Ｉ／Ｏ制
御）が通信ユニット６０によりＵＡＲＴ８１を介して行
われる。
【００１４】Ｉ／Ｏモジュールのブロック図が示されて
いる図４を参照する。トランシーバ（防ジャバー（ａｎ
ｔｉ−ｊａｂｂｅｒ）回路）２０１がバスＡ ２２およ
びＢ２３とインターフェイスする。トランシーバ２０１
はマイクロ制御器（μ−制御器）２０２とインターフェ
イスする。このマイクロ制御器は、本実施例において
は、インテル（Ｉｎｔｅｌ）８０Ｃ３１形である。マイ
クロ制御器は、ローカルバス２０３へ結合され、同様に
ローカルバス２０３へ結合されている。ＥＰＲＯＭ２０
４とＲＡＭ２０５を含む。ＲＡＭ２０５はＩ／Ｏモジュ
ール２１のためのデータベースを形成する情報を含む。
ＥＰＲＯＭ２０４はマイクロ制御器２０２により利用さ
れるプログラム情報を含む。ローカルバス２０３へは、
Ｉ／Ｏリンク（バスＡ ２２、バス２３）からのＩ／Ｏ
リンクアドレス情報を受ける入力バッファも結合され
る。またローカルバス２０３へは出力バッファ（ＢＵＦ
ＦＥＲ ＯＵＴ）２０８が結合される。アプリケーショ
ン専用回路２０９もローカルバス２０３へ接続され、そ
のローカルバスを介して入力バッファ２０６と、出力バ
ッファ２０８と、マイクロ制御器２０３とにインターフ
ェイスする。アプリケーション専用回路２０９は、Ｉ／
Ｏモジュールを結合すべき現場装置に応じてＩ／Ｏモジ
ュールを変える。現場装置がデジタル入力を要求する種
類のものであるとすると、アプリケーション専用回路２
０９は、Ｉ／Ｏモジュールの残りとインターフェイスす
る所定のフォーマットにデジタル入力を変形するための
論理を含む。同様に、現場装置がアナログ入力を必要と
する種類のものとすると、所定のフォーマットに一致す
るフォーマットへ（Ａ／Ｄ変換器を介して）アナログ入
力信号を変換する論理を含む。このようにして、Ｉ／Ｏ
モジュールは専用Ｉ／Ｏモジュール形と呼ばれる。マイ
クロ制御器２０２はアプリケーション専用回路２０９の
ためにＩ／Ｏ処理（または前処理）を行う。その処理
は、アプリケーション専用回路からの信号を制御器３
０、４０に適合するフォーマットへ翻訳すること、およ
び制御器３０、４０からの信号をＩ／Ｏモジュール２１
と適合するフォーマットにすることでほぼ構成される前
処理の種類（すなわち、Ａ／Ｉ、Ａ／Ｏ．．．）に応じ
て各Ｉ／Ｏモジュール２１ごとに変わる。実行される前
処理のいくつかは零ドリフトと、直線化（熱電対を直線
化する）と、ハードウェアの修正と、補償（利得補償お
よび零補償）と、基準ジャンクション補償と、較正修正
と、変換と、警報（リミット）の点検と．．．所定の尺
度（すなわち、技術単位、正規化された単位、尺度の百
分率．．．）を有する所定のフォーマットで信号を発生
することを含む。好適な実施例においては、７種類のア
プリケーション専用回路が設けられる。それらのアプリ
ケーション専用回路は高レベルアナログ入力と、低レベ
ルアナログ入力と、アナログ出力と、デジタル入力と、
デジタル出力と、性能の高い送信器インターフェイス
と、パルス入力カウンタとを含む。
【００１５】次に、プロセス制御器２０内のＩ／Ｏモジ
ュール２１の冗長法を実現するために利用される現場端
子アッセンブリ（ＦＴＡ）のブロック図が示されている
図５を参照する。上記のように、プロセス制御器２０は
Ｉ／Ｏリンク２２、２３へ接続されている制御器Ａ３０
とＢ４０を含む。リンク２２、２３へはＩ／Ｏモジュー
ル２１（ここでは入力／出力プロセッサＩＯＰとも呼
ぶ）も接続される。プロセス制御器２０の実施例におい
て利用されるＩＯＰの冗長法においては、アナログ出力
形Ｉ／Ｏモジュール２１は、図５にＡＯ（Ａ）２１−Ａ
およびＡＯ（Ｂ）２１−Ｂとして示されているように、
二重形とされている。（他のＩ／Ｏモジュールも上記の
ようにＩ／Ｏリンク２２、２３へ接続されるが、簡単に
するためにここでは示していない。）各ＩＯＰは上記の
ようにプロセッサ２０２−Ａと２０２−Ｂを含む。ＩＯ
Ｐ ＡＯ（Ａ）とＩＯＰ ＡＯ（Ｂ）は現場端子アッセ
ンブリ（ＦＴＡ）２５１を介して現場装置（Ｄ）２５０
へ接続される。現場装置は弁．．．である。双方のＩＯ
Ｐ、ＡＯ（Ａ）とＡＯ（Ｂ）は同じタスクを実行し、同
じ情報（いずれのＩＯＰにも誤りがないと仮定する）を
ＦＴＡ２５１へ出力する。しかし、ただ１つのＩＯＰか
ら出力が次に説明するように実際に現場装置２５０へ結
合される。
【００１６】１つのＩＯＰは主ＩＯＰまたは第１のＩＯ
Ｐと呼ばれ、他のＩＯＰはバックアップＩＯＰまたは冗
長ＩＯＰと呼ばれる。ここでは、ＩＯＰ（Ａ）２１−Ａ
が現場装置２５０とインターフェイスする主ＩＯＰと呼
ばれ、ＩＯＰ ＡＯ（Ｂ）２１−Ｂは冗長ＩＯＰと呼ば
れる。両方のＩＯＰは対応する電流源２１１−Ａと２１
１−Ｂからの同じ情報を出力する。出力情報は対応する
ダイオード２１２−Ａと２１２−Ａと２１２−Ｂを介し
て共通点２５２へ結合される（その共通点は顧客ねじと
時に呼ばれる端子である）。電流源２１１−ＡとＡＯ
（Ａ）２１−Ａのダイオード２１２−Ａとの間の共通点
はリレー２５３の第１の接点２５６へ接続され、電流源
２１２−ＢとＡＯ（Ｂ）２１−Ｂのダイオード２１２−
Ｂとの間の共通点はリレー２５３の第２の接点２５７へ
接続される。リレー２５３のアーム２５８は接地され、
ＡＯ（Ｂ）２１−Ｂの第２の電流源２１１−Ｂの出力端
子が接地されるように、リレー２５３の第２の接点へ通
常（すなわち、コイル２５３に電流が流れていない時）
へ切り換えられている。したがってＡＯ（Ａ）２１−Ａ
からの出力情報だけが現場装置２５０へ結合される。Ａ
Ｏ（Ａ）２１−Ａが故障した場合にリレー２５３が切り
換えられて、ＡＯ（Ａ）２１−Ａからの出力が接地さ
れ、冗長ＡＯ（Ｂ）２１ーＢからの出力が顧客ねじ２５
２へ直結され、したがって現場装置２５０へ結合され
る。リレー２５３のスイッチングはリレー２５３のコイ
ルを励磁することにより開始される。
【００１７】リレーコイル２５４の１つの端子がＡＯ
（Ａ）２１−Ａへ接続され、他の端子がＡＯ（Ｂ）２１
−Ｂへ接続される。通常は、ＩＯＰ（Ａ）が現場装置２
５０と通信し、ＩＯＰ（Ｂ）がバックアップモード（す
なわち、ＩＯＰ（Ｂ）出力端子がリレー２５３により短
絡される）になるようにリレーが切り換えられている
（電流がコイル２５４を流れない）。制御器３０により
誤りが検出されると、制御器Ａ ３０（または、主制御
器として機能するのであれば、制御器Ｂ４０）がリレー
２５３を切り換えさせるためにＩＯＰへの指令を開始す
る。（ＩＯＰ、ＩＯＰ（Ａ）とＩＯＰ（Ｂ）、は誤りを
検出するのであれば切り換えに影響を及ぼすこともでき
る。）
【００１８】次にＩＯＰ冗長について説明する。制御器
の冗長性を省き、例示のためにＩＯＰとバックアップＩ
ＯＰを有する図２のプロセス制御器２０の簡略化したブ
ロック図が示されている図６を参照する。本実施例にお
いては、４０個までのＩＯＰを含むことができ、冗長構
成または非冗長構成に任意の種類のＩＯＰを混ぜて含ま
せることができる。上の説明から、制御器３０は主制御
器として機能し、ＩＯＰモジュール２１−Ａは第１のス
レイブプロセッサとして機能し、ＩＯＰモジュール２１
−Ｂはバックアップ（または第２のあるいは冗長）スレ
イブプロセッサとして機能する。
【００１９】本実施例は、プロセス制御器２０は主制御
器として動作する制御器３０を有し、ＩＯＰモジュール
２１−Ａ（アナログ出力モジュール）がプロセス制御装
置の配列規則に従ってモジュール１として構成される。
ＩＯＰＡ ２１−Ａは常に存在し（Ａ／Ｏ ＩＯＰに対
する要求を仮定して）、ＩＯＰＢ ２１−Ｂは用いるか
どうかは随意である（最初はそれは構成されないと仮定
する。したがって、ＩＯＰＢが図６には破線で示されて
いる。）例示のために、ＩＯＰ（Ａ）がファイルアドレ
ス３とカードアドレス８に置かれると仮定する。（この
装置の実施例においては、キャビネットはファイル
（行）とカードスロットに分割される。）したがって、
この例においては、ＩＯＰ２１−Ａとして示されている
Ａ／Ｏ ＩＯＰの「プリント回路カード」が行３、カー
ドスロット８に挿入される。ＩＯＰ（Ａ）に論理アドレ
スが与えられ、この例においてはそのＩＯＰ（Ａ）は論
理アドレス１の番号が割り当てられると仮定する。制御
器３０のデータベースはバスＡ２２に接続された論理ア
ドレス１、すなわち物理アドレスファイル３、カード８
のＩＯＰ（Ａ）のためのデータを含み、最初は非冗長性
である。（表１の状態１を参照されたい。）制御器３０
は構成されている論理アドレスを介して第１のスレイブ
ＩＯＰと通信する。プロセス制御装置１０へ電力が供給
され、制御器３０とＩＯＰ（Ａ）２１−Ａを含んでいる
プロセス制御器２０とともに初期化され、正常に動作す
る。ＩＯＰ（Ａ）２１−ＡはＦＴＡ２５１の「Ａ」点へ
接続される。
【００２０】いくらか後の時刻において、装置１０が動
作中にバックアップスレイブＩＯＰ２１−Ｂを付加でき
る。ＩＯＰ（Ａ）２１−Ａは正常に動作を続け、ＩＯＰ
（Ｂ）２１−Ｂはファイル（キャビネット．．．）内の
任意の予備場所において構成される。ＩＯＰ（Ｂ）はＦ
ＴＡ２５１の「Ｂ」端子へ接続され、装置の配列規則に
従って、場所情報と、ＩＯＰ（Ｂ）がモジュール１（す
なわち、論理アドレス１を有するモジュール）に対して
バックアップするという事実を含めて、ＩＯＰ（Ｂ）に
関連する情報が（プラント制御ネットワーク１１のユニ
バーサルステーションＵＳ １２２から）出力される。
装置１０が正常に動作している間にその情報が制御器３
０へ送られ、制御器のデータベースが更新される（表１
の基準状態２、ＩＯＰ（Ｂ）２１−Ｂがファイル４、カ
ードスロット１０内に配置されていると仮定する）。そ
のような情報をオペレータ入力端子から手動入力するた
めに多くの技術を利用できることが当業者はわかるであ
ろう。この装置の冗長性を理解するためにはそれらの技
術についての説明は不要であるから、それらの技術につ
いての説明は省略する。次に本発明を説明する。本発明
の方法に従ってＩＯＰ（Ｂ）２１−Ｂを同期させるため
に制御器３０が動作する。同期というのは、ＩＯＰ
（Ａ）２１−Ａに存在するデータベースがＩＯＰ（Ｂ）
２１−Ｂに含まれるようにするプロセスのことである。
ＩＯＰ（Ａ）のデータベースの情報が制御器３０により
求められる。ＩＯＰ（Ｂ）２１−ＢはＩＯＰ（Ａ）２１
−Ａから制御器３０へのデータの送信を傍受し、それの
データベースメモリに格納することにより、ＩＯＰ
（Ｂ）２１−Ｂのデータベースを同じにする。この結果
ＩＯＰ（Ｂ）が実行を開始することを指令される。）制
御器３０がＩＯＰ（Ａ）のデータベースの全てを読出し
たとすると、すなわち、ＩＯＰ（Ｂ）がデータを写し取
ると、ＩＯＰ（Ａ）とＩＯＰ（Ｂ）がその時点において
等しいデータを有することを確認するために制御器は検
査を行う。そして同期が成功し、終わったことをＩＯＰ
（Ａ）とＩＯＰ（Ｂ）へ知らせる。ＩＯＰ（Ｂ）はＩＯ
Ｐ（Ａ）と同じ動作を行い、同じ情報をほぼ同じ時刻に
（しかし、各ＩＯＰはそれ自身のクロックを用いて動作
する）ＦＴＡ２５１へ出力する。ＩＯＰ（Ｂ）２１−Ｂ
は専用バックアップであることがわかるであろう。しか
し、ＦＴＡ２５１によりＩＯＰ（Ａ）とＩＯＰ（Ｂ）と
のいずれかだけが上記のように現場装置２５０に達する
ことを許す。ＩＯＰ（Ｂ）がひとたび同期されると、制
御器のデータベースは表１の状態３に示すように更新さ
れる。
【００２１】次に、本発明の方法に従って同期を維持す
るための、制御器と第１のＩＯＰおよび第２のＩＯＰと
の間の通信スキームの流れ図が示されている図７を参照
する。正常な動作においては制御器３０からＩＯＰ
（Ａ）２１−Ａへの全ての転送（すなわち、書き込み）
はＩＯＰ（Ｂ）によっても受けられる。ＩＯＰ（Ｂ）は
通信を傍受する。その理由はＩＯＰ（Ａ）とＩＯＰ
（Ｂ）がこの実施例においては共に論理アドレス１を有
し、制御器３０が論理アドレスにより第１のＩＯＰと通
信するからである。制御器はそれの主処理を行い、第１
のＩＯＰはそれの主処理を行い、第２のＩＯＰはそれの
主処理を行う。第２のＩＯＰは第１のＩＯＰと同じであ
るが、各ＩＯＰはそれ自身のクロックで動作しているか
ら、第２のＩＯＰは第１のＩＯＰより先に、または後で
動作する（これは、第２のＩＯＰの初期化が終わり、同
期されていると仮定している）。ある時点において、制
御器は１つの論理アドレスを有するＩＯＰへメッセージ
を送る。第１のＩＯＰ２１−Ａと第２のＩＯＰ２１−Ｂ
はそのメッセージを受ける。それら制御器はそれの主処
理を続行する。しかし、第１のＩＯＰはそれの主処理を
停止してメッセージを受ける（９００）。論理アドレス
１へ宛てられたメッセージを受け（９０１）、そのメッ
セージを復号する（９０２）。読出しメッセージが復号
されると、そのメッセージは、後で制御器へ送る間に主
データベース中の求められているデータを後で読出すた
めに読出しバッファに格納する（９０３）。書き込みメ
ッセージが復号されると、そのメッセージを書き込みバ
ッファに格納し（９０４）、メッセージ番号を割り当て
る（９０５）。次に、第１のＩＯＰが確認応答メッセー
ジを、割り当てられたメッセージ番号とともに制御器へ
送る（９０６）。その確認応答メッセージは、メッセー
ジが受けられたことを制御器へ指示し、および、特定の
メッセージ要求の状態についての制御器による以後の質
問をメッセージ番号により行うことができるように割り
当てられたメッセージ番号を制御器へ指示する。（この
説明においては、制御器からの書き込み要求はデータベ
ースに対する任意の変化を意味する。）特定のメッセー
ジ番号を有するメッセージの状態についての制御器によ
る次の質問はメッセージ番号とともに状態リターンとな
る。要求された動作（この動作は第１のＩＯＰの主処理
中に通常起こる）が終わると、制御器により状態要求が
行われた時に完全な状態を指示できるように、状態は完
全な状態へ更新される。本発明の方法の好適な実施例に
おいては、完成された状態は良好、警報、故障を含む３
つの独特の種類を有する。この特定の状況においては、
故障というのは、何らかの誤り（たとえばポイントが活
動しない．．．）のために動作が行われなかったことを
意味し、警報は、動作が行われたが、データが修正され
た（たとえば、弁を１０２％開くという要求を、１００
％だけ開くことへ第１のＩＯＰにより変更でき
る．．．）ことを意味する。
【００２２】第２のＩＯＰは第１のＩＯＰの論理アドレ
スを知っているから、第１のＩＯＰも論理アドレス１を
有する送られたメッセージを受ける。第２のＩＯＰはそ
れの主処理を停止してメッセージを受ける（９０７）。
受けたメッセージを復号し（９０８）、読出されたメッ
セージが検出されると処理は終わり、第２のＩＯＰの主
処理へ戻る。書き込みメッセージを検出したとすると、
そのメッセージを書き込みバッファに格納し（９０
９）、第１のＩＯＰが応答した後で、第１のＩＯＰによ
り制御器へ送られた確認応答メッセージ中のメッセージ
番号を検査する（９１０）。第１のＩＯＰが応答に失敗
したとすると、第２のＩＯＰはメッセージを無視して、
出る。第１のＩＯＰにより次に割り当てられるメッセー
ジ番号を第２のＩＯＰが知るように、メッセージ番号は
順次割り当てられている。また、最初の同期化動作中
に、第２のＩＯＰは第１のＩＯＰの現在のメッセージ番
号を知らされる。メッセージ番号の検査に合格したとす
ると（９１１）、第２のＩＯＰメッセージ処理ルーチン
が終了し、第２のＩＯＰの主処理へ戻る（９１１）。メ
ッセージ番号が予測したメッセージ番号でないとする
と、誤り、すなわち、不正確なメッセージ番号が検出さ
れたこと、および第２のＩＯＰが第１のＩＯＰともはや
同期していないことを制御器へ知らせるために誤りをフ
ラッグを出す。第２のＩＯＰは第１のＩＯＰと同じデー
タで主処理動作を行う（メッセージ番号の検査に合格し
たと仮定して）が、異なる時刻に同じ順序で行う。第２
のＩＯＰはそれ自身のクロックで動作しているから、第
２のＩＯＰは第１のＩＯＰの主処理と比較してそれの処
理を先にしたり、後にしたりできる。
【００２３】次に、第２のＩＯＰの初期化の流れ図が示
されている図８を参照する。図７を参照して上で説明し
た通信技術の構成に従って、制御器はデータベースを読
出す要求を第１のＩＯＰへ送る。データベース読出し要
求はＤＵＭＰ指令の形をとる。ダンプ指令を送る前に、
制御器３０はＦＲＥＥＺＥ ＷＲＩＴＥ ＢＵＦＦＥＲ
指令を第１のＩＯＰへ送る。フリーズ指令を書き込みバ
ッファに置く（受信のために全ての入力が待ち行列にな
って置かれることを思い出されたい）。フリーズ指令の
後では、第１のＩＯＰと第２のＩＯＰは来るものの全て
の処理を停止する（メッセージはリンク、バスＡ ２
２、における任意のソースから受けることができるが、
フリーズ指令を検出した後は処理されない）。両方のＩ
ＯＰが「凍結された」ことを制御器３０が検出すると、
制御器３０はＤＵＭＰシーケンスを開始する。要求され
たデータ、すなわち、データベース、を第１のＩＯＰに
より制御器へ送る（９２１）。データベースのダンプ又
は読出しを終了するためにはある所定数の読出し／送信
トランザクションを要する。制御器３０へ送られるデー
タベースのデータは、予め定められており、それらの送
信を傍受している第２のＩＯＰに知られている見出しお
よび後書きを含む。第２のＩＯＰは制御器３０へ送られ
ているデータベース情報を傍受して、その情報をそれの
データベースに格納する（９２２）。このようにして、
第２のＩＯＰのデータベースは第１のＩＯＰのデータベ
ースと同じデータを含み、送信がいつ終わるかを決定で
きる。それから制御器は状態情報について第２のＩＯＰ
に質問する（物理的アドレスにより）（９２３）。状態
の検査が合格であると（９２４）、第２のＩＯＰは同期
され、制御器は同期されたフラッグを表１についての先
の説明に従ってセットする。転送が合格でないこと、ま
たはデータベースの更新に誤りがあったことをその状態
が示したとすると、誤りがフラッグされ、オペレータへ
知らせる、状態を非同期状態にセットする、第２のＩＯ
Ｐをオフラインにする、再び試みる等のような、種々の
誤り処理ルーチンを実行できる。
【００２４】次に、図９，１０を参照して最初の同期化
法について説明する。第２のＩＯＰの最初の同期化法が
示されている図９と図１０を参照する。たとえば、第１
のＩＯＰと第２のＩＯＰが同期されたデータベースで実
行している。上述した通信スキームに従って、第１のＩ
ＯＰは待ち行列に格納されている指令を受け、第２のＩ
ＯＰはいくつかの指令（すなわち、書き込み型指令）を
それの待ち行列に格納する。ここで、それぞれの待ち行
列の内容を含んでいる第１の待ち行列と第２の待ち行列
が示されている図９を参照する。制御器３０は指令ＣＭ
Ｄ１〜ＣＭＤ４を第１のＩＯＰへ送り、第１のＩＯＰは
指示されたメッセージ番号で応答し、指令をそれの待ち
行列に格納する。第２のＩＯＰも同じ指令を受け、それ
らの指令をそれの待ち行列に格納し、上記通信スキーム
に従ってメッセージ番号を検査する。ただし、読出し指
令である指令ＣＭＤ２は除く。指令ＣＭＤ２は第２のＩ
ＯＰにより捨てられる。第２のＩＯＰにより受けられた
指令ＣＭＤ１は第２のＩＯＰにより既に実行されている
から、それの待ち行列中には現在は示さない。２つのＩ
ＯＰはロックステップにはない。しかし、ＩＯＰに来る
データと指令とへ情報オーダは同じである。
【００２５】制御器３０により次に送られる指令はＦＲ
ＥＥＺＥ指令である。その指令は両方のＩＯＰによりそ
れぞれの待ち行列に格納される。フリーズ指令が検出さ
れるまでは、各ＩＯＰは、指令の処理を含めて、それの
処理を続ける。（付加指令が制御器３０から、またはリ
ンク上の他の任意のＩＯＰから送り続けることができ
る。それらの指令は待ち行列に格納されるが、フリーズ
解除指令をＩＯＰが受けるまでは処理されない。）フリ
ーズ指令が検出されるとそれ以上の処理は行われない。
第１のＩＯＰと第２のＩＯＰの双方が「凍結されてい
る」ことを制御器３０が検出すると、制御器はＤＵＭＰ
指令を第１のＩＯＰへ送る。そのＤＵＭＰ指令は上記ス
キームに従って所定数の読出しトランザクションを開始
し、それにより第１のＩＯＰは情報を制御器へ送る。し
かし、この時には（ＤＵＭＰ指令のために）、送信は第
２のＩＯＰにより傍受され、その第２のＩＯＰは情報を
受けてその情報をそれのデータベースに格納する。第１
のＩＯＰと第２のＩＯＰは記録の数、記録のフォーマッ
ト．．．について所定の知識を有する。ＤＵＭＰ指令の
最後の読出しトランザクションにおいて、第１のＩＯＰ
は最後の読出しを制御器３０に指示して、データベース
情報の終わりを知らせる。この時点においては第１のＩ
ＯＰのデータベースと第２のＩＯＰのデータベースは同
じである。両方のＩＯＰは、ＤＵＭＰオペレーションが
終わったことを知って（および誤りが無いことを検出し
て）、本発明の好適な実施例においては、それら自身の
「フリーズ」を解除する。すなわち、第１のＩＯＰと第
２のＩＯＰは処理を開始し、正常な実施例を始める。こ
のようにして、各ＩＯＰはそれぞれの待ち行列中の指令
ＣＭＤ５を処理し、その処理を正常に続ける。図１０は
本発明の好適な実施例のＤＵＭＰオペレーションの流れ
図を示す。
【００２６】再び、正常なオペレーションにおいては制
御器３０からＩＯＰ（Ａ）２１−Ａへの全ての転送（す
なわち、書き込み）がＩＯＰ（Ｂ）により受けられる。
この実施例ではＩＯＰ（Ａ）とＩＯＰ（Ｂ）は理論アド
レス１を有し、制御器３０は論理アドレスによりＩＯＰ
と通信するから、ＩＯＰ（Ｂ）は通信を傍受する。この
ようにして、ＩＯＰ（Ｂ）の同期が維持され、余分の通
信は不要であり余分の通信時間を要することはない。こ
の装置においては、ＩＯＰ（Ａ）とＩＯＰ（Ｂ）は制御
器３０とは通信を開始しないが、情報に対する要求に応
答する。第２のモードにおいては、制御器が論理アドレ
スによりＩＯＰをアドレスする時に第２のＩＯＰは、書
き込み要求には応答せず、物理アドレスが利用される時
に制御器に応答する。誤りが生じないことを確認するた
めに制御器は第１のＩＯＰと第２のＩＯＰを周期的にア
ドレスする。
【００２７】以上、本発明を好適な実施例について説明
したが、本発明の要旨および範囲を逸脱することなしに
その実施例を種々変更できることがわかるであろう。し
たがって、添付の請求の範囲において本発明の真の範囲
に入るそのような変更の全てを包含することを意図する
ものである。
【図面の簡単な説明】
【図１】本発明を利用できるプロセス制御装置のブロッ
ク図である。
【図２】本発明を利用できる、Ｉ／Ｏモジュールを含
む、プロセス制御のブロック図を示す。
【図３】図２のプロセス制御器に含まれている制御器の
ブロック図を示す。
【図４】図２のプロセス制御器に含まれているＩ／Ｏモ
ジュールのブロック図を示す。
【図５】図２のプロセス制御器内のＩ／Ｏモジュールの
冗長スキームのブロック図を示す。
【図６】図２のプロセス制御器の簡単にしたブロック図
を示す。
【図７】本発明の方法に従う制御器と第１のＩＯＰおよ
び第２のＩＯＰとの間の通信スキームの流れ図を示す。
【図８】図７に示す本発明の方法の通信スキームを利用
する第２のＩＯＰデータベースの初期化の流れ図を示
す。
【図９】本発明の方法の最初の初期化プロセスを示す。
【図１０】本発明の方法の最初の初期化プロセスを示
す。
【符号の説明】
１０ プロセス制御装置 １４ ユニバーサル制御ネットワーク ２０ プロセス制御器 ２１ 入力／出力モジュール ３０ 制御器Ａ ４０ 制御器Ｂ １２０ ローカル制御ネットワーク １２２ ユニバーサルオペレータ部 １２４ 応用モジュール １２６ 履歴モジュール １２８ コンピュータモジュール ２０１ トランシーバ ２０２ マイクロ制御器 ２０４ ＥＰＲＯＭ ２０５ ＲＡＭ ２０６、２０８ バッファ

Claims (1)

  1. 【特許請求の範囲】 【請求項１】 主制御器と少なくとも一対のスレーブ入
    力／出力プロセッサ（ＩＯＰ）を有し、一対のＩＯＰの
    うちの第１のＩＯＰが主スレイブＩＯＰであり、一対の
    ＩＯＰのうち第２のＩＯＰは第２のスレイブＩＯＰであ
    り、第１のＩＯＰと第２のＩＯＰは第１のデータベース
    と第２のデータベースをそれぞれ有し、第１のＩＯＰと
    第２のＩＯＰは第１のクロッキング装置と第２のクロッ
    キング装置をそれぞれ利用して同じタスクを実行し、第
    １のＩＯＰと第２のＩＯＰとのデータベースは同期させ
    られ、主制御器による通信が第１のデータベースを修正
    する通信を含んで第１のＩＯＰに対してのみ行われるプ
    ロセス制御装置の一対の入力／出力プロセッサの間の同
    期を維持する方法において、 ａ）第１のＩＯＰへ宛てられたメッセージを主制御器に
    より送る過程と、 ｂ）以後の実行のためにそのメッセージを第１のＩＯＰ
    により受ける過程と、 ｃ）メッセージ番号を含んでいる確認応答メッセージを
    主制御器へ送り返すことによりメッセージの受信を確認
    応答する過程と、 ｄ）主制御器と前記ＩＯＰのいずれかとの間での送信を
    第２のＩＯＰにより傍受する過程と、 ｅ）メッセージが対応する第１のＩＯＰへ宛てられたこ
    と、およびそのメッセージが所定の種類のものであるこ
    とを認めた時に、後で実行するためにそのメッセージを
    第２のＩＯＰにより受ける過程と、 ｆ）それぞれのデータベースが更新される結果をもたら
    す、第１のＩＯＰと第２のＩＯＰが受けたメッセージの
    実行を終わった時に、両方のデータベースが同じ情報を
    含むことを続けることにより同期を維持するように、第
    ２のＩＯＰによる確認応答メッセージ中のメッセージ番
    号を検査する過程と、 を備える、主制御器と少なくとも一対のスレーブ入力／
    出力プロセッサを有するプロセス制御装置の一対の入力
    ／出力プロセッサの間の同期を維持する方法。
JP3273614A 1990-09-26 1991-09-26 主制御器と少くとも一対のスレーブ入力／出力プロセツサを有するプロセス制御装置の一対の入力／出力プロセツサの同期を維持する方法 Pending JPH0511820A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/588,211 US5142470A (en) 1990-09-26 1990-09-26 Method of maintaining synchronization of a free-running secondary processor
US588,211 1990-09-26

Publications (1)

Publication Number Publication Date
JPH0511820A true JPH0511820A (ja) 1993-01-22

Family

ID=24352943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3273614A Pending JPH0511820A (ja) 1990-09-26 1991-09-26 主制御器と少くとも一対のスレーブ入力／出力プロセツサを有するプロセス制御装置の一対の入力／出力プロセツサの同期を維持する方法

Country Status (6)

Country Link
US (1) US5142470A (ja)
EP (1) EP0478290B1 (ja)
JP (1) JPH0511820A (ja)
AU (1) AU645601B2 (ja)
CA (1) CA2051717C (ja)
DE (1) DE69128331T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015133002A (ja) * 2014-01-14 2015-07-23 横河電機株式会社 計装システム及びその保守方法
JP2017514246A (ja) * 2014-03-27 2017-06-01 ハネウェル・インターナショナル・インコーポレーテッド 汎用入力／出力（ｕｉｏ）を有する遠隔端末ユニット（ｒｔｕ）及び関連する方法

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5255388A (en) * 1990-09-26 1993-10-19 Honeywell Inc. Synchronizing slave processors through eavesdrop by one on a write request message directed to another followed by comparison of individual status request replies
US5202822A (en) * 1990-09-26 1993-04-13 Honeywell Inc. Universal scheme of input/output redundancy in a process control system
JPH04133102A (ja) * 1990-09-26 1992-05-07 Mitsubishi Electric Corp プログラマブル・コントローラ及びその制御方法
US5222017A (en) * 1990-11-23 1993-06-22 The University Of British Columbia Control system to synchronize slave computers
US5978831A (en) * 1991-03-07 1999-11-02 Lucent Technologies Inc. Synchronous multiprocessor using tasks directly proportional in size to the individual processors rates
US5583757A (en) * 1992-08-04 1996-12-10 The Dow Chemical Company Method of input signal resolution for actively redundant process control computers
JP2557192B2 (ja) * 1993-03-15 1996-11-27 インターナショナル・ビジネス・マシーンズ・コーポレイション トランザクション処理の同期方法、トランザクション処理のモニタ方法及びトランザクションのコミット処理方法
US5473771A (en) * 1993-09-01 1995-12-05 At&T Corp. Fault-tolerant processing system architecture
JPH07262032A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 情報処理装置
US5588150A (en) * 1994-09-29 1996-12-24 International Business Machines Corporation Push down optimization in a distributed, multi-database system
US5768577A (en) * 1994-09-29 1998-06-16 International Business Machines Corporation Performance optimization in a heterogeneous, distributed database environment
US6381595B1 (en) 1994-09-29 2002-04-30 International Business Machines Corporation System and method for compensation of functional differences between heterogeneous database management systems
US5764949A (en) * 1994-09-29 1998-06-09 International Business Machines Corporation Query pass through in a heterogeneous, distributed database environment
US5535217A (en) * 1994-12-20 1996-07-09 International Business Machines Corporation Method and apparatus for probabilistic clock synchronization with interval arithmetic
US5802265A (en) * 1995-12-01 1998-09-01 Stratus Computer, Inc. Transparent fault tolerant computer system
US5761518A (en) * 1996-02-29 1998-06-02 The Foxboro Company System for replacing control processor by operating processor in partially disabled mode for tracking control outputs and in write enabled mode for transferring control loops
US5790397A (en) * 1996-09-17 1998-08-04 Marathon Technologies Corporation Fault resilient/fault tolerant computing
US5941915A (en) * 1997-02-18 1999-08-24 Cummins Engine Company, Inc. System for providing accurately time stamped vehicle operational messages following a real-time clock reset
US5966301A (en) * 1997-06-13 1999-10-12 Allen-Bradley Company, Llc Redundant processor controller providing upgrade recovery
US5933347A (en) * 1997-06-13 1999-08-03 Allen-Bradley Company Llc Industrial controller with program synchronized updating of back-up controller
US6070251A (en) * 1997-06-26 2000-05-30 Sun Microsystems, Inc. Method and apparatus for high availability and caching data storage devices
US6073141A (en) * 1997-11-25 2000-06-06 International Business Machine Corporation System and method for synchronizing local versions of database
US6516327B1 (en) 1998-12-24 2003-02-04 International Business Machines Corporation System and method for synchronizing data in multiple databases
US6701198B1 (en) * 1999-12-22 2004-03-02 Rockwell Automation Technologies, Inc. Safety network for industrial controller allowing initialization on standard networks
US6931307B2 (en) * 2001-02-16 2005-08-16 Visteon Global Technologies, Inc. Technique for data synchronization in a multiple system vehicle architecture
DE10113260B4 (de) * 2001-03-16 2005-10-20 Siemens Ag Synchrones, getaktetes Kommunikationssystem mit Relativuhr und Verfahren zum Aufbau eines solchen Systems
DE10149986C2 (de) * 2001-10-11 2003-11-13 Siemens Ag Rechneranordnung mit einem signaltechnisch sicheren Mehrrechnersystem und einem Vorverarbeitungsrechnersystem
US7251693B2 (en) * 2001-10-12 2007-07-31 Direct Computer Resources, Inc. System and method for data quality management and control of heterogeneous data sources
FI115015B (fi) * 2002-04-22 2005-02-15 Metso Automation Oy Menetelmä ja järjestelmä väylän varmistamiseksi sekä ohjauspalvelin
US7797394B2 (en) * 2005-04-18 2010-09-14 Dell Products L.P. System and method for processing commands in a storage enclosure
US7739234B1 (en) 2005-12-15 2010-06-15 Teradata Us, Inc. Techniques for synchronizing data store tables
US8421614B2 (en) * 2007-09-19 2013-04-16 International Business Machines Corporation Reliable redundant data communication through alternating current power distribution system
US20140244000A1 (en) * 2011-10-28 2014-08-28 Nec Corporation Communication relay apparatus, operation state determination method, communication relay control board, and recording medium storing control program
EP2787404A1 (de) * 2013-04-04 2014-10-08 Siemens Aktiengesellschaft Verfahren zum Betreiben eines dezentralen Peripheriesystems
US9618909B2 (en) * 2013-12-20 2017-04-11 Thales Canada Inc Safety assurance of multiple redundant systems
US10503617B2 (en) 2017-02-16 2019-12-10 Honeywell International Inc. Method for synchronizing redundant controllers without hardware support
CN109510774B (zh) * 2018-12-05 2022-08-02 浪潮电子信息产业股份有限公司 一种在数据同步过程中实现流量控制的方法
EP4063974A1 (en) * 2021-03-23 2022-09-28 ABB Schweiz AG Controlling an industrial process using virtualized instances of control software
FR3128391B1 (fr) * 2021-10-21 2023-10-20 Renault Procédé de contrôle de l’usinage de pièces

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62214465A (ja) * 1986-03-17 1987-09-21 Hitachi Ltd ２重化コントロ−ラの制御方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141066A (en) * 1977-09-13 1979-02-20 Honeywell Inc. Process control system with backup process controller
US4590554A (en) * 1982-11-23 1986-05-20 Parallel Computers Systems, Inc. Backup fault tolerant computer system
US4872106A (en) * 1983-04-06 1989-10-03 New Forney Corp. Industrial process control system with back-up data processors to take over from failed primary data processors
US4607256A (en) * 1983-10-07 1986-08-19 Honeywell, Inc. Plant management system
US4959768A (en) * 1989-01-23 1990-09-25 Honeywell Inc. Apparatus for tracking predetermined data for updating a secondary data base
US4958270A (en) * 1989-01-23 1990-09-18 Honeywell Inc. Method for control data base updating of a redundant processor in a process control system
US5008805A (en) * 1989-08-03 1991-04-16 International Business Machines Corporation Real time, fail safe process control system and method
US5088021A (en) * 1989-09-07 1992-02-11 Honeywell, Inc. Apparatus and method for guaranteed data store in redundant controllers of a process control system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62214465A (ja) * 1986-03-17 1987-09-21 Hitachi Ltd ２重化コントロ−ラの制御方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015133002A (ja) * 2014-01-14 2015-07-23 横河電機株式会社 計装システム及びその保守方法
US9946613B2 (en) 2014-01-14 2018-04-17 Yokogawa Electric Corporation Instrumentation system and method for maintaining the same
JP2017514246A (ja) * 2014-03-27 2017-06-01 ハネウェル・インターナショナル・インコーポレーテッド 汎用入力／出力（ｕｉｏ）を有する遠隔端末ユニット（ｒｔｕ）及び関連する方法

Also Published As

Publication number Publication date
EP0478290A2 (en) 1992-04-01
DE69128331T2 (de) 1998-06-04
AU8386991A (en) 1992-04-02
DE69128331D1 (de) 1998-01-15
AU645601B2 (en) 1994-01-20
EP0478290B1 (en) 1997-12-03
US5142470A (en) 1992-08-25
CA2051717A1 (en) 1992-03-27
EP0478290A3 (en) 1993-06-23
CA2051717C (en) 1998-05-26

Similar Documents

Publication Publication Date Title
JPH0511820A (ja) 主制御器と少くとも一対のスレーブ入力／出力プロセツサを有するプロセス制御装置の一対の入力／出力プロセツサの同期を維持する方法
US5202822A (en) Universal scheme of input/output redundancy in a process control system
US5136498A (en) Method for enacting failover of a 1:1 redundant pair of slave processors
US5261092A (en) Synchronizing slave processors through eavesdrop by one on periodic sync-verify messages directed to another followed by comparison of individual status
US5255388A (en) Synchronizing slave processors through eavesdrop by one on a write request message directed to another followed by comparison of individual status request replies
US5088021A (en) Apparatus and method for guaranteed data store in redundant controllers of a process control system
US6308284B1 (en) Method and apparatus for maintaining data coherency
US5426774A (en) Method for maintaining a sequence of events function during failover in a redundant multiple layer system
US20030145168A1 (en) Method and apparatus for maintaining data coherency
US9880910B2 (en) Asynchronous remote copy system and storage control method
JPH08227344A (ja) 二重磁気ディスク制御装置間の通信制御装置
JP2003167684A (ja) ディスクアレイ装置間の遠隔データコピー方式
JPH086910A (ja) クラスタ型計算機システム
JPH1049418A (ja) ジャーナルデータの反映方法及び装置と、冗長構成形計算機システム
JP7489183B2 (ja) 演算装置、冗長化システムおよびプログラム、ならびに冗長化構成の構築方法
JP5145860B2 (ja) メモリ二重化システム及び情報処理装置
JP2511542B2 (ja) 情報処理システム
US11507478B2 (en) Method for operating a redundant automation system
JPH11345139A (ja) 無停止型２重化システム
JP2737480B2 (ja) 二重化通信制御装置の切り替え方法及び装置
JPH02162430A (ja) 二重化システムのデータ同期方式
JPH06124242A (ja) 二重化共有メモリ等価性保証方式
JPH04281546A (ja) コンピュータ間通信方式
JPH03259347A (ja) 情報処理システム

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19960305