JPH05115076A

JPH05115076A - 時間軸誤差補正用フエーズ・ロツクド・ループ回路

Info

Publication number: JPH05115076A
Application number: JP3272316A
Authority: JP
Inventors: Tokiisa Furuichi; 時功古市
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-10-21
Filing date: 1991-10-21
Publication date: 1993-05-07

Abstract

(57)【要約】【構成】第１の位相検波器２によるバースト信号に同期
するＰＬＬと第２の位相検波器７による基準信号に同期
するＰＬＬとを設ける。第１の判別器１０は、第１の位
相検波器２の出力と第２の位相検波器７の出力との電圧
差の有無を判別する。第２の判別器１５は、映像信号の
時間軸誤差速度がほぼ０であるか否かを判別する。第３
の判別器１３は、第１の位相検波器２によるＰＬＬがミ
スロックしていないかの検出とＰＬＬを切り替えるＳＷ
手段３を制御する。【効果】時間軸誤差補正用ＰＬＬ回路の位相検波器をバ
ースト信号だけの検波で動作できると共に、キャプチャ
レンジの広いＰＬＬとなり精度の高い補償を行なえる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号の時間軸誤差
補正装置に係わり、とくにディジタル的に時間軸誤差補
正を行なうときに用いるフェーズ・ロックド・ループ回
路（以下、ＰＬＬ回路という）に関する。

【０００２】

【従来の技術】従来より映像信号の時間軸誤差補正をデ
ィジタル的に行なう方法としては、時間軸揺らぎを持っ
た映像信号に同期したクロックをＰＬＬ回路により作成
し、このクロックにて映像信号をメモリに書き込み、時
間軸揺らぎの無いクロックにてその映像信号を読み出す
事により時間軸誤差補正を行なう方法が一般的に知られ
ている。このＰＬＬ回路は位相比較器と電圧制御発振器
（以下、ＶＣＯ回路という）により構成され、例えば日
本放送協会編（ＮＨＫテレビジョン技術教科書上）Ｐ１
７１−Ｐ１７９に記載されている。

【０００３】

【発明が解決しようとする課題】上記のような従来技術
においては、映像信号に同期させることが目的であるた
めＶＣＯ回路の可変範囲を狭くしている。このために時
間軸誤差補正を目的としたものには対応できず可変範囲
を広げる必要がある。しかしながら、可変範囲を広げる
とバースト信号が水平周期毎であるため、水平周期内に
１波増加又は減少した周波数でもＰＬＬがロック（ミス
ロック）してしまうという問題がある。

【０００４】そこで、本発明の目的は、上記した従来技
術の問題点を解決し、ミスロックの無い時間軸誤差補正
用ＰＬＬ回路を提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、基準信号に同期するＰＬＬと映像信号
に同期するＰＬＬの２つのＰＬＬを設け、２つのＶＣＯ
回路制御信号を切り替えることによりミスロックを防ぐ
事とした。

【０００６】

【作用】基準信号に同期するＰＬＬは、基準信号が連続
信号であることから可変範囲の広いＶＣＯ回路としても
容易に引き込むことが出来る。又、映像信号の時間軸誤
差速度が０であるときは、映像信号のバースト信号が基
準信号とほぼ同じ周波数となり、２つの位相検波器出力
電圧も同じになったときは、２つの信号の位相もあった
ときである。そこでこのタイミングでＰＬＬを切り替え
ることにより引き込み時の外乱も発生しなくなり、ミス
ロックの無いＰＬＬ回路となる。

【０００７】

【実施例】以下、本発明の第１の実施例を図１を用いて
説明する。

【０００８】同図において、１は映像信号入力部で、映
像信号としてのコンポジットビデオ信号を入力する。該
信号を２の第１の位相検波器に入力して映像信号の中の
バースト信号と、後述のＶＣＯ回路５の出力を分周器６
に入力して副搬送波の周波数に分周した信号と、の位相
比較を行なう。第１の位相検波器２は、例えばイクスク
ルーシブＯＲ回路により位相検波を行ない、バースト信
号以外の期間ホールドすることにより構成できる。

【０００９】７は、第２の位相検波器で、第１の基準信
号発生器８からの基準信号と、分周器６の出力信号と、
を位相比較する。第２の位相検波器７は、共に連続信号
の位相検波であるので、一般的な位相検波器で良い。該
出力と前記第１の位相検波器２の出力をスイッチ手段
（以下、ＳＷ手段という）３に入力して、後述の第３の
判別器１３の信号に応じていずれかの入力を出力する。

【００１０】該出力を位相補償ＡＭＰ回路４に入力す
る。該回路４は、ＰＬＬのループ特性を決めるもので、
位相補償回路と増幅器により構成される。該位相補償Ａ
ＭＰ回路４の出力をＶＣＯ回路５に入力する。ＶＣＯ回
路５では、入力信号に応じて発振周波数を変える。該回
路５は、例えばＬＣ発振回路とバリキャップダイオード
により構成できる。

【００１１】１０は第１の判別器で、第１の位相検波器
２の出力と第２の位相検波器７の出力を入力して電圧差
の有無を検出するもので、例えばコンパレータにより２
つの信号を比較してエッジ信号を得ることにより構成で
きる。

【００１２】１４は第３の位相検波器で、第２の基準信
号発生器１１からの基準信号を入力して、映像信号の水
平同期信号と位相比較する。１５は時間軸誤差速度がほ
ぼ０であるか否かを判別する第２の判別器で、第３の位
相検波器１４の出力が極大値又は極小値となるタイミン
グを得るようにすれば良く、微分回路、又は積分回路、
又は９０度位相器回路に入力して０クロス信号を取り出
すようにすれば良い。

【００１３】１３は第３の判別器で、第１の位相検波器
２によるＰＬＬがミスロックしていないかの検出とＰＬ
Ｌを切り替えるＳＷ手段３を制御する。該判別器１３は
上記検出器を、例えば映像信号の水平同期間隔をＶＣＯ
回路５の出力信号でカウントすることにより、行なえ
る。つまり、水平同期間隔は例えば映像信号の副搬送波
周波数の２倍の周波数を４５５個カウントしたものであ
れば、ロック状態として検出できる。又、ＳＷ手段３の
制御は、該ミスロックの検出から、ミスロックしている
時はＳＷ手段３を第２の位相検波器７によるＰＬＬとな
るように切り替える。その後、第１の判別器１０と第２
の判別器１５の出力が合となったとき、ＳＷ手段３を切
り替えて第１の位相検波器２によるＰＬＬとなるように
する。つまり、第２の判別器１５が合であるので時間軸
誤差速度を持たず、又第１の判別器１０が合であるので
位相誤差も持たない状態で、ＳＷ手段３を切り替えるの
で問題なく引き込み動作を行なう。

【００１４】次に、本発明の第２の実施例を図２を用い
て説明する。

【００１５】本実施例においては、映像信号入力部１か
らのコンポジットビデオ信号を２の第１の位相検波器に
入力して、映像信号の中のバースト信号と、ＶＣＯ回路
５の出力を第１の分周器９に入力して副搬送波の周波数
に分周した信号と、の位相比較を行なう。また、７の第
２の位相検波器で、第１の基準信号発生器８からの基準
信号と、ＶＣＯ回路５の出力を第２の分周器１６に入力
して分周した信号と、を位相比較する。

【００１６】また、ＳＷ手段３，位相補償ＡＭＰ回路
４，ＶＣＯ回路５及び第１の判別器１０の構成及び動作
は、それぞれ、前述の第１の実施例と同様である。

【００１７】１２は第２の判別器で、第２の基準信号発
生器１１からの基準信号と映像信号とを入力して、映像
信号の時間軸誤差速度がほぼ０であるか否かを判別す
る。１３は第３の判別器で、第１の位相検波器２による
ＰＬＬがミスロックしていないかの検出とＰＬＬを切り
替えるＳＷ手段３を制御する。該判別器１３は上記検出
を、例えば映像信号の水平同期間隔をＶＣＯ回路５の出
力信号でカウントすることにより、行なえる。つまり、
水平同期間隔は映像信号の副搬送波周波数を２２７．５
個カウントしたものであることを利用して、上記検出を
行なえる。

【００１８】又、ＳＷ手段３の制御は、ミスロックの検
出を行ない、もしミスロックしている時はＳＷ手段３を
第２の位相検波器７によるＰＬＬとなるように切り替え
る。その後、第１の判別器１０と第２の判別器１２の出
力が合となったとき、ＳＷ手段３を切り替えて第１の位
相検波器２によるＰＬＬとなるようにする。つまり、第
２の判別器１２が合であるので時間軸誤差速度を持た
ず、又第１の判別器が合であるので位相誤差も持たない
状態で、ＳＷ手段３を切り替えるので問題なく引き込み
動作を行なう。

【００１９】

【発明の効果】本発明によれば、時間軸誤差の速度と位
相のあったときにＰＬＬを切り替えるのでミスロックを
することもなく、又ＰＬＬのキャプチャレンジも広くす
ることが出来るという効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図であ
る。

【図２】本発明の第２の実施例を示すブロック図であ
る。

【符号の説明】

１…映像信号入力部２…第１の位相検波器３…ＳＷ
手段４…位相補償ＡＭＰ回路５…ＶＣＯ回路６…分周器
７…第２の位相検波器８…第１の基準信号発生器
９…第１の分周器１０…第１の判別器１１…第２の
基準信号発生器１２…第２の判別器１３…第３の判
別器１４…第３の位相検波器１５…第２の判別器１６…第２の分周器

Claims

【特許請求の範囲】

【請求項１】映像信号の時間軸誤差補正回路において、
映像信号中のバースト信号を取り出す手段と、電圧制御
発振器の出力を入力し、分周して出力する分周器と、該
分周器の出力と前記バースト信号との位相検波を行なう
第１の位相検波器と、前記分周器の出力と第１の基準信
号との位相検波を行なう第２の位相検波器と、前記第１
及び第２の位相検波器の出力を入力し、いずれか一方を
選択して出力するスイッチ手段と、該スイッチ手段の出
力に応じて発振周波数を変化させる前記電圧制御発振器
と、前記第１の位相検波器の出力と第２の位相検波器の
出力との電圧差が決められた範囲内にあるか否かを判別
する第１の判別器と、前記映像信号の水平同期信号と第
２の基準信号との位相検波を行なう第３の位相検波器
し、該第３の位相検波器の出力が極大値又は極小値とな
るタイミングを得て、前記映像信号の時間軸誤差速度が
ほぼ０であるか否かを判別する第２の判別器と、前記ス
イッチ手段が前記第１の位相検波器の出力を選択してい
る場合に、該第１の位相検波器，スイッチ手段，電圧制
御発振器及び分周器によって構成されるフェーズ・ロッ
クド・ループが位相ロック状態にあるか否かを判別する
第３の判別器と、を備え、該第３の判別器が、前記フェーズ・ロックド・ループが
位相ロック状態にないと判別した場合には、前記スイッ
チ手段に前記第２の位相検波器の出力を選択させて、該
第２の位相検波器，スイッチ手段，電圧制御発振器及び
分周器によるフェーズ・ロックド・ループを構成させ、
その後、前記第１の判別器が、前記電圧差が前記範囲内
にあると判別し、かつ、前記第２の判別器が、前記時間
軸誤差速度がほぼ０であると判別したときに、前記スイ
ッチ手段に前記第１の位相検波器の出力を選択させ、該
第１の位相検波器，スイッチ手段，電圧制御発振器及び
分周器によるフェーズ・ロックド・ループを構成させる
ことを特徴とする時間軸誤差補正用フェーズ・ロックド
・ループ回路。
【請求項２】請求項１に記載の時間軸誤差補正用フェー
ズ・ロックド・ループ回路において、前記第３の判別器
は、前記映像信号の水平同期信号の間隔を前記電圧制御
発振器の出力でカウントすることにより、位相ロック状
態にあるか否かの判別を行なうことを特徴とする時間軸
誤差補正用フェーズ・ロックド・ループ回路。
【請求項３】映像信号の時間軸誤差補正回路において、
映像信号中のバースト信号を取り出す手段と、電圧制御
発振器の出力を入力し、分周して出力する第１の分周器
と、該第１の分周器の出力と前記バースト信号との位相
検波を行なう第１の位相検波器と、前記電圧制御発振器
の出力を入力し、分周して出力する第２の分周器と、前
記第２の分周器の出力と第１の基準信号との位相検波を
行なう第２の位相検波器と、前記第１及び第２の位相検
波器の出力を入力し、いずれか一方を選択して出力する
スイッチ手段と、該スイッチ手段の出力に応じて発振周
波数を変化させる前記電圧制御発振器と、前記第１の位
相検波器の出力と第２の位相検波器の出力との電圧差が
決められた範囲内にあるか否かを判別する第１の判別器
と、前記映像信号の時間軸誤差速度がほぼ０であるか否
かを判別する第２の判別器と、前記スイッチ手段が前記
第１の位相検波器の出力を選択している場合に、該第１
の位相検波器，スイッチ手段，電圧制御発振器及び第１
の分周器によって構成されるフェーズ・ロックド・ルー
プが位相ロック状態にあるか否かを判別する第３の判別
器と、を備え、該第３の判別器が、前記フェーズ・ロックド・ループが
位相ロック状態にないと判別した場合には、前記スイッ
チ手段に前記第２の位相検波器の出力を選択させて、該
第２の位相検波器，スイッチ手段，電圧制御発振器及び
第２の分周器によるフェーズ・ロックド・ループを構成
させ、その後、前記第１の判別器が、前記電圧差が前記
範囲内にあると判別し、かつ、前記第２の判別器が、前
記時間軸誤差速度がほぼ０であると判別したときに、前
記スイッチ手段に前記第１の位相検波器の出力を選択さ
せ、該第１の位相検波器，スイッチ手段，電圧制御発振
器及び第１の分周器によるフェーズ・ロックド・ループ
を構成させることを特徴とする時間軸誤差補正用フェー
ズ・ロツクド・ループ回路。
【請求項４】請求項３に記載の時間軸誤差補正用フェー
ズ・ロックド・ループ回路において、前記第１の分周器
と第２の分周器を同一とする。又はこれら分周器を設け
ないことを特徴とする時間軸誤差補正用フェーズ・ロッ
クド・ループ回路。