JPH05115016A - テレビ映像信号の同期分離回路 - Google Patents

テレビ映像信号の同期分離回路

Info

Publication number
JPH05115016A
JPH05115016A JP3274296A JP27429691A JPH05115016A JP H05115016 A JPH05115016 A JP H05115016A JP 3274296 A JP3274296 A JP 3274296A JP 27429691 A JP27429691 A JP 27429691A JP H05115016 A JPH05115016 A JP H05115016A
Authority
JP
Japan
Prior art keywords
synchronization
circuit
signal
pedestal
separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3274296A
Other languages
English (en)
Inventor
Masashi Onozato
正志 小野里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3274296A priority Critical patent/JPH05115016A/ja
Publication of JPH05115016A publication Critical patent/JPH05115016A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 安定した同期の分離が行え、APLの異なる
信号を切替えた場合のように急激な同期先端電位の変動
を伴う信号に対しても迅速に、かつ安定させて追従させ
る。 【構成】 第1次同期分離回路5はクランプ電流の流れ
る期間を所定期間内に制限するクランプ電流ゲート回路
7と、第1次同期分離出力信号が所定期間以上出力され
ない場合にピーククランプの時定数を小さくする放電回
路9を有する。第2次同期分離回路14は同期のペデス
タル電位をサンプリングして、その平均の電位を用いて
同期をスライスする。これにより常に同期レベルの中央
をスライスして同期分離が行われ、同期底辺のノイズお
よびペデスタルレベルのノイズに対しても安定した動作
が得られる。急激な同期先端電位の変動を伴う信号で
は、即ち第1次同期分離出力が存在し、第2同期分離出
力がない場合は、疑似ペデスタパルスと同期後縁微分パ
ルスとのOR条件によってペデスタルクランプを行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はテレビ映像信号の同期分
離回路に関するものである。
【0002】
【従来の技術】テレビ映像信号の同期分離回路にはピー
ククランプ方式などの様々な方式がある。ところで、テ
レビ映像信号の同期には水平同期信号(HSYNC)、
垂直同期信号(VSYNC)、EQパルスなどの幅の異
なる同期信号が存在する。このため、ピーククランプ方
式の同期分離回路においては、クランプ電流の流れる期
間が一定しておらず、これがノイズにより同期分離回路
が誤動作する原因となっている。
【0003】また、テレビ映像信号はAPL(振幅)が
変動する可能性があり、明るい画面(APLが高い)と
暗い画面(APLが低い)とを切替えた場合、同期先端
の電位が切替えた位相を境にして急激に変化することが
ある。このような場合には、同期分離出力が一時的に無
出力となり、再び出力が得られるようになるまで機器の
動作が乱れてしまうことがある。このため、同期先端電
位の急激な変化を伴なう信号でも同期分離出力がなくな
る期間を最小限に抑える必要がある。
【0004】
【発明が解決しようとする課題】しかしながら、ピーク
クランプ方式の同期分離回路では、クランプ強度を強く
するためクランプ電流を多く流すと垂直同期信号期間の
最後の方ではほとんど電流が流れなくなり、このため少
しのノイズに対しても誤動作してしまい、垂直同期信号
の後縁が安定して得られないという問題がある。
【0005】また、急激な同期先端電位の変動を伴なう
信号に対して早く追従するためにクランプコンデンサを
小さくすれば、信号レベルが小さくなったときに動作が
不安定となり易いという問題もある。
【0006】本発明は上記した従来技術の課題に鑑みて
提案されたもので、ピーククランプ方式の同期分離回路
の欠点を除去し、安定した同期の分離を行なえ、しかも
急激な同期先端電位の変動を伴なう信号に対しても最小
限の期間で迅速に追従することのできる、テレビ映像信
号の同期分離回路を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明によれば、テレビ
映像信号から水平・垂直同期信号を分離する回路におい
て、第1次同期分離回路と第2次同期分離回路の2つの
同期分離回路を有しており、前記第1次同期分離回路
は、ピーククランプ方式を用い、またクランプ電流の流
れる期間をテレビ同期信号のEQパルス期間内に制限す
るクランプ電流ゲート回路と、第1次同期分離出力が2
H期間以上なくなった場合にピーククランプの時定数を
小さくする放電回路を有し、前記第2次同期分離回路
は、前記第1次同期分離回路で得られた同期パルスの同
期前縁の位相から同期の底辺をサンプリングして得られ
る電位と、前記第2次同期分離回路から得られる同期後
縁の位相からペデスタル位相をペデスタルサンプリング
パルスによりサンプリングして得られる電位とを加算し
て平均化した電位を第2次同期分離のスライス電位とし
て用い、前記ペデスタルサンプリングパルスは、一定条
件のとき疑似ペデスタル送出条件回路から送出される疑
似ペデスタルサンプリングパルスと、第2同期分離出力
を後縁微分して作られるペデスタルサンプリングパルス
とのOR条件によって得られることを特徴とするテレビ
映像信号の同期分離回路が得られる。
【0008】つまり本発明において、第1次同期分離で
は、同期信号の前縁位相が求められれば良いのが特長で
ある。このため、第1次同期分離ではクランプ電流が流
れて同期を検出し始めてから約2μ秒の期間のみクラン
プ電流を流すことを可能とするクランプ電流ゲート回路
を有している。これにより水平同期信号(HSYN
C)、垂直同期信号(VSYNC)、EQパルスなどの
どの期間でも動作条件が同じになり、クランプ強度を強
くしても安定した動作が得られる。
【0009】さらに、第1次同期分離回路の出力がある
か否かをリトリガーマルチ回路などで検出している。即
ち、急激な同期先端電位の変動を伴なう信号で第1次同
期分離出力がなくなると2.5H(約 159μ秒)後に放
電回路がONになり図1で例示したクランプコンデンサ
C1にチャージされている電荷を強制的に放電させる。
これにより、短期間で再び第1次同期分離出力を得るこ
とができる。
【0010】一方、第2次同期分離においては、同期の
底辺とペデスタルの電位をサンプリングして、その平均
の電位を用いて同期をスライスする。これにより常に同
期レベルの中央をスライスして同期分離が行なわれ、同
期底辺のノイズおよびペデスタルレベルのノイズに対し
ても安定した動作が得られる。
【0011】また、急激な同期先端電位の変動を伴なう
信号でも上記のように第1次同期分離出力はすぐに得ら
れるが、第2次同期分離出力がなくなりペデスタルサン
プリングパルスが出ない場合には映像の同期部分までス
ライスレベルを到達させることができない。本発明にお
いてこの場合、即ち第1次同期分離出力が存在し、第2
次同期分離出力がない場合には、例えば1Hカウンタを
デコードして発生させる、ペデスタル部分に相当する疑
似ペデスタルサンプリングパルスを使用してペデスタル
サンプリングを行なうことにより、正常なスライスレベ
ルを短期間で得ることができる。
【0012】
【作用】上記構成とすることで、クランプ強度を強くし
てテレビ映像信号のレベル方向のおどりに対して追従性
を良くしても、同期底辺およびペデスタルレベルのノイ
ズに対しても弱くなることがない。そして、急激な同期
先端電位の変動を伴なう信号に対しても最小限の期間で
迅速に追従することができ、安定してテレビ映像信号の
同期信号を分離することができる。
【0013】
【実施例】以下に本発明の実施例を説明する。図1は実
施例のテレビ映像信号の同期分離回路を示したものであ
る。図1において、映像入力端子1から入力されたテレ
ビ映像信号S1は、ローパスフィルタ2を経由して高周
波成分が削除された映像信号S2となる。この映像信号
S2は、バースト信号増幅器3、クランプコンデンサC
1、並びに同期先端クランプ回路4を介して第1次同期
分離回路5に入力される。またテレビ映像信号S1は、
ローパスフィルタ2を経由して第2次同期分離回路14
に入力される。更にバースト信号増幅器11を介して同
期先端サンプル回路12とペデスタルサンプル回路13
とに供給される。
【0014】第1次同期分離回路5はピーククランプ方
式の同期分離回路であり、図2(b)のような同期先端ク
ランプ波形の先端でクランプ電流が流れ、映像信号から
分離された図2(c) のような第1次同期分離出力信号S
3を出力する。尚、図2(b)においてCLは第1次同期
分離出力がでるクランプレベルである。
【0015】またこの第1次同期分離出力信号S3は、
1H(1H= 63.55μ秒)カウンタ6に入力される。1
Hカウンタ6は、入力信号のバースト周波数の4倍(1
4.3MHz )をクロックとして使用しているカウンタであ
り、は第1次同期分離出力信号S3の前縁で0番地に戻
り、かつ910をカウントした場合には自ら0番地に戻
る。
【0016】この1Hカウンタ6の出力をデコードし
て、第1次同期分離出力信号S3が発生してから次の第
1次同期分離出力信号S3が出力されると思われる1H
( 63.55μ秒)後の約1μ秒前から次の同期を検出した
後の約2μ秒期間のみのHゲートパルス信号S4を発生
させる。このHゲートパルス信号S4はクランプ電流ゲ
ート回路7に供給される。これにより、Hゲートパルス
信号S4のパルス期間のみ第1次同期分離回路5にクラ
ンプ電流を流すことが可能となり、またその他の期間は
クランプ電流が禁止される。
【0017】第1次同期分離出力信号S3は更に 2.5H
リトリガ―マルチ回路8にも入力される。2.5 Hリトリ
ガ―マルチ回路8は、第1次同期分離回路5の出力があ
るか否かを 2.5H(約 159μ秒)幅をたたいて検出する
ためのものである。即ち、急激な同期先端電位の変動を
伴なう信号で第1次同期分離回路回路5からの第1次同
期分離出力が 2.5Hなくなると、図2(d) のような信号
が放電回路9に出力される。これにより、放電回路9は
第1次同期分離出力がなくなってから 2.5H後にONに
なり、クランプコンデンサC1にチャージされている電
荷が強制的に放電されて第1次同期分離出力を再び得る
ことができる。尚、図2(b) においてTは放電回路9の
有効作動期間である。
【0018】第1次同期分離出力信号S3はまた同期前
縁微分回路10に入力される。そして同期前縁微分回路
10は、図3(b) に示した同期先端サンプルパルスS5
を、同期先端サンプル回路12に入力する。これにより
同期先端サンプル回路12には、同期底辺の電位V1が
得られる。
【0019】また第2次同期分離回路14の出力する第
2次同期分離出力信号S6は同期後縁微分回路15に入
力される。同期後縁微分回路15は、同期後縁の位相か
ら図3(c) に示したペデスタルサンプリングパルスを発
生させてOR回路16に出力する。
【0020】一方、1Hカウンタ6の出力は、疑似ペデ
スタルサンプリングパルスとして疑似ペデスタルサンプ
リングパルス送出条件回路17に入力されている。疑似
ペデスタルサンプリングパルス送出条件回路17にはま
た、第1次同期分離回路5および第2次同期分離回路1
4からの第1次および第2次の同期出力が入力されてい
る。そして、疑似ペデスタルサンプリングパルス送出条
件回路17は、第2次同期分離回路14からの同期出力
がなくてペデスタルサンプリングパルスが発生しない条
件の場合には、上記疑似ペデスタルサンプリングパルス
をOR回路16に出力する。図3(c) に疑似ペデスタル
サンプリングパルスを破線で示した。
【0021】OR回路16から出力されるペデスタルサ
ンプリングパルスあるいは疑似ペデスタルサンプリング
パルスはペデスタルサンプル回路13に入力される。そ
してペデスタルサンプリング回路13からは、ペデスタ
ルの電位V2が得られる。
【0022】これらの電位V1、V2を、抵抗R1、R
2よりなる加算平均回路で加算し平均化して、スライス
レベルの電位V3が得られる。そしてこの電位V3をス
ライス電位として用いて、図3(d) のように、上記映像
信号S3をスライスすることにより、図3(e) のような
第2次同期分離出力信号S3が得られる。尚、図3(e)
において、破線はペデスタルサンプリングパルスがない
場合におけるスライス電位の変化を示したものである。
【0023】
【発明の効果】以上の通り、本発明のテレビ映像信号の
同期分離回路によれば、クランプ強度を強くしてテレビ
映像信号のレベル方向のおどりに対して追従性を良くし
ても、同期底辺およびペデスタルレベルのノイズに対し
ても弱くなることがない。また、安定したテレビ映像信
号の同期信号の分離を行うことができ、しかも急激な同
期先端電位の変動を伴なう信号に対しても最小限の期間
で追従することができる。
【図面の簡単な説明】
【図1】本発明のテレビ映像信号の同期分離回路の実施
例の回路構成を示した説明図である。
【図2】(a) 〜(d) は図1の同期分離回路における同期
先端急変時での放電回路の動作の説明図である。
【図3】(a) 〜(e) は図1の同期分離回路における同期
先端急変時での第2次同期分離回路の動作の説明図であ
る。
【符号の説明】
2 ローパスフィルタ 3、11 バースト信号増幅器 4 同期先端クランプ回路 5 第1次同期分離回路 6 1Hカウンタ 7 クランプ電流ゲート回路 9 放電回路 10 同期前縁微分回路 12 同期先端サンプル回路 13 ペデスタルサンプル回路 14 第2次同期分離回路 15 同期後縁微分回路 16 OR回路 17 疑似ペデスタルサンプリングパルス送出条件回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 テレビ映像信号から水平・垂直同期信号
    を分離する回路において、 第1次同期分離回路と第2次同期分離回路の2つの同期
    分離回路を有しており、 前記第1次同期分離回路は、前記テレビ映像信号から第
    1次同期分離出力信号を出力し、またクランプ電流の流
    れる期間を所定期間内に制限するクランプ電流ゲート回
    路と、前記第1次同期分離出力信号が所定期間以上出力
    されない場合にピーククランプの時定数を小さくする放
    電回路を有し、 前記第2次同期分離回路は、前記テレビ映像信号から第
    2次同期分離出力信号を出力し、また前記第1次同期分
    離出力信号の同期前縁の位相から同期の底辺をサンプリ
    ングして得られる電位と、前記第2次同期分離出力信号
    の同期後縁の位相からペデスタル位相をペデスタルサン
    プリングパルスによりサンプリングして得られる電位と
    を加算して平均化した電位を前記第2次同期分離出力信
    号のスライス電位として用い、 前記ペデスタルサンプリングパルスは、疑似ペデスタル
    サンプリングパルスと、前記第2同期分離出力信号を後
    縁微分して得られるペデスタルサンプリングパルスとの
    OR条件によって得られることを特徴とするテレビ映像
    信号の同期分離回路。
JP3274296A 1991-10-22 1991-10-22 テレビ映像信号の同期分離回路 Pending JPH05115016A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3274296A JPH05115016A (ja) 1991-10-22 1991-10-22 テレビ映像信号の同期分離回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3274296A JPH05115016A (ja) 1991-10-22 1991-10-22 テレビ映像信号の同期分離回路

Publications (1)

Publication Number Publication Date
JPH05115016A true JPH05115016A (ja) 1993-05-07

Family

ID=17539672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3274296A Pending JPH05115016A (ja) 1991-10-22 1991-10-22 テレビ映像信号の同期分離回路

Country Status (1)

Country Link
JP (1) JPH05115016A (ja)

Similar Documents

Publication Publication Date Title
EP0572740B1 (en) Auxiliary video data slicer
USRE40411E1 (en) Synchronizing signal separating apparatus and method
JPH0851607A (ja) 映像信号処理器のキャップションライン検出回路
JPH02223869A (ja) 雑音測定装置
US5963267A (en) Delay correction circuit
JPH05115016A (ja) テレビ映像信号の同期分離回路
US7777813B2 (en) Color burst automatic detection device
KR100190788B1 (ko) 디지탈 동기화 장치
US5053869A (en) Digital circuit arrangement detecting synchronizing pulses
US5631709A (en) Method and apparatus for processing a composite synchronizing signal
US5258841A (en) Horizontal synchronizing signal separation circuit
JP3198203B2 (ja) 同期分離装置
CN100405821C (zh) 视频信号处理电路
US20030081148A1 (en) Method and device for detecting the parity of successive fields of an interlaced video signal
JPS5979686A (ja) テレビジョン信号のタイミング抽出装置
SU1755392A1 (ru) Амплитудный селектор
JPS63224486A (ja) テレビジヨン受像機
JP3024725B2 (ja) スキューパルス検出回路
JPS58161476A (ja) 自動利得制御装置
JPS6126760B2 (ja)
JP2000004413A (ja) 識別信号処理装置
JPH09135368A (ja) デジタル水平同期分離回路
JPH05183775A (ja) クランプ装置
US20080107389A1 (en) Sync separator for separating sync signal to follow fluctuations in video signal
JPH04290383A (ja) 同期信号検出回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981104