SU1755392A1 - Амплитудный селектор - Google Patents

Амплитудный селектор Download PDF

Info

Publication number
SU1755392A1
SU1755392A1 SU904825212A SU4825212A SU1755392A1 SU 1755392 A1 SU1755392 A1 SU 1755392A1 SU 904825212 A SU904825212 A SU 904825212A SU 4825212 A SU4825212 A SU 4825212A SU 1755392 A1 SU1755392 A1 SU 1755392A1
Authority
SU
USSR - Soviet Union
Prior art keywords
signal
limiter
television
limited
input
Prior art date
Application number
SU904825212A
Other languages
English (en)
Inventor
Сергей Михайлович Первушкин
Василий Алексеевич Титков
Сергей Павлович Уханов
Original Assignee
Всесоюзный научно-исследовательский институт телевидения
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Всесоюзный научно-исследовательский институт телевидения filed Critical Всесоюзный научно-исследовательский институт телевидения
Priority to SU904825212A priority Critical patent/SU1755392A1/ru
Application granted granted Critical
Publication of SU1755392A1 publication Critical patent/SU1755392A1/ru

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

Изобретение относитс  к телевидению и может быть использовано при построении телевизионных приемников, видеоконтрольных устройств.аппаратуры синхрониза ции видеосигналов. Цель изобретени  - п., вышение помехоустойчивости. Полный телевизионный сигнал поступает на схему 1 фиксации и ограничиваетс  в ограничителе 2. Одновременно полный телевизионный сигнал поступает на дифференцирующий блок 3, в котором выдел ютс  фронты сигнала и синхронизации, ограничиваемые в дополнительном ограничителе 4 и задерживаемые блоком 6 задержки, вход щим в состав формировател  5 выходного сигнала. С ограничител  2 сигнал поступает на информационный и установочный входы D-тригге- ра 7 формировател  5, а задержанные в блоке 6 импульсы фронтов - на тактовый вход D-триггера 7. 2 ил.

Description

Фиг. 1
Изобретение относитс  к телевидению и может быть использовано при построении телевизионных приемников, предназначенных дл  приема полного телевизионного сигнала.
Наиболее близким к предлагаемому  вл етс  амплитудный селектор, содержащий последовательно соединенные схему фиксации уровн , вход которой  вл етс  входом амплитудного селектора, и ограничитель, вход которого  вл етс  выходом амплитудного селектора.
Данный амплитудный селектор обеспечивает выделение сигнала синхронизации из телевизионного сигнала.
Недостатком данного селектора  вл етс  невысока  точность выделени  синхросигналов при наличии аддитивных помех, обусловленна  необходимостью фиксации уровн  полного телевизионного сигнала в схеме фиксации уровн . Так,наличие флук- туационных помех в телевизионном сигнале вызывает погрешность фиксации полного телевизионного сигнала и, как следствие, уменьшает точность выделени  синхросиг- налов за счет того, что уровень полного телевизионного сигнала флуктуирует в ограничителе относительно напр жени  порога ограничени . Присутствие импульсных помех в телевизионном сигнале приводит к по влению ложных сигналов фиксации, что также уменьшает точность выделени  сигналов синхронизации особенно в тех строках , которые непосредственно следуют за импульсным сигналом помехи.
Цель изобретени  - повышение помехозащищенности .
На фиг,1 представлена структурна  схема амплитудного селектора; на фиг.2 - временные диаграммы, по сн ющие принципы выделени  сигнала синхронизации из полного телевизионного сигнала.
Амплитудный селектор содержит последовательно соединенные блок 1 фиксации уровн , вход которого  вл етс  входом ам- плитудного селектора и ограничител  2. Амплитудный селектор также содержит последовательно соединенные дифференцирующий блок 3, вход которого соединен со входом блока 1 фиксации уровн , допол- нительный ограничитель 4 и формирователь 5 выходного сигнала, выход которого  вл етс  выходом амплитудного селектора, а второй вход формировател  5 выходного сигнала соединен с выходом ограничител  2,
Схема фиксации уровн  1 широко известна в телевизионной технике и может быть выполнена по любой из схем. Ограничитель
2 может быть выполнен, например, на компараторе .
Дифференциальный блок 3 может быть выполнен, например, по схеме дифференциального усилител . Дополнительный ограничитель 4 может быть выполнен, например, на компараторе.
Формирователь 5 должен содержать последовательно соединенные блок 6 задержки , вход которого  вл етс  первым входом выходного формировател  5, и D-триггер 7, выход которого  вл етс  выходом формировател  5, а информационный и установочный входы D-триггера 7 объединены и  вл ютс  вторым входом формировател  5.
Блок б задержки может быть выполнен, например, на линии задержки с временем задержки пор дка 0,5 мкс и предназначен дл  задержки сигналов, поступающих с выхода дополнительного ограничител  4 на первый вход формировател  5. D-триггер 7 предназначен дл  формировани  выходного сигнала амплитудного селектора. Схема 1 фиксации уровн  предназначена дл  фиксации уровн  телевизионного сигнала на входе ограничител  2, т.е. приведение уровн  ТВ-сигнала к некоторому посто нному значению. Ограничитель 2 предназначен дл  ограничени  ТВ-сигнала на некотором заданном уровне с целью выделени  сигнала синхронизации. Дифференцирующий блок 3 предназначен дл  выделени  из ТВ- сигналов перепадов напр жени , в т.ч. и перепадов, обусловленных фронтом и срезом сигнала синхронизации в ТВ-сигнале. Дополнительный ограничитель 4 предназначен дл  ограничени  сигналов с выхода блока 3. Формирователь 5 предназначен дл  формировани  выходного сигнала селектора из двух сигналов, поступающих на первый и второй входы формировател  5.. Дифференциальный блок 3 может быть выполнен , например, на операционном усилителе , причем частота среза (fcp) этого, фильтра
fcp - (0,25 + 0,3)fB.
При приеме ТВ-сигнала, у которого fe 6,5 МГц, при этом fcp может быть выбрана 1,8 МГц.
Амплитудный селектор работает следующим образом.
Телевизионный сигнал, проход  через схему 1 фиксации, приводитс  (фиксируетс ) к некоторому посто нному значению на- пр жени  (фиг.2а) и поступает на ограничитель 2, в котором происходит его ограничение, в результате на выходе ограничител  2 выдел етс  сигнал синхронизации (фиг.26).
Дифференцирующий блок 3 выдел ет из перепадов напр жени  входного ТВ сигнала продифференцированные импульсы (фиг.2в), которые в дополнительном ограничителе 4 ограничиваютс  на заданном уровне и поступают на формирователь 5 (фиг.2г).
Формирователь работает следующим образом.
Сигнал синхронизации с выхода ограничител  2 поступает на информационный и установочный входы триггера 7 формировател  5. При этом D-триггер 7 при отсутствии импульсов устанавливаетс  по выходу в единичное состо ние. При приходе импульсов синхронизации на установочный и информационный входы D-триггера 7 поступает низкий потенциал и, когда на тактовый вход D-триггера 7 поступают импульсы с блока 6 задержки (фиг.2д), триггер 7 переключаетс  в низкое состо ние. Это состо ние будет удерживатьс  на триггере 7 до окончани  импульса синхронизации, поступающего на его установочный вход. Таким образом, на выходе D-триггера 7 формируетс  сигнал синхронизации (фиг.2е), фронт которого (перепад из высокого состо ни  в низкое) определ етс  импульсами , выделенными при помощи дифференциального блока 3 и дополнительного ограничител  4. Дл  нормальной работы формировател  5 величина задержки распространени  сигнала (1зад) в блоке 6 задержки должна удовлетвор ть следующему выражению
1эад t1-t2.
где ti - задержка распространени  сигнала при его обработке в схеме 1 фиксации уровн  и в ограничителе 2;
t2 - задержка распространени  сигнала
при его обработке в блоках 3 и 4.
При обработке вещательного телевизионного сигнала, в котором уступ по строке в сигнале синхронизации (временный интервал от начала сигнала гашени  до начала
строчного синхроимпульса) составл ет 1,5 мкс, разность величины(1зад. + та) и величина ti не должна превышать 1.5мкс. На практике в зависимости от конкретного выполнени  блоков 1-4 величина т,Эад. будет

Claims (1)

1.аоЬень ограничений о олгие
.J
уоо&ень офаничений о oicxt b
JLJl
ЛЛ
е h
Фиг. 2.
JUl
JUl
SU904825212A 1990-05-14 1990-05-14 Амплитудный селектор SU1755392A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904825212A SU1755392A1 (ru) 1990-05-14 1990-05-14 Амплитудный селектор

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904825212A SU1755392A1 (ru) 1990-05-14 1990-05-14 Амплитудный селектор

Publications (1)

Publication Number Publication Date
SU1755392A1 true SU1755392A1 (ru) 1992-08-15

Family

ID=21514180

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904825212A SU1755392A1 (ru) 1990-05-14 1990-05-14 Амплитудный селектор

Country Status (1)

Country Link
SU (1) SU1755392A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Гарб М.Г. Синхронизаци в телевидении. М.: Радиосв зь, 1982, с.72, 73, рис.4.4 (прототип). *

Similar Documents

Publication Publication Date Title
US2252599A (en) Television receiver synchronizing system
GB1333873A (en) Synchronising pulse separator
US4202012A (en) Sampling clock reproducing device
EP0393558A2 (en) Vertical synchronizing signal detector
KR840001037A (ko) 다중성 방송파 위상 보상장치를 가진 텔레비젼 다중상 삭제 시스템
US4491870A (en) Digital sync separator
US5226088A (en) Apparatus and methods for active noise suppression in stereo multiplex signals
US5012340A (en) Method and circuit for deriving H and V synchronizing pulses from a tri-level HDTV synchronizing signal
US5467140A (en) Vertical synchronous signal separation apparatus
SU1755392A1 (ru) Амплитудный селектор
JPH0552703B2 (ru)
US4228456A (en) Burst gating signal generating circuit
US3466387A (en) Sound demodulator for television receiver
US4600944A (en) Low cost synchronizing signal separator
GB1001747A (en) Improvements in and relating to information pulse transmission systems
JPS6252996B2 (ru)
EP0141459B1 (en) Television receiver arrangements
US5835154A (en) Circuit arrangement for deriving pulses of horizontal and vertical frequency
JPS6335134B2 (ru)
US5175620A (en) Synchronism detecting circuit utilizing pulse width
SU653758A1 (ru) Устройство выделени опорного сигнала
SU1376270A1 (ru) Устройство дл выделени сигнала объекта
KR950005062B1 (ko) 텔레비젼 수상기의 주파수 가변 비트 노이즈 제거회로
KR920001109B1 (ko) Vdp정지신호 검출회로
RU2040119C1 (ru) Способ формирования строчных синхроимпульсов повышенной точности и устройство для его осуществления