SU653758A1 - Устройство выделени опорного сигнала - Google Patents

Description

(54) УСТРОЙСТВО ВЫДЕЛЕНИЯ ОПОРНОГО СИГНАЛА

Изобретение относитс  к электросв зи и может использоватьс  в модемах дл  передачи данных, в которых применены сигналы AM, ФМ и ФАМ.

Известно устройство выделени  опорного сигнала, содержащее первый блок добавлени  - вычитани , перемножитель, первый вход которого  вл етс  входом устройства , а второй вход через последовательно соединенные первый делитель частоты и второй блок добавлени  - вычитани  соединен с выходом задающего генератора, а выход перемножител  соединен с входом фильтра, а также последовательно соединенные ограничитель и блок формировани  импульсов, другой вход которого соединен с выходом блока тактовых колебаний, а выход - с первым входом первого фазового различител , другой вход которого соединен с выходом второго делител  частоты .

Однако в таком устройстве больщие искажени  выдел емых колебаний.

Цель изобретени  - уменьщение искажени  выдел емых колебаний.

Дл  этого в устройство выделени  опорного сигнала, содержащее первый блок добавлени  - вычитани , перемножитель, первый вход которого  вл етс  входом устройства , а второй вход через последовательно соединенные первый делитель частоты и второй блок добавлени  - вычитани  соединен с выходом задающего генератора, а выход перемножител  соединен с входом фильтра, а также последовательно соединенные ограничитель и блок формировани  импульсов, другой вход которого соединен с выходом блока тактовых колебаний, а выход - с первым входом первого фазового различител , другой вход которого соединен с выходом второго делител  частоты, введены второй фазовый различитель, адаптивный корректор , блок пам ти, четыре делител  частоты, два блока запрета, два дещифратора, четыре реверсивных счетчика, коммутатор и преобразователь код-частота, причем выход фильтра соединен с входом блока тактовых колебаний и через адаптивный корректор с .входом ограничител , выход блока формировани  импульсов соединен с первым входом второго фазового различител , второй вход которого соединен через последовательно соединенные третий делитель частоты. первый блок добавлени  - вычитани  и четвертый делитель частоты с выходом задающего генератора, выходы второго фазового различител  соединены с входами первого реверсивного счетчика, первый выход которого соединен с первыми входами коммутатора и первого блока запрета а также с вторым входом первого блока добавлени вычитани , второй выход первого реверсивного счетчика соединен с вторыми входами коммутатора и первого блока запрета, а также третьим входом первого блока добавлени -вычитани , первый вход которого соединен с входом второго делител  частоты , выход которого соединен с входом п того делител  частоты, выходы которого через первый дешифратор соединены с одним входом второго реверсивного счетчика, другими входами соединенного с выходами первого блока запрета, и с первым входом второго блока запрета, другой вход которого соединен с выходом второго дешифратора, соединенного с третьим входом первого блока запрета, а выход второго блока запрета через блок пам ти соединен с третьим входом коммутатора, четвертый и п тый входы которого соединены с выходами первого фазового различител , соединенными через третий реверсивный счетчик с одними входами второго блока добавлени -вычитани , другие входы которого соединены с первым и вторым выходами преобразовател  кодчастота непосредственно и через шестой делитель частоты соответственно, причем один вход преобразовател  код-частота соединен с выходом задающего генератора, а другие входы через четвертый реверсивный .счетчик соединены с выходами коммутатора, при этом выходы второго реверсивного счетчика соединены с входами второго дешифратора . На чертеже дана структурна  электрическа  схема предлагаемого устройства выделени  опорного сигнала. Устройство содержит первый блок 1 добавлени -вычитани , перемножитель 2, первый вход которого  вл етс  входом 3 устройства , а второй вход через последовательно соединенные первый делитель 4 частоты и второй блок 5 добавлени -вычитани  соеди-. нен с выходом задающего генератора 6, а выход перемножител  2 соединен с входом фильтра 7, а также последовательно соединенные ограничитель 8 и блок 9 формировани  импульсов, другой вход которого соединен с выходом блока 10 тактовых колебаний , а выход - с первым входом первого фазового различител  11, другой вход которого соединен с выходом второго делител  12 частоты, второй фазовый различитель 13, адаптибный корректор 14, блок 15 пам ти, четыре делител  16-19 частоты, два блока 20 и 21 запрета, два дешифратора 22 и 23, четыре реверсивных счетчика 24-27, коммутатор 28 и преобразователь 29 код-частота, причем выход фильтра 7 соединен с входом блока 10 тактовых колебаний и через адаптивный корректор 14 с входом ограничител  8, выход блока 9 формировани  импульсов соединен с первым входом второго фазового различител  13, второй вход которого соединен через последовательно соединенные третий делитель 16 частоты, первый блок 1 добавлени  вычитани  и четвертый делитель 17 частоты с выходом задающего генератора 6, выходы второго фазового различител  13 соединены с входами первого реверсивного счетчика 24, первый выход которого соединен с первыми входами коммутатора 28 и первого блока 20 запрета, а также с вторым входом первого блока 1 добавлени -вычитани , второй выход первого реверсивного счетчика 24 соединен с вторыми входами коммутатора 28 и первого блока 20 запрета, а также третьим входом первого блока 1 добавлени -вычитани , первый вход которого соединен с входом второго делител  12 частоты , выход которого соединен с входом п того делител  18 частоты, выходы которого через первый дешифратор 22 соединены с одним входом второго реверсивного счетчика 25, другими входами соединенного с выходами первого блока 20 запрета, и с первым входом второго блока 2 запрета, другой вход которого соединен с выходом второго дешифратора 23, соединенного с третьим входом первого блока 20 запрета, а ВЫХОД второго блока 21 запрета через блок 15 пам ти соединен с третьим входом коммутатора 28, четвертый и п тый входы которого соединены с выходами первого фазового различител  11, соединенны.ми через третий реверсивный счетчик 26 с одни.ми входами второго блока 5 добавлени -вычитани , другие входы которого соединены с первым и вторым выходами преобразовател  29 код-частота непосредственно и через шестой делитель 19 частоты соответственно, причем один вход преобразовател  29 кодчастота соединен с выходом задающего генератора 6, а другие входы через четвертый реверсивный счетчик 27 соединены с выходами коммутатора 28,, при этом выходы второго реверсивного счетчика 25 соединены с входами второго дещифратора 23, кроме того выход 30 устройства. Устройство работает в режиме вхождени  в синхронизм и в установившемс  режиме . Режим вхождени  в синхронизм можно разбить на два этапа. Первый - устранение вли ни  расхождени  частот и второй - подгонка фазы опорного колебани . Основное вли ние на работу устройства оказывает третье кольцо автоподстройки, образованное каскадным соединением перемножител  2, фильтра 7, адаптивного корректоpa 14, ограничител  8, блока 9 формировани , второго фазового различител  13, третьего делител  16, первого блока добавлени -вычитани , коммутатора 28, четвертого реверсивного счетчика 27, преобразовател  29, второго блока 5 добавлени -вычитани  и первого делител  4. Входной сигнал попадает на вход перемножител  2. Фильтром 7 выдел етс  требуема  бокова  полоса, и сигнал проходит через адаптивный корректор 14, после чего ограничиваетс  по амплитуде ограничителе 8. В блоке 9 формировани , в каждом единичном интервале формируетс  короткий импульс , положение которого определ етс  положением первого фронта или нулевого пересечени  наполн ющего колебани  следующего после тактового импульса, поступающего от блока 10 тактовых колебаний. Положение и.мпульса сравниваетс  во второл фазовом различителе 3 с фазой колебани , поступающего от третьего делител  6 частоты. Результат сравнени  используетс  дл  устранени  различи  по фазе, дл  чего подаетс  через первый реверсивный счетчик 24 на первый блок 1 добавлени вычитани . Возможность подгонки по фазе выбираетс  так, чтобы можно было отслеживать различие по фазе, возникающее при любых возмол ных расхождени х частот в канале. При наличии расхождени  частот на знаковом выходе первого реверсивного счетчика 24 будут преобладать сигналы какой-либо одной пол рности. Эти сигналы через коммутатор 28 и четвертый реверсивный счетчик 27 юпадают на преобразователь 29, который обеспечивает совместно с ujecTbiM делителем 19 частоты подачу на второй блок 5 добавлени -вычитани  последовательности импульсов с частотой, равной (с точностью до половины величины щага по частоте) величине расхождени  частот несущего колебани  и выдел емого опорного колебани , снимаемого с выхода второго делител  12 частоты, управление коммутатором 28 осуществл етс  с выхода блока 15 пам ти, сигнал на выходе которого свидетельствует о наличии расхождени  час: тот, превыщающем полосу захвата первого фазового кольца. Первое фазовое кольцо состоит из перемножител  2, фильтра 7, адаптивного корректора 14, ограничител  8, блока 9 формировани , первого фазового различител  11, третьего реверсивного счетчика 26, второго блока 5 добавлени -вычитани  и первого делител  4. Сигнал о. наличии расхождени  форми.руетс  на выходе второго дешифратора 23, в зависимости от состо ни  второго реверсивного счетчика 25 в конце интервала времени , определ емого сигналом от первого дещифратора 22, подключенного к п тому делителю 18 частоты. Работа этой части схемы начинаетс  по поступлению импульса установки на второй реверсивный счетчик 25 от первого дещифратора 22. На входы второго реверсивного счетчика 25 подаютс  сигналы о фазовом различии с выхода первого реверсивного счетчика 24 через первый блок 20 запрета . При наличии преобладани , в подаваемых сигналах, что свидетельствует о расхождении частот, превышающем возможности захвата первого фазового кольца, второй реверсивный счетчик 25 до конца заданного интервала наполн етс , в результате чего на выходе второго дещифратора 23 возникает сигнал запрета постугмени  да.тьиейших сигналов на второй реверсивный счетчик 25. В конце заданного интервала этот сигнал считываетс  в блок 15 пам ти через второй блок 21 запрета по импульсу, поступающему от первого дешифратора 22. После записи результата сравнени  в блок 15 пам ти сразу же происходит установка второго реверсивного счетчика 25 в исходное состо ние, в результате чего сигнал запрета снимаетс  с первого блока 20 запрета и начинаетс  нова  проба наличи  расхождени  частот. После устранени  расхождени  частот до величины меньщеи полосы захвата первого фазового кольца, первое фазовое кольцо производит подгонку фазы принимаемого сигнала к фазе выдел емого опорного колебани . Фаза принимаемого сигнала сравниваетс  с фазой колебани  от второго делител  12 в первом фазовом различителе И. Результат сравнени  через третий реверсивный счетчик 26 подаетс  на второй блок 5 добав.1ени -вычитг.ни , что обеспечивает вхождение устройства в синхроПосле вхожде и  в син.хроннзм происходит изменение сигнала на выходе блока 15 пам ти. На преобразователь 29 будут подаватьс  сигналы управлени  от первого фазового различител  11. Это обеспечивает установку значени  частоты сигнала подстройки , поступающего от преобразовател  29. обеспечивающего отсутствие преобладаний на выходе первого фазового различител  и, что обеспечивает первым фазовым кольцом только фазовых, а не частотных Отклонений несущего колебани  сигнала от опорного колебани  (в пределах половины щага по частоте преобразовател  29). Уменьшение фазовых качаний выделенного опорного колебани  по отношению к сигналу позвол ет увеличить помехоустойчивость модема передачи данных, величина выигрыша составл ет 1,5-2 дБ. Устройство с адаптивным корректором 14 позвол ет увеличить помехозащищенность до 5-6 дБ.